JPS6057356B2 - 四角形表示ブロツクの集合形状パタ−ン情報発生装置 - Google Patents

Description

【発明の詳細な説明】 この発明は四角形表示ブロックの集合形状パターン情報
発生装置に関し、特に例えばＣＲＴ（ＣａｔｈＯｄｅＲ
ａｙＴｕｂｅの略称）ディスプレイ装置等のような水平
走査と垂直走査とに基づいて表示するディスプレイ装置
において、矩形（長方形）や正方形等の四角形表示ブロ
ックの複数個から成る集合形状パターンを表示させるた
めに用いられるような、四角形表示ブロックの集合形状
パターン情報発生装置に関する。

最近、テレビジョン受像機を利用して各種の遊技が可能
なテレビゲーム機が普及している。

このようなテレビゲーム機の一例として、ブロック崩し
ゲームと称されるテレビゲーム機が実用に供さ．れてい
る。第１図はこの発明の背景となるブロック崩しゲーム
を説明するためのＣＲＴディスプレイ装置で表示した状
態を示す図解図である。

次に、第１図を参照してこの発明の背景となるブロック
崩しゲ！−ムの概略を説明する。ＣＲＴディスプレイ装
置１０の表示画面上には、初期状態において矩形形状の
表示ブロック（以下矩形表示ブロックと称す）を横方向
（すなわち水平方向）を縦方向（すなわち垂直方向）と
に組合せて複数個配列（図示ｔでは水平方向に１４個、
垂直方向に６個の場合を示す）した矩形表示パターン１
１を表示させておき、ボール（移動物体）１２を画面上
で電気的に移動表示させ、画面の下方に遊技者の手動操
作によつて水平方向に摺動可能でありかつボール１２が
衝突したとき該ボール１２を打つ（すなわち反発させる
）ためのラケツト１３を表示している。そして、ボール
１２が垂直方向側へ移動するとき、ラケツト１３でボー
ル１２を打つ角度によつてボール１２の移動方向が決定
され、ボール１２が矩形表示パターン１１に含まれるい
ずれかの矩形表示ブロックと衝突したとき、該矩形表示
ブロックの表示を消去させ、消去させた矩形表示プロ）
ツクの数により得点を計数し、または予め垂直方向の段
別に異なる点数を定めておきかつ矩形表示ブロックが消
去される毎に当該矩形表示ブロックに定められた点数に
加算することにより得点を計数し、所定の時間または所
定の打球数における得７点数によつて競技するものであ
る。前述のような従来のブロック崩しゲーム機は、矩形
表示パターン１１として表示される矩形表示ブロックの
集合形状パターンが長方形のような単純な形状であるた
め、遊技方法が少なく、遊技者・に飽きられ易い。

そこで、集合形状パターンが変化に富み、遊技方法も多
く、遊技者の興趣を倍加できるようなゲーム機が要望さ
れている。また、前述のような複数の矩形表示ブロック
を水平方向と垂直方向とに組合せて矩形表示パターン１
１を表示させる場合は、ＣＲＴディスプレイ装置の表示
画面１０の１画面分の記憶領域を有するメモリ（通称ビ
デオＲＡＭ）を設けておき、遊技の初期状態において、
矩形表示パターン１１に表示すべき情報をメモリに書込
むことによつて行なわれる。

ところが、ＣＲＴディスプレイ装置で表示すべき１画面
分をメモリで記憶させる場合、画面の水平方向をたとえ
ば１１４分割し、走査線を飛越し走査するものとすれば
垂直方向を２６２分割するため、メモリの記憶容量とし
て水平方向の分割数（１１４）と垂直方向の分割数（２
６２）との積（１１４×２６２＝２９８６８）の数だけ
ビット数が必要となる。このため、画像表示パターンを
記憶するメモリ（通称ビデオＲＡＭ）の記憶容量が非常
に大きくなり、極めて高価になる。また、前述のような
ブロック崩しと呼ばれるテレビゲームで遊技制御する場
合、ビデオＲＡＭに書き込まれている矩形表示パターン
を読み出したり、ボール１２を移動表示させる信号を発
生させたり、遊技者の操作によつてラケツト１３の表示
を摺動させたり、ボール１２と矩形表示ブロックとが衝
突したことを検出して得点を計数する制御動作は、すべ
てマイクロコンピュータなどの演算処理装置を用いてソ
フトウェア処理によつて行なつていた。このため、マイ
クロコンピュータが負担する制御動作ステップ数が増大
し、高速かつ大型のマイクロコンピュータを必要とする
ため、高価となる。このように、従来のブロック崩しテ
レビゲーム機は、ビデオＲＡＭの記憶容量が大きく、し
かも高速かつ大型のマイクロコンピュータを必要とする
ため、きわめて高価（例えば数十万円）になるという致
命的欠点を有し、ゲームセンターや喫茶店等の営業用と
して販売されるにすぎなかつた。それゆえに、この発明
の主たる目的は、変化に富みかつ遊技者の興趣を倍加で
きる集合形状パターンをディスプレイ装置で表示できる
ような、四角形表示ブロックの集合形状パターン情報発
生装置を提供することである。

この発明の他の目的は、ディスプレイ装置で表示すべき
四角形表示ブロックの集合形状を記憶するためのメモリ
の記憶容量が少なくてすみ、演算処理装置の負担すべき
制御動作が低減され、きわめて簡単な構成でありかつ安
価にして、変化に富みかつ遊技者の興趣を倍加できる四
角形表示ブロックの集合形状パターン情報発生装置を提
供することである。

この発明のさらに他の目的は、変化に富んだ複数種類の
集合形状パターンを安価にして表示できるような、四角
形表示ブロックの集合形状パターン情報発生装置を提供
することである。

この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう発明の詳細な説明から一層明らかとな
ろう。

第２図はこの発明の一実施例の電気回路図である。

この発明は基本的には、水平分周カウンタ２２１および
水平タイミング信号発生用メモリ２２２を含む水平アド
レス信号発生手段２２と、垂直分周カウンタ２３１およ
び垂直タイミング信号発生用メモリ２３２を含む垂直ア
ドレス信号発生手段２３と、水平走査および垂直走査に
基づいて表示するディスプレイ装置に表示させるべき情
報を記憶する表示パターン情報記憶用メモリ（列えばＲ
，ＡＭ；以下単にＲＡＭと称す）２４と、基本となる矩
形表示ブロックの集合形状パターンを表わす情報を予め
設定記憶する形状パターン情報記憶用メモリ（例えばＲ
ＯＭ：以下形状ＲＯＭと称す）２５と、表示情報発生制
御手段２６とから構成される。第３Ａ図は前記水平分周
カウンタ２２１の計数値に基づいて水平タイミング信号
発生用メモリ２２２から発生される水平アドレス信号ａ
−ｎのタイムチャートを示し、第３Ｂ図は前記垂直分周
カウンタ２３１の計数値に基づいて垂直タイミング信号
発生用メモリ２３２から発生される垂直アドレス信号０
−ｔのタイムチャートを示す。

第４Ａ図および第４Ｂ図はこの発明によつて表示される
矩形表示ブロックの集合形状パターン（１１Ａまたは１
１Ｂ）の一例を示す図解図である。第４Ａ図において、
集合形状パターン１１Ａは、垂直方向の３段目から下方
段へ移るに従つて両側の矩形表示ブロックを１個ずつ少
なくして、逆台形状のパターンを表示させたものであり
、天井に吊るされたシヤンデリアに似た形状をしている
ことから、以下の説明ではシヤンデリアパターン１１Ａ
と呼ぶ。なお、より好ましくは、遊技者の注意を引く目
的で、シヤンデリアパターン１１Ａの一部の矩形表示ブ
ロック（例えば図示の斜線，で示す１段目中央部の４個
）を視覚的に認識できる程度の周期で点滅表示させても
よい。第４Ｂ図において、集合形状パターン１１Ｂは長
方形の四隅の５個または６個の矩形表示ブロックを取除
いて階段状に切欠いた形状のパターンを表示させたもの
であり、空飛ぶ円盤の形状に似ていることから、以下の
説明ではＵＦ′Ｏパターン１１Ｂと呼ぶ。なお、ＵＦＯ
パターン１１Ｂの場合においても、より好ましくは一部
の矩形表示ブロック（例えば図示の斜線部で示すように
水平方向と垂直方向の中央部分の４個）を点滅表示させ
てもよい。第５Ａ図は前記シヤンデリアパターン１１Ａ
を表示させるための前記形状ＲＯＭ２５の記憶情報を図
解的に示した図であり、第５Ｂ図は前記ＵＦ′Ｏパター
ン１１Ｂを表示させるための前記形状ＲＯＭ２５の記憶
情報を図解的に示した図であ”る。第５Ａ図および第５
Ｂ図において、形状ＲＯＭ２５は例えばパターン１１Ａ
（または１１Ｂ）の水平方向と垂直方向の最大の矩形表
示ブロックの数（１４×６）の記憶領域を有し、シヤン
デリアパターン１１Ａ（またはＵＦＯパターン１１Ｂ）
の表示しない矩形表示ブロックに対応する各記憶領域へ
論理Ｒｌ．ｊ．表示すべき矩形表示ブロックに対応する
各記憶領域へ論理ＲＯＪを予め設定記憶させておく。次
に、第２図ないし第５Ａ図を参照して第２図の具体的な
構成とともに、この実施例の動作を説明する。

基準クロック発振器２１は水晶発振器等の発振振動子を
含み、ＣＲＴディスプレイ装置の電子ビームを走査する
周波数に同期した発振出力を基準クロックとして発生す
るものであつて、基準クロックを水平分周カウンタ２２
１へ与えるとともに、後述の表示情報発生制御手段２６
に含まれるＡＮＤゲート２６２の一方入力として与える
。水平分周カウンタ２２１は、基準クロック信号が与え
られる毎に、ＣＲＴディスプレイ装置の表示画面におけ
る水平方向を分割した数（たとえば１１４）を循環的に
計数する１１４進カウンタであつて、その計数値を前記
Ｈ−ＲＯＭ２２２に与える。このＨ−ＲＯＭ２２２は水
平分周カウンタ２２１の計数値に基づいてＲＡＭ２４お
よび形状ＲＯＭ２５の水平方向アドレスを指定するため
に水平アドレス信号ａ−ｎを発生し、かつ１走査線（例
えば水平分周カウンタ２２１の計数値が１１２〜１１３
期間）ごとに１つのパルスを導出して垂直分周カウンタ
２３１に与える。この垂直分周カウンタ２３１は、ＣＲ
Ｔディスプレイ装置の画面を表示する場合の垂直方向の
走査線本数（飛越し走査の場合は２６鉢）に相当する数
を循環的に計数する２６２進カウンタであつて、その計
数値をＶ−ＲＯＭ２３２に与える。Ｖ−ＲＯＭ２３２は
垂直分周カウンタ２３１の計数値に基づいてＲＡＭ２４
および形状ＲＯＭ２５の垂直方向のアドレスを指定する
ために垂直アドレス信号０−ｔを発生する。前記ＲＡＭ
２４の詳細を説明すると、ＲＡＭ２４は前記矩形表示パ
ターン１１の水平方向と垂直方向との矩形表示ブロック
に対応するように、横（水平）方向に１網、縦（垂直）
方向に６段の複数の記憶領域（１４×６＝濶ビット）を
有し、或る矩形表示ブロックを表示すべき場合は論理一
ｒ１ぁ表示しない場合は論理ＲＯＪを対応する記憶領域
へ書込む。

なお、ゲームの初期状態においては、適当な書込制御手
段によつて、ＲＡＭ２４の全ての記憶領域へ論理ＲｌＪ
が書込まれる。次に、前記ＲＡＭ２４、形状ＲＯＭ２５
とＨ−ＲＯＭ２２２、Ｖ−ＲＯＭ２３２との関連をより
詳細に説明する。前記ＲＡＭ２４および形状ＲＯＭ２５
のアドレスを共通的に指定するＨ−ＲＯＭ２２２は、Ｃ
ＲＴディスプレイ装置の電子ビームの走査線が水平方向
に走査している状態において、例えば水平分周カウンタ
２２１の計数値が０〜２９の間ではいずれの水平アドレ
ス信号も導出せず、水平分周カウンタ２２１の計数値が
３０〜３３のＬ期間（すなわぢ矩形表示パターン１１の
左側から１列目の矩形表示ブロックの水平方向幅に相当
する期間）ではＲＡＭ２４および形状ＲＯＭ２５の水平
方向１番地を指定する水平アドレス信号すなわちパルス
ａ（第３Ａ図ａ参照）を発生し、水平分・周カウンタ２
２の計数値が３４のときアドレス信号を導出せず、水平
分周カウンタ２２の計数値が３５〜３８のとき水平方向
２番地を指定するパルスｂ（第３Ａ図ｂ参照）を導出し
、水平分周カウンタ２２の計数値が３９のときアドレス
指定信号゛を導出せず、以下同様にして水平分周カウン
タ２２１の計数値が数値４だけ歩進される期間に水平方
向のアドレスを指定するパルスを導出しかつその直後の
数値１を計数する期間にアドレス指定パルスを導出しな
い動作を繰り返し、結果的にはパルスａ−ｎの１４個の
パルスをタイム順次にＲＡＭ２４および形状ＲＯＭ２４
に与え、この動作を１走査線ごとに繰り返す。また、Ｖ
−ＲＯＭ２３２は、垂直分周カウンタ２３１の計数値が
０〜６４のとき垂直アドレス信号を導出せず、垂直分周
カウンタ２３１の計数値が６５〜７０の期間に垂直アド
レス信号としてＲＡＭ２４および形状ＲＯＭ２５の１段
目を指定するパルスＯを導出し、垂直分周カウンタ２３
１の計数値が７１，７２のときには垂直アドレス指定信
号を導出せず、計数値が７３〜７８の期間に２段目を指
定するパルスｐを導出し、計数値が７９，８０のとき垂
直アドレス指定信号を導出せず、以下同様にして図示の
計数値のときＲＡＭ２４および形状ＲＯＭ２５の３段目
ないし６段目を指定するパルスｑ−ｔを発生する。この
ようにして、ＲＡＭ２４および形状ＲＯＭ２５は、Ｈ−
ＲＯＭ２２２出力の水平アドレス信号とＶ−ＲＯＭ２２
３出力の垂直アドレス信号とが与えられ、該水平アドレ
ス信号と垂直アドレス信号との組合せによつて決まる水
平方向と垂直方向との交点のビットが番地指定され、こ
の番地指定動作が常時繰り返して行なわれている。遊技
の初期状態において、遊技者が書込指令スイッチ（例え
ば１ゲーム終了後初期状態の状態を表示指令するリセッ
トスイッチ）２８を押出する。

応じて、書込指令スイッチ２８の出力が表示情報発生制
御手段２６に含まれる１画面パルス発生回路２６１に与
えられる。この１画面パルス発生回路２６１は、書込指
令スイッチ２８の押圧後前記垂直分周カウンタ２３１の
計数値が２６２になつたときに導出される■−ＲＯＭ２
３２の出力パルスｕが１回目に与えられたときから２回
目に与えられるまでの期間（すなわち１画面走査期間）
の間ハイレベルの１画面期間パルスを導出し、書込情報
（論理ｒ１ョ）としてＲＡＭ２４の入力端（Ｉｎ）に与
えるとともに、ＡＮＤゲート２６２の一方入力として与
える。このＡＮＤゲート２６２の他方入力には、前記基
準クロック発振器２１から水平および垂直アドレス信号
に比べて高い周波数の基準クロック信号が与えられてい
るため、該，ＡＮＤゲート２６２は１画面期間パルスの
期間だけ基準クロック信号を書込指令信号として０Ｒゲ
ート２６３を介してＲＡＭ２４の読出し／書込み制御入
力端（Ｒ／Ｗ）に与える。このため、ＲＡＭ２４には、
書込指令スイッチ２８の押圧後、１画面パルス期間中に
おいてＨ−ＲＯＭ２２２と■−ＲＯＭ２２２とで順次ア
ドレス指定された水平方向と垂直方向の交差する位置の
各ビットへ論理ｒ１ョが書込まれ、結果的にはＲＡＭ２
４の全てのビットへ論理ｒ１ョが書き込まれる。なお、
ＲＡＭ２４の全てのビットに論理ＲｌＪが書き込まれる
と、１画面パルス発生回路２６１の出力がローレベル信
号に反転し、読出し／書込み制御入力端にハイレベル信
号が与えられなくなる、すなわち読出指令を表わすロー
レベル信号が与えられる。前述のごとく、１画面パルス
発生回路２６１の出力がローレベル信号となり、読出指
令信号としてＲＡＭ２４に与えられると、次のようにし
て形状ＲＯＭ２５に記憶されている情報と合成されて、
形状ＲＯＭ２５に設定されているシヤンデリアパターン
１１Ａ（またはＵＦＯｌｌＢ）が表示される。

すなわち、ＲＡＭ２４および形状ＲＯＭ２５には、共通
の水平アドレス信号と垂直アドレス信号とが常時与えら
れているため、番地指定されたＲＡＭ２４および形状Ｒ
ＯＭ２５の対応するビットがそれぞれの出力端（０ｕｔ
）から読出される。このＲＡＭ２４の読出出力はＡＮＤ
ゲート２６４の一方入力として与えられ、形状ＲＯＭ２
５の読出出力は反転されてＡＮＤゲート２６４の他方入
力として与えられる。これは、形状ＲＯＭ２５の各ビッ
トに設定記憶されている表示すべきことを示す情報と表
示しないことを示す情報との論理状態が、ＲＡＭ２４と
逆だからである。なお、形状ＲＯＭ２５の情報記憶態様
をＲＡＭ２４と同様にすれば、形状ＲＯＭ２５の出力を
反転する必要はない。このようにして、ＲＡＭ２４の読
出出力と形状ＲＯＭ２５の読出出力とが、ＡＮＤゲート
２６４で合成（論理積として導出）されて、実際に表示
すべき矩形表示ブロックであれば論理Ｒｌ．ｊ．表示し
ない矩形表示ブロックであれば論理ＲＯＪとしてビット
順次にビデオ信号変換回路２７に与えられ、ビデオ信号
に変換されてＣＲＴディスプレイ装置１０の画面上に第
５Ａ図（または第５Ｂ図）に示すようなシヤンデリヤパ
ターン１１Ａ（またはＵＦ′Ｏパターン１１Ｂ）として
表示される。また、前記ビデオ信号変換回路２７には、
さらにボールピクチャ信号発生回路２９で発生されるボ
ール１２の移動方向を表わす信号と、ラケツト１３の表
示位置を表わすラケツト信号発生回路（図示せず）から
与えられるラケツト信号とが入力される。

そして、ビデオ信号変換回路２７は”７ＶｓＪＤゲート
２６４から導出された表示パターン情報とボールピクチ
ャ信号とラケツト信号とを合成して前廠連ＲＴディスプ
レイ装置１０に与えて表示させる。なお、シヤンデリア
パターン１１Ａ（または．ＵＦ′Ｏパターン１１Ｂ）に
含まれることによつてＣＲＴディスプレイ装置１０の表
示画面に表示すべき矩形表示ブロックを消去する場合は
次のごとくして達成される。

すなわち、ボールピクチャ信号発生回路２９から発生さ
れるボール１２の表示ノ位置を表わす信号とＡＮＤゲー
ト２６４の出力とをＡＮＤゲート２６５の入力として与
えるように回路構成する。そして、Ｈ−ＲＯＭ２２２で
指定された水平アドレスとＶ−ＲＯＭ２３２で指定され
た垂直アドレスとの組合せによつて決まるＲＡＭ２４の
ビットの論理がｒ１ョであれば、当該ビットに対応する
矩形表示ブロックが表示状態であるため、そのときボー
ル信号がＡＮＤゲート２６５の入力として与えられたタ
イミングにおいて、ＡＮＤゲート２６５は矩形表示ブロ
ックとボール１２とが衝突したことを検出し、０Ｒゲー
ト２６３を介して書込指令信号としてＲＡＭ２４に与え
る。このとき、ＲＡＭ２４の書込情報入力端には前記１
画面パルス発生回路２６１からハイレベルのパルスが入
力されていない（すなわちローレベル信号が与えられて
いる）ため、ボールと衝突した矩形表示ブロックに対応
する記憶領域へ論理ＲＯＪを書込むことによつて、ボー
ルと衝突した矩形表示ブロックの表示を消去させる。こ
のように、第２図の実施例によれば、ＣＲＴディスプレ
イ装置を用いてゲームする場合に、複数の矩形表示ブロ
ックを集合して形成した表示パターンが形状ＲＯＭ２５
の書込みパターンによつて変化に富んだ形状を表示でき
遊技者の興趣を倍加できる利点がある。

また、ＣＲＴディスプレイ装置の画面上における矩形表
示パターン１１の矩形表示ブロックの水平方向と垂直方
向とに対応したメモリの各記憶領域（１ビット）に矩形
表示ブロックの表示の要否を表す情報を記憶させるよう
にしているため、従来のようにＣＲＴディスプレイ装置
の全表示画面に対応する記憶容量のメモリの矩形表示パ
ターン情報を記憶させる場合に比べて、ほぼ１１３５０
程度の記憶容量に低減でき、極めて安価となる利点があ
る。また、ＲＡＭ２４および形状ＲＯＭ２５の記憶情報
の読出制御は、走査−線の水平方向位置と垂直方向位置
とに基づいてハードウェア的にアドレス指定しているた
め、矩形表示パターンの読み出し動作をマイクロプロセ
サで行なう必要がなくなり、マイクロプロセサの負担す
る動作ステップ数を低減でき、かつしたがつ．てマイク
ロプロセサの動作速度の高速性を要求されない等の利点
もある。なお、上述の第２図に示す実施例では、理解し
易くするために、形状ＲＯＭ２５に１種類のパターン（
１１Ａまたは１１Ｂ）を表示する情報を記一憶させた場
合について説明したが、好ましくは複数種類のパターン
を記憶させておき、選択切換えによつて所望のパターン
を表示させてもよい。

また、表示パターンのうちの一部の矩形表示ブロックを
点滅させてもよい。第６図はこの発明の好ましい実施例
の回路図であり、特に複数種類（例えば２種類）の表示
パターンを選択切換によつて所望の種類のパターンを表
示でき、その一部を点滅表示させるための回路図である
。

なお、第２図と同一部分は省略して示すとともに、この
実施例に関連する部分を同一参照符号で示す。次に、第
４Ａ図、第４Ｂ図および第６図を参照して好ましい実施
例について説明す』る。形状パターン２５′は、前記シ
ヤンデリアパターン１１Ａの垂直方向３段〜６段の表示
しない矩形表示ブロックを論理ＲＬで記憶（水平方向ビ
ットの斜線で示す部分）する第１のパターン記憶領域Ａ
と、ジヤンデリアパターン１１Ａの１段一目の点滅表示
位置を記憶する第２のパターン記憶領域Ｂと、前記ＵＦ
Ｏパターン１１Ｂの１，２段および４〜６段の表示しな
い矩形表示ブロックを記憶する第３のパターン記憶領域
Ｃと、ＵＦＯパターン１１Ｂの３，４段目の点滅表示位
置を記憶”する第４のパターン記憶領域Ｄとを含む。そ
して、パターン記憶領域Ａには３〜６段目を指定する垂
直アドレス信号ｑ−ｔが与えられ、パターン記憶領域Ｂ
には１段目を指定する垂直アドレス信号０が与えられ、
パターン記憶領域Ｃには１，２段目および４〜６段目を
指定する垂直アドレス信号０，ｐ，ｒ，ｓ，ｔが与えら
れ、パターン記憶領域Ｄには３，４段目を指定する垂直
アドレス信号Ｑ，ｒが与えられる。なお、水平アドレス
信号（１〜１４番地）は前述の第２図と同様にして各パ
ターン記憶領域Ａ−Ｄの水平方向の各ビットに共通的に
与えられる。前記パターン記憶領域Ａ−Ｄの各読出出力
が対応するＡＮＤゲート６２１〜６２４のそれぞれの一
，方入力として与えられる。

このＡＮＤゲート６２１および６２２の他方入力には、
種類選択スイッチ６１でシヤンデリアパターン１１Ｂを
選択したときに、該スイッチ６１を介してハイレベル信
号が与えられる。また、，ＡＮＤゲート６２３および６
２４の他方入力には、種類選択スイッチ６１でＵＦＯパ
ターン１１Ｂを選択したときに、該スイッチ６１を介し
てハイレベル信号が与えられる。今、例えばシヤンデリ
アパターン１１Ａが選択された場合を想定すると、ＡＮ
Ｄゲート６２１，６２２にスイッチ６１を介してハイレ
ベル信号が与えられる。

このとき、水平アドレス信号と垂直アドレス信号とで番
地指定されたパターン記憶領域Ａのビット順次の読出出
力がＡＮＤゲート６２１を介して導出され、０Ｒゲート
６３１を介してインバータ６４に与えられ、該インバー
タ６４で反転されてＡＮＤゲート６２６の１つの入力と
して与えられる。また、水平アドレス信号と垂直アドレ
ス信号とで番地指定されたパターン記憶領域の読出出力
がＡＮＤゲート６２２および０Ｒゲート６３２を介して
ＡＮＤゲート６２５の一方入力として与えられる。この
ＡＮＤゲート６２５の一方入力として与えられる。この
ＡＮＤゲート６２５の他方入力には、視覚的に識別可能
な点滅状態になるような周波数に選ばれたパルス発振器
６５の出力パルス（すなわち点滅表示用パルス）が与え
られるため、該ＡＮＤゲートは水平アドレス信号が水平
方向ビット６〜９を指定するｆ−１でありかつ垂直アド
レス信号が垂直方向ビットの１段目を指定する。である
タイミングで点滅表示用パルスを導出し、ＡＮＤゲート
６２６の１つの入力として与える。ＡＮＤゲート６２６
には、前記ＲＡＭ２４の読出出力が残余の入力とし与え
られている。このため、ＡＮＤゲート６２６は、表示し
ないことを表わす読出出力の反転信号と点滅表示用パル
スとＲＡＭ２４の読出出力とをビット順次に合成（すな
わち論理積）した信号を表示情報として導出し、前記ビ
デオ信号変換回路２７に与えて、ＣＲＴディスプレイ装
置１０に表示させる。従つて、ＣＲＴディスプレイ装置
１０の画面には、第４Ａ図に示すシヤンデリアパターン
１１Ａがその一部を点滅して表示される。なお、前記Ｕ
ＦＯパターン１１Ｂを表示させる場合は、スイッチ６１
を切換えることによつて達成されるが、前述のシヤンデ
リアパターン１１Ａの表示動作説明と第６図に示す回路
図を参照すれば容易に理解できるため、その動作説明を
省略する。

このように、第６図の実施例によれば、複数種類の形状
パターンのうち所望の種類の形状パターンを発生でき、
しかも複数種類の形状パターンを少ない記憶容量の形状
ＲＯＭ２５″で記憶できる利点がある。

また、形状パターンのうちの或る一部の矩形表示ブロッ
クを点滅表示させれば、遊技者の注意を引き易く、よソ
ー層興趣を倍加できる利点もある。なお、前述の第２図
または第６図の実施例では、いずれも所望の形状パター
ンの表示情報を発生する方法の一例として、ＲＡＭ２４
の読出出力と形状ＲＯＭ２５（または２５″）の読出出
力とを合成して発生する場合について説明したが、その
他の方法として、ＲＡＭ２４へ表示パターン情報を書込
む際に形状ＲＯＭ２５の形状パターン情報に基づいて書
込制御してもよい。

第７図はこの発明の他の実施例の回路図である。

この実施例は、ＲＡＭ２４へ表示パターン情報を書込む
際に形状ＲＯＭ２５に設定記憶されている形状パターン
情報に基づいて書込制御したものであり、同一部分は省
略しまたは同一参照符号で示す。遊技の初期状態におい
て、遊技者が前記書込指令スイッチ２８を押圧すると、
該スイッチ２８の出力がこの実施例の特徴となる表示情
報発生手段７０に含まれる１画面パルス発生回路２６１
に与えられる。

この１画面パルス発生回路２６１は、書込指令スイッチ
２８の押圧後、前記パルスｕが１回目与えられたときか
ら２回目に与えられるまでの１画面走査期間においてハ
イレベル信号を導出し、ＡＮＤゲート２６２およびＡＮ
Ｄゲート７１の一方入力として与えられる。このとき、
ＡＮＤゲート２６２の他方入力には、前記基準クロック
信号が与えられるため、該ＡＮＤゲート２６２は１画面
走査期間に基準クロック信号を書込指令信号として０Ｒ
ゲート２６３を介してＲＡＭ２４に与える。また、常時
、形状ＲＯＭ２５およびＲＡＭ２４が同期的に水平アド
レス信号と垂直アドレス信号とで番地指定されているた
め、形状ＲＯＭ２５で予め設定記憶されている形状パタ
ーン情報がビット順次に読出され、ＡＮＤゲート７１を
介してＲＡＭ２４に与えられ書込まれる。そして、形状
ＲＯＭ２５で設定記憶されている１画面分の形状パター
ン情報が書込まれたのち、１画面パルス発生回路２６１
の出力がローレベルに反転するた・め、以後ＲＡＭには
読出指令信号（ローレベル）が与えられる。従つて、以
後、水平アドレス信号と垂直アドレス信号とによつて番
地指定されたＲＡｒ！４２４の各ビットからビット順次
に記憶情報が読出される。なお、ＲＡＭ２４の読出出力
は直接ビデオ信号変換回路２７に与えられ、前述の第２
図の動作と同様にして表示制御される。なお、上述の説
明では、水平走査と垂直走査とに基づいて画像表示する
ＣＲＴディスプレイ装置について説明したが、ＥＬディ
スプレイ装置等のディスプレイ装置であつてもよい。

また、上述の説明では四角形表示ブロックの一例として
、矩形の場合について説明したが、正方形のブロックを
表示する場合も同様に行なうことができることはもちろ
んである。以上のように、この発明によれば、変化に富
んだ形状パターンを表示でき、簡単な構成でありかつき
わめて安価な四角形表示ブロックの集合形状パターン情
報発生装置が得られる。

この発明をブロック崩しテレビゲーム機に適用すれば、
ゲームの遊技方法が変化に富み、遊技者の興趣を倍加で
き、しかもゲーム機をきわめて安価（従来のものに比べ
て数十分の一）に製作でき、家庭用ゲーム機として普及
させるのに有利となる。なお、本件発明の技術思想はブ
ロック崩しテレビゲーム機に限ることなく、矩形表示ブ
ロックを複数個組合せて矩形表示パターンを表示させる
ディスプレイ装置に適用できることを指摘しておく。

【図面の簡単な説明】

第１図はこの発明の背景となるブロック崩しゲームの概
略を説明するためのＣＲＴディスプレイ装置で表示した
状態を示す図解図である。 第２図はこの発明の一実施例の電気回路図である。第３
Ａ図、第３Ｂ図は水平アドレス信号、垂直アドレス信号
別のタイムチャートを示す。第４Ａ図および第４Ｂ図は
矩形表示ブロックの集合形状パターンの一例を示す図解
図である。第５Ａ図および第５Ｂ図は第４Ａ図、第４Ｂ
図に示す集合形状パターンを表示させるために形状ＲＯ
Ｍに予め設定記憶されている情報の論理状態を図解的に
示した図である。第６図はこの発明の好ましい実施例の
回路図である。第７図はこの発明の他の実施例の回路図
である。図において、１０はＣＲＴディスプレイ装置、
２１は基準クロック発振器、２２は水平アドレス信号発
生手段、２２１は水平分周カウンタ、２２２は水平タイ
ミング信号発生用メモリ（Ｈ一ＲＯＭ）、２３は垂直ア
ドレス信号発生手段、２３１は垂直分周カウンタ、２３
２は垂直タイミング信号発生用メモリ（■−ＲＯＭ）、
２４は表示パターン情報記憶用メモリ（ＲＡＭ）、２５
は形状パターン情報記憶用メモリ（形状ＲＯＭ）、２６
，７０は表示情報発生制御手段、２７はビデオ信号変換
回路、２８は書込指令スイッチ、２９はボールピクチャ
信号発生回路を示す。

Claims (1)

1. 【特許請求の範囲】 １ 水平走査と垂直走査に基づいて表示するディスプレ
   イ装置において、四角形表示ブロックを水平方向と垂直
   方向の或る組合せで複数個集合させた形状パターンを表
   示させるための四角形表示ブロックの集合形状パターン
   情報発生装置であつて、前記形状パターンの水平方向に
   配列される四角形表示ブロックの最大数と垂直方向に配
   列される四角形表示ブロックの最大数との積に相当する
   水平方向と垂直方向別の記憶領域を有し、各記憶領域へ
   対応する四角形表示ブロックの表示の要否を表わす情報
   を書込記憶する表示パターン情報記憶用メモリ、前記表
   示パターン情報記憶手段の水平方向と垂直方向別の記憶
   領域に対応する複数の記憶領域を有し、前記形状パター
   ンに相関する記憶領域へ予め四角形表示ブロックの表示
   の要否を表わす情報を書込設定された形状パターン情報
   記憶用メモリ、前記ディスプレイ装置の画面に前記形状
   パターンを表示させるための走査線の水平方向走査位置
   に基づいて、前記表示パターン情報記憶用メモリと前記
   形状パターン情報記憶用メモリの水平方向の記憶領域を
   順次指定する水平アドレス信号を発生する水平アドレス
   信号発生手段、前記ディスプレイ装置の画面に前記形状
   パターンを表示させるための走査線の垂直方向走査位置
   に基づいて、前記表示パターン情報記憶用メモリと前記
   形状パターン情報記憶用メモリの垂直方向の記憶領域を
   順次指定する垂直アドレス信号を発生する垂直アドレス
   信号発生手段、および前記水平アドレス信号と前記垂直
   アドレス信号とで指定された前記表示パターン情報記憶
   用メモリと前記形状パターン情報記憶用メモリのそれぞ
   れの記憶領域に記憶されている四角形表示ブロックの表
   示の要否を表わす情報とに基づいて決まる情報を発生制
   御する表示情報発生制御手段を備えた四角形表示ブロッ
   クの集合形状パターン情報発生装置。 ２ 前記表示情報発生制御手段は、前記水平アドレス信
   号と前記垂直アドレス信号とで指定された前記表示パタ
   ーン情報記憶用メモリの記憶領域に記憶されている四角
   形表示ブロックの表示の要否を表わす情報と、水平アド
   レス信号と垂直アドレス信号とで指定された前記形状パ
   ターン情報記憶用メモリの記憶領域に記憶されている四
   角形表示ブロックの表示の要否を表わす情報とを合成し
   た情報を発生することを特徴とする特許請求の範囲第１
   項記載の四角形表示ブロックの集合形状パターン情報発
   生装置。 ３ 前記表示情報発生手段は、書込指令手段と、書込読
   出制御手段とを含み、前記書込・読出制御手段は、前記
   書込指令手段の操作に応じて、前記ディスプレイ装置の
   走査線の１画面走査期間において前記水平アドレス信号
   と前記垂直アドレス信号とで指定された前記形状パター
   ン情報記憶用メモリの記憶領域に記憶されている四角形
   表示ブロックの表示の要否を表わす情報を前記表示パタ
   ーン情報記憶用メモリの対応する領域へ書込制御し、書
   込指令手段の操作時から前記１画面走査期間後水平アド
   レス信号と垂直アドレス信号とで順次指定された前記表
   示パターン情報記憶用メモリに書込まれている四角形表
   示ブロックの表示の要否を表わす情報を直接導出するこ
   とを特徴とする特許請求の範囲第１項記載の四角形表示
   ブロックの集合形状パターン情報発生装置。