JPS6055710A - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JPS6055710A JPS6055710A JP16538083A JP16538083A JPS6055710A JP S6055710 A JPS6055710 A JP S6055710A JP 16538083 A JP16538083 A JP 16538083A JP 16538083 A JP16538083 A JP 16538083A JP S6055710 A JPS6055710 A JP S6055710A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- voltage
- variation
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ＦＭラジオ受信機等の高周波増幅回路に関
するものである。
するものである。
従来、この種の回路として第１図に示すものがあった。
図において、ｌは可変コンデンサＶＣＩ。
高周波トランスＴ１からなるアンテナ同調回路、２は可
変コンデンサＶＣ２，高周波トランスＴ２からなる出力
同調回路である。Ｃ１はアンテナ同調回路１のＨＯＴ側
、即ちその出力とデュアルゲー）ＭＯＳ ＰＥＴ １
Ｇの第１ゲートＧｌとの間に接続されたカップリングコ
ンデンサである。Ｒ１，Ｒ２はデュアルゲートＭＯ３Ｐ
ＥＴ１０の第１ゲートＧ１にバイアス電圧を与えるため
のバイアス抵抗である。Ｃ２，Ｃ３はそれぞれバイパス
コンデンサ、Ｒ３はデュアルゲートＭＯ５Ｆ［！↑１０
の第２ゲートＧ２にＡＧＣ電圧Ｖａを供給するための抵
抗、Ｒ４は上記ＭＯ５ＦＥＴ １０のドレイン電流設定
用抵抗である。なお、Ｖｄｄは電源、ＡＮＴはアンテナ
同調回路１のアンテナ端子である。
変コンデンサＶＣ２，高周波トランスＴ２からなる出力
同調回路である。Ｃ１はアンテナ同調回路１のＨＯＴ側
、即ちその出力とデュアルゲー）ＭＯＳ ＰＥＴ １
Ｇの第１ゲートＧｌとの間に接続されたカップリングコ
ンデンサである。Ｒ１，Ｒ２はデュアルゲートＭＯ３Ｐ
ＥＴ１０の第１ゲートＧ１にバイアス電圧を与えるため
のバイアス抵抗である。Ｃ２，Ｃ３はそれぞれバイパス
コンデンサ、Ｒ３はデュアルゲートＭＯ５Ｆ［！↑１０
の第２ゲートＧ２にＡＧＣ電圧Ｖａを供給するための抵
抗、Ｒ４は上記ＭＯ５ＦＥＴ １０のドレイン電流設定
用抵抗である。なお、Ｖｄｄは電源、ＡＮＴはアンテナ
同調回路１のアンテナ端子である。
従来のこの種のＦＭラジオ受信機の高周波増幅回路は以
上のように構成されており、第１図に示すように感度、
妨害特性の良好な素子であるデエアルゲー）ＭＯＳ Ｆ
ＥＴ １０を使用し、さらに妨害特性を良くするため第
２ゲートＧ２に加える直流電圧を制御するＡＧＣをかけ
るのが一般的である。
上のように構成されており、第１図に示すように感度、
妨害特性の良好な素子であるデエアルゲー）ＭＯＳ Ｆ
ＥＴ １０を使用し、さらに妨害特性を良くするため第
２ゲートＧ２に加える直流電圧を制御するＡＧＣをかけ
るのが一般的である。
しかしながらデュアルゲートＭＯ５ＦＥＴ Ｉ Ｏの入
力容量（以下Ｃｓと記す）とゲー）０２・ソー１８間電
圧（以下ＶＧ２Ｓと記す）の特性はすでに周知の如く第
２図の様にＶ Ｇ２Ｓが低くなるとＣｓは大きくなる特
性をもっている。このため、Ｖ Ｇ２Ｓの変化、即ちＡ
ＧＣ電圧の変化によりＣｓが変化することになる。
力容量（以下Ｃｓと記す）とゲー）０２・ソー１８間電
圧（以下ＶＧ２Ｓと記す）の特性はすでに周知の如く第
２図の様にＶ Ｇ２Ｓが低くなるとＣｓは大きくなる特
性をもっている。このため、Ｖ Ｇ２Ｓの変化、即ちＡ
ＧＣ電圧の変化によりＣｓが変化することになる。
一方このＣ８はアンテナ同調タンク回路１の一部であり
無視することはできない。
無視することはできない。
即ち、ＡＧＣ電圧の変化（アンテナ入力レベルの変化）
によりアンテナ同調周波数が変化して同調ズレが生じる
ことになり、受信周波数に対して＋側の妨害波及び−例
の妨害波による妨害特性の特性の差（アンバランス）は
さけられないという欠点があった。
によりアンテナ同調周波数が変化して同調ズレが生じる
ことになり、受信周波数に対して＋側の妨害波及び−例
の妨害波による妨害特性の特性の差（アンバランス）は
さけられないという欠点があった。
即ち、一般的にデュアルゲー）ＭＯＳ ＦＥＴ １０の
第２ゲー）Ｇ２にかけるＡＧＣ電圧はアンテナ入力レベ
ルが大きくなると低くなる様に制御するので、アンテナ
同調周波数は、受信周波数に対し、−例にズレることに
なり、−側の妨害波に対する妨害が悪くなる傾向にある
。
第２ゲー）Ｇ２にかけるＡＧＣ電圧はアンテナ入力レベ
ルが大きくなると低くなる様に制御するので、アンテナ
同調周波数は、受信周波数に対し、−例にズレることに
なり、−側の妨害波に対する妨害が悪くなる傾向にある
。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ＡＧＣ電圧の変化に伴うデュアル
ゲートＭＯ５ＦＥＴの入力容量の変化を補正する入力容
量補正回路を付加することにより、ＡＧＣ電圧の変化に
対してアンテナ同調周波数が変化しない高周波増幅回路
を提供することを目的としている。
めになされたもので、ＡＧＣ電圧の変化に伴うデュアル
ゲートＭＯ５ＦＥＴの入力容量の変化を補正する入力容
量補正回路を付加することにより、ＡＧＣ電圧の変化に
対してアンテナ同調周波数が変化しない高周波増幅回路
を提供することを目的としている。
以下、この発明の一実施例を図について説明する。
第３図は、この発明の一実施例による高周波増幅回路で
あり、図において、第１図と同一符号は同一のものを示
す。３ば本実施例において付加されたデュアルゲートＭ
Ｏ３ＦＥＴ Ｉ Ｏの入力容量補正回路で、該回路３は
アノードがデュアルゲート問５ＦＥＴ１’Ｏの第２ゲー
）Ｇ２に接続された可変容量ダイオードＤと、このダイ
オードＤのカソードとアンテナ同調回路１の出力との間
に接続された補正量設定用コンデンサＣ４と、上記可変
容量ダイオードＤのカソードと電源Ｖｄｄとの間に接続
された抵抗Ｒ５とから構成されている。
あり、図において、第１図と同一符号は同一のものを示
す。３ば本実施例において付加されたデュアルゲートＭ
Ｏ３ＦＥＴ Ｉ Ｏの入力容量補正回路で、該回路３は
アノードがデュアルゲート問５ＦＥＴ１’Ｏの第２ゲー
）Ｇ２に接続された可変容量ダイオードＤと、このダイ
オードＤのカソードとアンテナ同調回路１の出力との間
に接続された補正量設定用コンデンサＣ４と、上記可変
容量ダイオードＤのカソードと電源Ｖｄｄとの間に接続
された抵抗Ｒ５とから構成されている。
次に動作について説明する。
今、入力容量補正回路３がない従来の回路（第１図参照
）についてアンテナ同開回路１の同調容量を考えてみる
。同調容量Ｃｏｌは寄生容量、浮遊容量を無視すれば、 量、ＣｓｌはＡＧＣがかかっていない時のＭＯＳ ＦＥ
Ｔ１０の入力容量である。
）についてアンテナ同開回路１の同調容量を考えてみる
。同調容量Ｃｏｌは寄生容量、浮遊容量を無視すれば、 量、ＣｓｌはＡＧＣがかかっていない時のＭＯＳ ＦＥ
Ｔ１０の入力容量である。
次にＡＧＣが充分かかった状態をみる。ＡＧＣをかける
ためには電圧Ｖ Ｇ２Ｓを低くし高周波増幅の利得を低
くする様に制御するのが一般的である。
ためには電圧Ｖ Ｇ２Ｓを低くし高周波増幅の利得を低
くする様に制御するのが一般的である。
ＡＧＣがかかった時の入力容量をＣｓ２とすれば、同調
容量Ｃｏ２は となる。
容量Ｃｏ２は となる。
第２図かられかる様にＡＧＣがか力１つた時しま電圧Ｖ
Ｇ２Ｓは低くなるからＣｓｌ＜Ｃｓ２であり、Ｃｏｌ
＜Ｃｏ２となる。ＡＧＣがかかつてむ１なむ１時のアン
テナ同調周波数をｆｉ、ＡＧＣのカー力１つた時の同調
周波数をｆ２とすれば、両同調周波数番よそれぞれ となる。ここでＣｏｌ＜Ｃｏ２である力）ら（１＞ｒｚ
となることが分かる。
Ｇ２Ｓは低くなるからＣｓｌ＜Ｃｓ２であり、Ｃｏｌ
＜Ｃｏ２となる。ＡＧＣがかかつてむ１なむ１時のアン
テナ同調周波数をｆｉ、ＡＧＣのカー力１つた時の同調
周波数をｆ２とすれば、両同調周波数番よそれぞれ となる。ここでＣｏｌ＜Ｃｏ２である力）ら（１＞ｒｚ
となることが分かる。
以上の様子をアンテナ同調特性として表わしたものが第
４図である。仮に合同波数ｆｌのＨｋ送局を受信する時
、受信局ｆ１と同一レベルの妨害局ｆ３及びｆ４が存在
する場合を考えてみると、ＡＧＣがかかっていない時は
アンテナ同調周波数はｆｌでその同調特性は同図のａで
あり、ＭＯＳ ＦＥＴ１Ｏの第１ゲー１−Ｇｌには妨害
局ｒ３及びＴ４は受信局ｆ１のレベルに対しＡだけ減衰
したレベルが加わることになる。しかし今ＡＧＣががか
った状態では、同調特性は同図のｂとなるため、ＭＯ５
ＦＥＴＩＯの第１ゲー１−Ｇｌには妨害局ｆ３は受信局
ｆ１のレベルに対しＢだけ減衰したレベルが、又妨害局
ｆ４はＣだけ減衰したレベルが第１ゲ〜１−Ｇｌに加わ
ることになる。これで明らかな様にＡＧＣがかかること
により、ＡＧＣがかがっていない時に比べ、Ｔ３の妨害
は受けやすく、又ｆ４の妨害に対しては受けにくくなる
ことがゎがる。
４図である。仮に合同波数ｆｌのＨｋ送局を受信する時
、受信局ｆ１と同一レベルの妨害局ｆ３及びｆ４が存在
する場合を考えてみると、ＡＧＣがかかっていない時は
アンテナ同調周波数はｆｌでその同調特性は同図のａで
あり、ＭＯＳ ＦＥＴ１Ｏの第１ゲー１−Ｇｌには妨害
局ｒ３及びＴ４は受信局ｆ１のレベルに対しＡだけ減衰
したレベルが加わることになる。しかし今ＡＧＣががか
った状態では、同調特性は同図のｂとなるため、ＭＯ５
ＦＥＴＩＯの第１ゲー１−Ｇｌには妨害局ｆ３は受信局
ｆ１のレベルに対しＢだけ減衰したレベルが、又妨害局
ｆ４はＣだけ減衰したレベルが第１ゲ〜１−Ｇｌに加わ
ることになる。これで明らかな様にＡＧＣがかかること
により、ＡＧＣがかがっていない時に比べ、Ｔ３の妨害
は受けやすく、又ｆ４の妨害に対しては受けにくくなる
ことがゎがる。
ここで入力容量補正回路３を付加した本発明の回路を第
３図について考えてみる。
３図について考えてみる。
周知の通り可変容量ダイオードＤは逆バイアス電圧の変
化によりその端子間容量が変化する特性を有しており、
逆バイアス電圧が大きくなるとその容量は小さくなる。
化によりその端子間容量が変化する特性を有しており、
逆バイアス電圧が大きくなるとその容量は小さくなる。
今ＡＧＣがかかっていない時のアンテナ同調回路ｌの同
調容量Ｃｏｌは となる。ここでＣＤ、１は可変容量ダイオードＤの端子
間容量である。
調容量Ｃｏｌは となる。ここでＣＤ、１は可変容量ダイオードＤの端子
間容量である。
又ＡＧＣがかかった時の同調容量Ｇｏ２はとなる。
可変容量ダイオードＤにはＶｄｄ−Ｖａなる逆バイアス
がかかっており、この逆バイアス電圧は電圧Ｖａが低く
なりＡＧＣがかかると大きくなり、その結果端子間容量
は小さくなる。一方ＭＯ５ＰＥＴ１０の入力容量Ｃｓは
ＡＧＣがかかると大きくなる。
がかかっており、この逆バイアス電圧は電圧Ｖａが低く
なりＡＧＣがかかると大きくなり、その結果端子間容量
は小さくなる。一方ＭＯ５ＰＥＴ１０の入力容量Ｃｓは
ＡＧＣがかかると大きくなる。
ここで補正量設定用コンデンサＣ４とＡＧＣ電し４＋Ｌ
；１１Ｌ Ｌ；４十じＵ′ｌ！。
；１１Ｌ Ｌ；４十じＵ′ｌ！。
の容量変化分とが同じになる様に適当な値に選び、これ
によりＣｏ１＝Ｃｏ２とすれば、ＡＧＣ電圧の変化によ
るアンテナ同調周波数の変化をなくすことができる。
によりＣｏ１＝Ｃｏ２とすれば、ＡＧＣ電圧の変化によ
るアンテナ同調周波数の変化をなくすことができる。
この場合ＡＧＣがかかっていない時とかかった時の同調
特性は第４図のａの特性の通りでＡＧＣ電圧の変化に対
しアンテナ同調周波数は変化せず、受信周波数ｆ１に対
して妨害局［３，Ｔ４が存在する様な場合、妨害局ｆ３
とＴ４による妨害は同じとなり、−側の妨害局、即ちＴ
３による妨害特性の悪化もなくなる。
特性は第４図のａの特性の通りでＡＧＣ電圧の変化に対
しアンテナ同調周波数は変化せず、受信周波数ｆ１に対
して妨害局［３，Ｔ４が存在する様な場合、妨害局ｆ３
とＴ４による妨害は同じとなり、−側の妨害局、即ちＴ
３による妨害特性の悪化もなくなる。
なお上記実施例はＦＭラジオ受信機の場合について説明
したが、この発明は高周波増幅用素子としてデュアルゲ
ートＭＯ３ＦＥＴを使用したものに限らず、接合形ＦＥ
Ｔを使用した回路にも応用できる。
したが、この発明は高周波増幅用素子としてデュアルゲ
ートＭＯ３ＦＥＴを使用したものに限らず、接合形ＦＥ
Ｔを使用した回路にも応用できる。
また高周波増幅段又はミキサー等にＡＧＣをかける場合
に入力容量の変化が問題となる場合にも応用でき、更に
ＦＭラジオ受信機に限らず、すべての受信機に使用する
ことができる。
に入力容量の変化が問題となる場合にも応用でき、更に
ＦＭラジオ受信機に限らず、すべての受信機に使用する
ことができる。
以上のようにこの発明に係る高周波増幅回路では、ＡＧ
Ｃ電圧の変化に対するデュアルゲートＭＯＳ ＦＥＴの
入力容量の変化によるアンテナ同調周波数の変化を補正
する入力容量補正回路を付加するようにしたので、ＡＧ
Ｃ電圧の変化によるアンテナ同調周波数の変化をなくす
ることができ、受信周波数に対して＋側及び−例の妨害
局による妨害特性のアンバランス及び−側の悪化を防止
することができ、回路構成も簡単で安価にできる効果が
ある。
Ｃ電圧の変化に対するデュアルゲートＭＯＳ ＦＥＴの
入力容量の変化によるアンテナ同調周波数の変化を補正
する入力容量補正回路を付加するようにしたので、ＡＧ
Ｃ電圧の変化によるアンテナ同調周波数の変化をなくす
ることができ、受信周波数に対して＋側及び−例の妨害
局による妨害特性のアンバランス及び−側の悪化を防止
することができ、回路構成も簡単で安価にできる効果が
ある。
第１図は従来のＦＭラジオ受信機の高周波増幅回路の回
路図、第２図はデュアルゲー）ＭＯＳ ＰＥＴの第２ゲ
ート・ソース間電圧に対する入力容量特性図、第３図は
本発明の一実施例による高周波増幅回路の回路図、第４
図は第１図及び第３図の回路のアンテナ同調特性図であ
る。 ■はアンテナ同調回路、３は入力容量補正回路、Ｒ５は
抵抗、Ｃ４は補正量設定用コンデンサ、Ｄは可変容量ダ
イオード、ＩＯはデュアルゲートＭＯＳ ＦＩＴ 、
ＶＣｌ、ＶＣ２は可変コ〉′デンサ、ＴＩ。 Ｔ２は高周波トランス、ＶａはＡＧＣ電圧、Ｖｄｄは電
源である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 Ｓ２’ｒ’−ト・ｉ−ス藺＠）４ ＶＧ２Ｓ（Ｖ）−第
３図 第４図 アシテカ同調周波委更 −
路図、第２図はデュアルゲー）ＭＯＳ ＰＥＴの第２ゲ
ート・ソース間電圧に対する入力容量特性図、第３図は
本発明の一実施例による高周波増幅回路の回路図、第４
図は第１図及び第３図の回路のアンテナ同調特性図であ
る。 ■はアンテナ同調回路、３は入力容量補正回路、Ｒ５は
抵抗、Ｃ４は補正量設定用コンデンサ、Ｄは可変容量ダ
イオード、ＩＯはデュアルゲートＭＯＳ ＦＩＴ 、
ＶＣｌ、ＶＣ２は可変コ〉′デンサ、ＴＩ。 Ｔ２は高周波トランス、ＶａはＡＧＣ電圧、Ｖｄｄは電
源である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 Ｓ２’ｒ’−ト・ｉ−ス藺＠）４ ＶＧ２Ｓ（Ｖ）−第
３図 第４図 アシテカ同調周波委更 −
Claims (1)
- （１） 高周波増幅すべきアンテナ同調回路の出方が第
１ゲートにＡＧＣ電圧が第２ゲートにそれぞれ印加され
るデュアルゲートＭＯ３ＰＩ！Ｔと、アノードが上記デ
ュアルゲートＭＯ３ＦＥＴの第２ゲートに接続された可
変容量ダイオード、該可変容量ダイオードのカソードと
上記アンテナ同調回路の出力との間に接続されたコンデ
ンサ、及び上記可変容量ダイオードのカソードと電源と
の間に接続された抵抗からなり上記ＡＧＣ電圧の変化に
伴う上記デュアルゲー）ＭＯＳ ＦＥＴの入力容量の変
化を補正する入力容量補正回路とを備えたことを特徴と
する高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16538083A JPS6055710A (ja) | 1983-09-06 | 1983-09-06 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16538083A JPS6055710A (ja) | 1983-09-06 | 1983-09-06 | 高周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6055710A true JPS6055710A (ja) | 1985-04-01 |
| JPH0155765B2 JPH0155765B2 (ja) | 1989-11-27 |
Family
ID=15811274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16538083A Granted JPS6055710A (ja) | 1983-09-06 | 1983-09-06 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473120A2 (en) * | 1990-08-30 | 1992-03-04 | Matsushita Electric Industrial Co., Ltd. | Double super-heterodyne tuner |
-
1983
- 1983-09-06 JP JP16538083A patent/JPS6055710A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0473120A2 (en) * | 1990-08-30 | 1992-03-04 | Matsushita Electric Industrial Co., Ltd. | Double super-heterodyne tuner |
| EP0473120B1 (en) * | 1990-08-30 | 1997-08-06 | Matsushita Electric Industrial Co., Ltd. | Double super-heterodyne tuner |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155765B2 (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Crols et al. | An analog integrated polyphase filter for a high performance low-IF receiver | |
| US6975848B2 (en) | Method and apparatus for DC offset removal in a radio frequency communication channel | |
| CN1639992B (zh) | 降低失真的校准的装置和方法 | |
| US6583661B1 (en) | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes | |
| US6429733B1 (en) | Filter with controlled offsets for active filter selectivity and DC offset control | |
| US8761703B2 (en) | Variable-gain mixer for a wireless receiver with current compensation | |
| US8150355B2 (en) | Radio receiver | |
| US20060091944A1 (en) | I/Q quadrature demodulator | |
| US4032851A (en) | Complementary symmetry fet mixer circuits | |
| JPS6055710A (ja) | 高周波増幅回路 | |
| US5821838A (en) | Double tuning circuit of TV tuner | |
| US6943618B1 (en) | Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes | |
| EP0690562B1 (en) | Active filter comprising a transconductor circuit with high-linearity differential input | |
| JPS5974710A (ja) | クォードラチャ検波器 | |
| US4146842A (en) | Noise muting circuit in fm receiver | |
| US4510452A (en) | Circuit having square-law transfer characteristic | |
| CN1871766B (zh) | 可控混频器 | |
| US4271533A (en) | AFC Interface circuit | |
| US2053449A (en) | Detector distortion control | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JPH08288747A (ja) | 復調器回路 | |
| JPS59210734A (ja) | 受信装置 | |
| JPS646601Y2 (ja) | ||
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
| JPH0427229Y2 (ja) |