JPS6055565A

JPS6055565A - エラ−訂正回路

Info

Publication number: JPS6055565A
Application number: JP16367583A
Authority: JP
Inventors: Masahide Nanun; 南雲　雅秀; Tadashi Kojima; 正小島; Jun Inagawa; 純稲川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-09-06
Filing date: 1983-09-06
Publication date: 1985-03-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の独術分骨〕この発明は、例えばＣＤ（光学式コンパクトディスク）
方式のＤＡＤ（デジタルオーディオディスク）再生装置
４こ使用して好適するエラー訂正回路の改良ｌこ関する
。

〔発明の技術的背景〕

近時、音響機器の分野では可及的に高麿尖度再生化を図
るために、ＰＣＭ（パルスコードモジュレーション）技
術を利用したデジタル記録再生方式を採用しつつある。

つ才り、これはデジタルオーディオ化と称せられている
もので、詞−デイオ特性が記録媒体の特性に依存するこ
さなく、在来のアナログ記録再生方式によるものに比し
て格段に優れたものとすることが原理的に確立されてい
るからである。

この場合、記録媒体としてディスク（円盤）を対象とす
るものはＤＡ、Ｄシステムと称せられており、その記録
再生方式としても光学式、静電容量式、及び機械式とい
ったものが提案されているが、いずれの方式を採用する
場合であっても、それを具現する再生装ｍｂしてはやは
り在来のそれにみられない種々の高度のコントロール機
能や性能等を満足し得るものであることが要求されてい
る。

すなわち、これはＣＤ方式のものを例にとってみると、
直径１２　ＣＣｍ〕、厚さ１．２　［１１１＋１１）の
透明樹脂円盤にデジタル（ＰＣＭ）ｊこ対応したピット
（凹凸）を形成する金属薄膜を被着してなるディスクを
ＣＬＶ（線速度一定）方式により約５００〜２００［ｒ
、ｐｏｍ、）の可変回転速度で回転駆動せしめ、それを
半導体レーザ及び光電変換素子を内蔵した光学式ピック
アップで内周側から外周側に向けてリニアトラッキング
式に再生せしめるものであるが、該ディスクはトラック
ピッチが１６〔μｍ〕であって片面でも約一時間のステ
レオ再生をなし得る膨大な情報量がプログラムエリア（
半径２５〜５８　［１Ｂ）　）に収録されているととも
に、それらのインデックスデータ等がリードインエリア
〔半径２３〜２５　Ｃｍ〕）に収録されているといった
ことからも容易に窺い仰れるところである。

ところで、上記のようなりＡＤシステムにあっては、デ
ジタル化データをディスクｌこ記録する際齋こ、再生時
にビット同期信号の生成を容易に行なえるようにしたり
、また光学式ピックアップで読み取られたＲＦ倍信号周
波数特性を狭帯域として安定なデータスライスを行なえ
るようにしたりするために、デジタル化データをその極
性反転間隔が規定された最大及び最小極性反転間隔内に
常曇こあるようなデータζこ変調してディスクに記録す
るようにしている。そして、この変調方式としては、光
学式ＣＤ方式ＤＡＤ再生装置の場合、ＥＦＭ（エイトト
ウフォーティーンモジュレーション）変調が一般的に用
いられている。このＥＦＭ変調は、デジタル化データを
８ビット単位で区切り、それを１４ビツトのデータζこ
変調してディスクに記録するようにするもので、再生時
には１４ビツトのデータを８ビツトの元のデジタル化デ
ータ曇こ復調して再生するようにしているものである。

そして、上記のようにディスクから再生された１４ビツ
トのデータを復調してなる８ビツトのデジタル化データ
は、訂正回路に導かれてエラー訂正処理が行なわれる。

ここで、特に光学式ＣＤ方式ＤＡＤ再生装置においては
、そのエラー訂正符号としてクロスインターリーブリー
ドソロモン符号（ＣＩＲＣ）を採用している。すなわち
、これは従来より知られている代表的なランダムエラー
訂正符号のうちで最もエラー訂正能力が高いものとして
広範に定礪されているＢＣＨ符号の一種であるリードソ
ロモン符号を用いるものであるが、それにバーストエラ
ーに対しても高い訂正能力を持たせるべくクロスインタ
ーリーブなる信号処理を伴なわせるようにしたものであ
る。

ところで、リードソロモン符号の復号つまりエラー訂正
は、ＢＣＨ符号のそれと同様になすことができる。今、
例えば符号長（ｎ）、情報シンボル（ｋ）個、検査シン
ボル（ｎ　ｋ）個からなるリードソロモン符号について
、その復号法を調べてみるものとする。但し、上記各シ
ンボルはｂ）個の２進ビツトつまり２ｍ個の元を有する
有限体であるガロア体ＧＦ（２”）の元である。

そして、この場ａｎｔ重エラー訂正リードソロモン符号
の生成多項式Ｈ（ｘｌは、（α）をガロア体Ｇ　Ｆ　（
２”　）の原始元として次の０式または０式のように表
わされるＨ（ｘ）＝（ｘ＋α）（ｘ＋α２）　−・”　（ｘ＋α
２ｉ）　、・、■Ｈ（ｘ）−（ｘ＋α０）（ｘ＋α）−
・−（ｘ＋α２ｉ−１）　、、、■また、記録信号多項
式をＵ←）、再生信号多項式をＶ（ｘ）で表わし、かつ
エラー多項式をＥ（ｘｌとすると、これらの間には次の
ような関係が成立する。

Ｖ　（ｘｌ　＝　Ｕ　（ｘ）　十Ｅ（ｘ）　・・・−■
この場合、多項式の係数はガロア体ＧＦ（２ｍ）に含ま
れており、エラー多項式Ｅ（ｘ）はエラーロケーション
及び値（大きさ）に対応する項だけを含んでいる。した
がって、エラーロケーション（ＸＪ）におけるエラーパ
ターンを（Ｙｊ）とすると、ＩＥ（ｘ）＝〒Ｙ、　ｘｊ　・・・・・・Ｑ）となり、
該■式でΣはエラーのすべての位置にわたる総和を意味
している。

ここで、シンドローム（８１）を、５１＝Ｖ（αＩ）　・・・・・・■ （但し、　ゑ＝０，１．・・・・・・、２ｔ−１）の如
く定義したとすると、上記■式より。

８１＝Ｕ（α’）＋Ｅ（αｉ）となる。この場合、Ｕ（ｘ）はＨ（ｘ）で常に割り切れ
るので、Ｕ　（αＩ）＝０であるから、旧＝ｇ（α１）となる。そこで、１１０式より別−Ｅ（αｌ）−ΣＹ（α１）ｊ−〒Ｙｔ　Ｘ　＋　・
・・■ｊ　」と表わすことができる。但し、αｉ　＝　Ｘ　Ｊとおい
たもので、Ｘｊはαｉにおけるエラーロケーションを表
わしている。

ここで、エラーロケーション多項式σ（、）は、エラー
数を（ｅ）として、 σ（ｘｉ−ヤ（ｘＸｌ）＝ｘＣ十σ、　ｘｅ−１＋・・・・・十σ８　・・・■
と定義される。

また、■式のσ１〜σ６は、シンドローム（Ｓｉとの間
で次のように関係づけられる。

ＳＩ＋ａ＋σ１８１＋ｅ　−１＋−−十（Ｉｅ　−Ｉ　
Ｓｉ＋１　＋６ｅ８１−■つまり、以上のようなリード
ソロモン符号の復号手順は、（１）　０式によりシンドローム（Ｓｌ　）を計算スる
。

叩　Φ）式によりエラーロケーション多項式の係数σ１
〜σ。を計算する。

［有］　■式によりエラーロケーション多項式の根（Ｘ
ｊ）をめる。

（財）０式によりエラーパターン（Ｙｊ）をめ、■式に
よりエラー多項式をめる。

Ｍ　■式によりエラー訂正を行なう。

なる（１）〜（至）の手順に帰着せしめられる。

次に、以上のような復号手順によるエラー訂正の具体例
として、１ブロツクデータに４個の検査シンボルを用い
た場合について説明する。

すなわち、この場合の生成多項式Ｈ（ｘｌは、Ｉ（（ｘ
）　＝　（ｘ＋１）　（ｘ＋α）（Ｘ＋α２）（ｘ＋α
３）となり、２重エラーまでの訂正が可能となるもので
あり、以下説明する。

（Ｉ）　シンドローム（Ｓｏ　）〜（Ｓ、）を計算する
。

（ＩＤ　０式をｅ＝１．ｅ＝２について書き直すと、ｅ
　”　１の場合には、となる。また、６＝２の場合には、となる。

ここで、実際の復号器がｅ　＝　１の場合から動作を始
めるものとすると、先ず連立方程式■を満足する解（σ
Ｉ）をめなければならない。そして、この解が存在しな
ければ、復号器は次に６＝２の場合について連立方程式
Ｏ）を満足する解（σＩ）、（σ２）苓求めなければな
らない。なお、ここでも解が得られない場合はｅ≧３と
みなすことになる。

■式の解（σ、）は、としてめ、ｑす式の解（σｌ）、（σ２）は、としてめ
る。

（１１り以」：のようにしてエラーロケーション多項式
の係数（σＩ）が得られたならば、次に０式によりエラ
ーロケーション多項式の根をめる。

先ず、ｅ−１の場合は、 σ（ｘｌ　＝　ｘ十σ１””Ｕ　、’、ＸＩ−σ。

となる。才た、ｅ　＝　２の場合は、 σｌｘ）　＝　ｘ”十σ、Ｘ＋σ２−０　・・・■とし
て、該０式にガロア体ＧＦ（２”）の元を順次に代入し
てその解をめればよく、今この根を（ｘｌ）、　（ｘｔ
）とする。

（社）エラーロケーション多項式の根がすったなら、次
に０式によりエラーパターン（Ｙρをめる。

先ず、ｅ　”　１の場合は、５ｏ＝ｙ、　、’、ｙ、＝ｓ。

となる。また、ｅ　＝　２の場合は、Ｓｏ　””　ＹＨ＋　Ｙｔｓ１＝　ｙ、ｘ、　＋　ｙ、ｘ。

より、Ｙｔ＝Ｓｏ　＋　Ｙ＋（Ｖｌ　上述のようにしてｙ）だエラーパターン（ｙｔ
）　、　（ｙｔ）　＋こより訂正を行なう。

第１図はすにのようなｍ　埋にこ基づくクロスインター
リ−プリー　ドソロモン符号の笑際の復号システムでな
る従来のコーラ−Ｍ］正回路を示すブロックオｊ４成図
である。１−なわＶｌ、ｉｘはピックアップで、図示し
ないディスクを再生してＲＦ＠号を出力するものＣのる
。このＩ尤Ｆ信号は、図示しないデータスクイス回路で
デジタル化デー５に変換された後、セルフクロツタのた
めの同期信号抽ｔ１書こ供せられて、復洲回路１２に供
給される。ここで、この復調回路１２は、前述したよう
に、ディスクに記録された１４ビツトデータを８ビツト
データに変換するＥＦＭ復調動作を行ｆイい、その復調
シンボルをエラー訂正手段１３に出力１“るものである
。

そしＣ１この工″７−１−正手段１３は、２重訂正回路
１４．ディンターリーブ回路１５１及び２重訂正回路１
６よりなるクロスインターリーブ２重訂正方式となされ
ている。これは、周知のように、２重訂正回路Ｉ４で復
調シンボルの誤り判定を行ないエラー訂正可能である場
合は前述したようにしてエラー訂正してディンターリー
ブ回路１５及び２重訂正回路Ｉ６を介して図示しないＤ
／Ａ変換器に出力するようにし、エラー訂正能力を越え
る場合はエラー訂正せずそのエラーロケーションを示す
エラーフラグＥｆを復調シンボルに付加してディンター
リーブ回路Ｉ５に出力し、エラーフラグＥｆとともにデ
ィンターリーブ処理を施して２重訂正回路１６でエラー
訂正をするようにしたものである。

〔背景技術の問題点〕

ところで、上記のような従来の２重訂正ＢＣＨ符号のエ
ラー訂正回路では、前記連立方程式■。

０によりエラーロケーション多項式の係数（σＩ）をめ
てエラー数（１重エラーか２重エラーかまたは３重エラ
ー以上か）を判定し、次にエラー数に応じてエラーロケ
ーション多項式を決定してその根（エラーロケーション
）をめ、以下エラーパターンをめてエラー訂正を行なう
ようにしている。ところが、上記（σＩ）は、前述した
ように、■式の場合、となり、■式の場合、となり、いずれも除算を行なうことが必要となっている
。ここで、周知のようにデジタルデータの演算回路を構
成する場合、乗算回路は簡単な構成で実現することかで
きるが、除算回路は構成が複雑化するものである。

そこで、従来より、エラーが１重エラーか２重エラーか
または３Ｍエラー以上かの判定を、簡易な構成で容易に
行なえるようにすることが強く望まれている。

〔発明の目的〕

この発明は上記事情に基づいてなされたもので、簡易な
構成で確実なエラー判定を行ない得るようにした極めて
良好なエラー〇歪回路を提供することを目的とする。

〔発明の概要〕

すなわち、この発明は、ガロア体ＧＦ（２ｍ）における
２重訂圧ＢＣＨ符号の符号語に基づいてエラーロケーシ
ョン多項式をめエラー訂正に必要なエラーロケーション
及びエラーバター７を生成してなるエラー訂正回路ｌこ
おいて、前記符号語からシンドローム（Ｓｔ）（＋は正
の整数）を生成するシンドローム生成手段と、このシン
ドローム生成手段で生成されたシンドローム（Ｓｔ）に
基づいてｒｌ　＝：　Ｓ　２　Ｓｏ　＋　８１”ｒｔ　＝Ｓａｇ
ｏ　＋　８１８２ｒｌ　＝＝３ｓＪ　＋　８１” なる演算を行なう演算手段と、この演算手段の出力（ｒ
＝）　、　（ｒｔ）　、　（ｒ−）のうちｒ３宍０かｒ
Ｈ＝０かを判定手段と、この判定手段でｒｓ４０が判定
されたときｒＢｘ’＋ｒ２ｘ＋ｒＩを前記エラーロケーション多項式として解くことにより
エラーロケーションをめる紀１の信号処理手段と、前記
判定手段で、−〇が判定されかつｒ　２　＝　ＯのときＳ、十Ｓ。Ｘを前記エラーロケーション多項式として解くことζこよ
りエラーロケーションをめる第２の信号処理手段♂を具
備してなるこきを特徴とするものである。

以下、この発明の一実施例を説明するに先立ち、この発
明におけるエラー判定手段の原理について説明する。今
、例としてガロア体ＧＦ（２８）について述べることに
する。この場合、法多項式の１根ヲ＠）とし、生成多項
式Ｈ（ｘｌをＨ（Ｘ）＝　（ｘ＋１）＜ｘ＋α）　（ｘ
十α２）（ｘ＋α３）として、訂正ブロックのシンボル
数（Ｎｌを３２、記録側多項式Ｕ　（ｘ）をＵ（ｘ）　”’　Ｕｓ＋　ｘ”　＋　ｇ３ｏｘ８０　＋
　・・・＋Ｕｌ　ｘ　十Ｕ。

と表わし、Ｕ（Ｘ）はＨ（ｘ）で割り切れるものとする
と、前述したように、Ｕ（１）＝　Ｕ＠）−ＵＣｒｔ”　）　＝　Ｕ（α３）
−〇となる。しかしながら、再生側でエラーが発生する
と、上式は満足されなくなる。

すなわち、１重エラーの場合、そのエラーロケーション
を（α）とし、エラーパターンを（ｅム）とすると、シ
ンドローム（Ｓｏ）乃至Ｃｓｓ＞　ｃ才、３ｏ　＝ｅｉ１９、＝６ｉα量Ｓ、＝６１α２ＩＳ、＝ｅｉα３ムであるから、が満足する。上式は前記０式に対応する。したがって、Ｓ１＋ｘＳ（１・・・０なる式の（ｘ）ｆこ（α０）〜（α３１）を順次代入し
て、０となる点がエラーロケーションである。

また、２重エラーの場合、そのエラーロケーションを（
αＢ＞　、　（αｂ）　とし、エラーパターンを（ｅａ
）　、　（ｅｂ）とすると、シンドローム（ＳＯ）乃至
（Ｓ３）は、８６　＝　ｅａ−ｔ−ｅｂ８１　＝　ａａ（１”　＋６１）（１ｂＪ＝＝’ａａα
２ａ＋ｅｂα２ｂ８Ｂ　＝”　ｅａα”十ｅｂα３ｂであるから、が満足する。上式は前記０式に対応する。ここで、 αａ＋α−Ａ、αａα−Ｂとおくと、（ａａ）、（αｂ）は、ｘ２＋　Ａｘ　十Ｂ　・・・■ なる２次式の根として表わすことができる。また、０式
より、と表わすことができ、ここで、とおくと、［相］式は、となり、（αａ）、（αｂ）はこの２次式の根である力
）ら、当然ｒＢｘ２＋ｒ鵞ｘ＋ｒ１　・・・０の根でもある。したがって、０式の（、）に（α０）〜
（α３１）を順次代入して、０となる点がエラーロケー
ションとなるものである。

すなわち、１重エラーの場合、０式の（、）に（α０）
〜（α３１）を順次代入して０式が０となる１根を持つ
ことにより１重エラーが判定され、２重エラーの場合０
式の（Ｘ）に（α″）〜（α３１）を順次代入して［相
］式がＯとなる２根を持つことにより２重エラーが判定
されることになる。

ここで、１重エラーの場合、−Ｆ記＠式より、８１　”
＋８２８ｏ＝　８２”　＋８１８１　＝ＳＩ　Ｓ！　＋
　８ｎＳｓ　＝　０なる式を導くことができ、［相］式
と対応させると、「Ｓ″ｒｌ　：ｒ＠　−”　。

となることがわかる。一方、２重エラーの場合ｒｌ：！
ｌｉ’０であるため、結局、ｒｓへ０なら２重エラーか３重エラー以上ｒ　＠　＝　
０なら１重エラーか３重エラー以−ヒと判断することが
できることになる。

〔発明の実施例〕

以下、上記のような原理に基づくこの発明の一実施例に
ついて図面を参ｌぐして詳細に説明する。第２図は上記
０式及び０式を解く手段を示すブロック構成図であり、
第３図に示すフローチャートラ参照してその動作を説明
する。

すなわち、第２図中１７は演算処理回路で、第３図中ス
テップ８Ｔ、で動作が開始されると、読み出し専用メモ
リ（以下ＲＯＭという）１８に記憶されたプログラムに
従って、ステップＳＴ。

でシンドロームＳ、　−Ｓ、を計算する。そして、演算
処理回路１７は請求めたシンドローム８０〜Ｓ、のうち
、まずシンドロームＳ１をパスライン１９に出力する。

このとき、上記ＲＯＭ１Ｂによって制御されるゲート回
路２０は、ラッチ回路２１に対してラッチ４１号を出力
し、上記シンドロームＳ１がラッチ回路２１にラッチさ
れる。

次に、演算処理回路１１は請求めたシンドロームＳＯ〜
Ｓ、のうち、シンドロームＳ０をパスラインＩ９ζこ出
力する。すると、ゲート回路２０はラッチ回路２２に対
してラッチ信号を出力し、シンドロームＳ０がラッチ回
路２２にラッチされる。

次に、演算処理回路１７は、ステップＳＴ、で、各シン
ドローム５ｏ−８ａが全て０であるか否かを判定する。

そして、各シンドロームＳ。−８゜が全てＯである（Ｙ
ＥＳ）場合、そのシンボルはエラー無し、つ才り正常シ
ンボルと判定され、ステップ８Ｔ４を介してエラー判定
及び訂正処理が施されることな（、そのまま出力される
。また、各シンドロームＳ。−８，が全てＯでない（Ｎ
ｏ）場合、演算処理回路１７は、ステップＢＴ、で、各
シンドロームＳ。−８３のうちいずれか１個が０または
全てがＯでないか否かが判定された（ＮＯ）場合、ステ
ップＳＴ６で３重以上エラーであると判定される。

そして、ステップＳＴ、で（ＹＥＳ）の場合、演算処理
回路１７は、ステップＳＴ、で、上記シンドローム８０
〜Ｓ、＆こ基づいて前記ｒ＠　、　ｒ２　、　ｒｌをそ
れぞれ計算する。その後、ステップＳＴａでｒｓが０か
否かが判定される。この判定は、次のようにして行なわ
れる。まず、演算処理回路Ｉ７は請求めたｒｓ　ｙ　ｒ
ｌ　＋　’ｌのうちｒｌをパスライン１９に出力する。

そして、このパスラインＺ９に出力されたｒ、は、ＲＯ
Ｍ１Ｂによって制御されるＯ判定回路２３によって０か
否かの判定がなされるものである。このとき、同時に、
パスラインＩ９に出力されたｒｓは、ＲＱＭＺ＆によっ
て制御されるラッチ回路２４にラッチされる。

その後、演算処理回路１７は、’！ｔｒｌを順次バステ
イン１９に出力するように動作する。

ここで、まず、ｒ３’ｌＦＯつ才りステップＳＴｓで（
ＮＯ）の場合について説明する。この場合、前述したよ
うに、２重エラーオたは３重エラー以上であると判断さ
れるため、ステップＳＴ、で、前記０式の根をめる演算
が行なわれる。この演算は次のようにして行なわれる。

すなわチ、（）判定回路２３はｓ　ｌ’Ｆｏと判定する
と、ゲート回路２０を駆動させ、演算処理回路１７から
ｒｔｔｒｌか出力されるタイミングで、ラッチ回路２２
，２目こ対してそれぞわラッチ信号を発生させる。この
ため、ラッチ回路２２．２１には、前記シンドロームＳ
ｏ　、　Ｓ＋　ｆこ代えてｒ２　ｒ　ｒｌがそＨＥ、ぞ
れラッチされるこさｌこなる。

そして、各ラッチ回路２１，２２．２４にｒＢ。

ｒｌ　、　ｒＢがそれぞれラッチされると、各ラッチ回
路２１，２２．２４に対応して設けられたレジスタ回路
２５．２６．２７に対して、セット化”号ｒ　ＥｉＰが
発生され、ラッチ回路２１，２２゜２４にラッチされた
’ｌ　ｚ　ｒｌ　ｅ　ｒｍが一括してレジスタ回路２５
，２６．２７４こ移送される。

ここで、レジスタ回路２６には、乗算用クロック信号ｒ
　ＣＫＩこ応じてレジスタ回路２６の内容ｒｌｌこ前記
エラーロケーションα（この場合、αはα０〜α３１）
を乗算【７て、再びレジ３４回路２６にセットするため
の、乗算回路２８が接続されている。また、レジスタ回
路２７には、上記乗算用クロック１６号ｒ−ＣＫＩこ応
じてレジスタ回路２７の内Ｖ４　、　、　ｌこα２を乗
算して、再びレジスタ回路２７にセットするための乗算
回路２９が接続されている。そして、上記α０〜α３１
に対して、レジスタ回路２５．２６の出力を加算器３ｏ
で加算し、その加算結果とレジスタ回路２７の出力とを
加算器３１で加算することによｔｌ、結局加算器３Ｉの
出力は、ｒｓ（α０）＋ｒｔ（♂）＋ｒｌｒｇ（α１）２＋ｒｔ（α’）＋ｒｔｒｓ（α”　）２＋ｒｔ　（α”）＋ｒＩなる演彦を１
１１次行なったものとなり、演算結果が０となったαが
０式の根、つまりエラーロケーションα１．αｊである
から、ここに０式の根をめる演算が行なわれるものであ
る。

次に、上記のようにして０式の根をめる演算が行なわれ
ると、ステップ８Ｔ、。で、２根がまったか否かが判定
される。この判定は、加算器３１の出力をＯ判定回路３
２に導き、２ＮＯになったことが判定されたか否かで行
なわれる。

そして、２根求まった（ＹＥＳ）場合、ステップＳＴ、
、で、２重エラーと判定され、２根求才らなかった（Ｎ
Ｏ）場合、ステップ８Ｔ、で３重エラー以上であると判
定される。

また、ｒ、二〇つまりステップＳＴ、で（ＹＥＳ）の場
合について説明する。この場合、前述したように、１重
エラーまたは３重エラー以上であると判断されるため、
まず、０判定回路２３はステップＳＴ、でｒ、が０か否
かの判定を行ない、ｒ２へ０（ＮＯ）の場合ステップ８
Ｔ６で３重エラー以上と判定し％　ｒ、＝Ｑ　（ＹＥＳ
）の場合ステップ８Ｔ、、で前記０式の根をめる演算が
行なわれる。

この演算は次のようにして行なわれる。すなわち、０判
定回路２３は【、＝０と判定すると、ゲート回路２０を
駆動させないようにする。このため、演算処理回路１７
から出力されるｒｌ　ｊ　ｒｌ！はラッチ回路２１．２
２１こラッチされることなく、ラッチ回路１！１．２２
の内容はシンドロームＳ、　ａ　Ｓｏのま才となされて
いる。

そして、ラッチ回路２１．２２の内容Ｓ、、Ｓ。

は、上述したようにレジスタ回路２５．２６４こ移送さ
れ、レジスタ回路２６の内容Ｓｏには、エラーロケーシ
ョンαが乗算される。なお、ラッチ回路２４の内容ｒｌ
はレジスタ回路２７に移送されα２が乗算されるこ♂に
なるが、この場合ｒｌ”０であるので、レジスタ回路２
７の出力はＯとなっている。このため、結局加算器３１
の出力は、Ｊ＋８（１（α０）８に＋８ｏ（α１）＝８１＋　Ｓｏ（α＋１１）なる演算を順次行なったものとなり、演算結果がＯとな
ったαが［相］式の根、つ才りエラーロケーションα量
であるから、ここに０式の根をめる演算が行なわれるも
のである。

このようにして０式の根をめる演算が行なわれると、ス
テップｓ’ｒ、、で、１根がまったか否かが判定される
。この判定は、０判定回路３２で１回０になったことが
判定されたか否かで行なわわる。そして、１根求まった
（ｙＥｓ）場合、ステップ８Ｔ、ｌｌで、１重エラーと
判定され、１根求才らなかった（Ｎｏ）場合、ステップ
ＳＴａで３重エラー以上であると判定されるものである
。

ここで、第４図及び第５図は、それぞれｒＢ”０及びｒ
ｌ〜０の場合の動作を示すタイミング図である。まず、
ｒ、＝Ｑの場合、演算処理回路１７から第４図（，１に
示すタイミングでＳ。−８゜が出力されると、ラッチ回
路２２は第４図（ｂ）に示すタイミングで８．をラッチ
し、ラッチ回路２１は第４図（Ｃ）＃こ示すタイミング
で８１をラッチする。

次に、演算処理回路１７から第４図（ａ）　ｆこ示すタ
イミングでｒ、〜ｒ、が出力されると、０判定回路２３
は第４図（ｄ）で「８＝０の判定パルスＰ１（・出力し
ゲート回路２０を非駆動状ＤＩこして、後から発生され
るｒ２．ｒｌがラッチ回路２２．２１にラッチさｎ、な
いようにする。また、このときＲＯＭ１Ｂは第４１’２
１（ｅ）に示すタイミングでラッチ回路２４にラッチ信
号を出力し、ラッチ回路２４は第４図（ｆ）に示すタイ
ミングでｒ８＝０をラッチする。その後、ｒ、＝Ｑであ
れば、０判定回路２３は第４図（ｄ）に示すタイミング
でｒ２−０の判定パルスＰｔを出力する。

そして、ラッチ回路２１，２２．２４のラッチ動作が全
て終了し、ｒ２−０の判定が行なわれるき、第４図（ｇ
ｌ　４こ示すタイミングでセット信号ｒ−ＢＰが出力さ
れ、以下０式の根をめる演算が行なわれるようになるも
のである。

また、ｒｌ〜０の１合、演算処理回路１７から第５図（
ａ）に示すタイミングで８．、−８．が出力されると、
ラッチ回路２２は第５図（ｂ）に示すタイミングでＳｏ
をラッチし、ラッチ回路２１は第５図（ｃ）に示すタイ
ミングで８１をラッチする。欠に、演算処理回路Ｉ７か
ら第５図（、）に示すタイミングでｒ３〜ｒ１が出力さ
ｎ、ると、まずｒ、〜０であるからＯ判定回路２３から
は第５図（ｄｌに示すようにｙｓ＝：Ｑの判定パルスＰ
、は出力されず、ゲート回路２０は駆動状態となさね、
後から発生される１２　、　ｒｌがラッチ回路２２．２
１にラッチされるようになされる。また、このとき、Ｒ
ＯＭ１８は第５図（ｅ）　ｌこ示すタイミングでラッチ
回路２４にラッチ信号を出力し、ラッチ回路２４は第５
図（ｆ）に示すタイミングでｒ、をラッチする。

その後、演算処理回路１７からｒ４．ｒｌが出力される
と、ラッチ回路２２．２１は第５図価）。

（ｃ）にそれぞれ示すタイミングで、　Ｓｏ、　ｓ、に
代えてｒ”ｔ　ｅ　ｒｌをラッチする。

そして、ラッチ回路２１，２２．２４のラッチ動作が全
て終了すると、第５図（ｇ）に示すタイミングでセット
信号ｒ　８Ｐが出力され、以下［Ｆ］式の根をめる演算
が行なわ豹るようになるものである。

したがって、上記実施例のような構成によれば、談ず１、、＝＝＋Ｓ−＋　８ｇ８６ｒｆｉ　＝　８１８１　＋　Ｂｏｓｇｒｌ　：　Ｂ、１１　＋８ｓＳ＋なる演算を行ないｒ　ｓ　”ｒ　Ｏのときｒ３Ｘ２＋　
ｒ２ｘ　＋　ｒｌ　＝Ｑの根をめ、２根求まった場合２重エラーと判定してその
２根をエラーロケーションα量　α」とし、２根求才ら
なかった場合３重エラー以上と判定するとともに、ｒ、
＝０のときｒ２＝０で８１　＋ｘｓ６　＝　０の根をめ、１根求まった場合１重エラーと判定してその
１根をエラーロケーションα１とし、ｒ　ｔ　”ｑ　Ｏ
か１根求まらなかった場合３重エラー以上と判定するよ
うにしたので、１重エラーと２重エラーとを判定するの
に乗算と加算のみで行なうことができ、従来のように除
算を行なう必要がなく、回路構成を簡易なものとするこ
とができ、ひいては確実なエラー判定を行ない得るもの
である。

また、２重エラーの場合、０式をエラーロケーション多
項式としてエラーロケーションαｉ。

αｊをめるようにしたので、ここでも除算を行なう必要
なく、回路構成の簡易化を図ることができるものである
。この点に関し、従来では先に述べたように０式、つま
り、ｘ２＋ｃＩＸ＋０２をエラーロケーション多項式としていたので、係数σ１
．σ２をめるのに除算回路が必要になるという問題があ
るものである。

そして、上記のようにｒｓ”Ｆｏのときｒｌｘ２＋　ｒ
ｆｉＸ　＋　ｒｌをエラーロケーション多項式として解き５Ｒ８−〇かつ
ｒ２−０のときＳ１＋５（ｌｘをエラーロケーション多項式として解くようにしたこと
が、この発明の特徴となる部分である。

さらに、ラッチ回路２１．２２４こラッチされたシンド
ローム８１　、　ｓｏを、ｒ、＝Ｑならそのままラッチ
させてｑ９式の演算を行なわせ、ｒｌ：’ｊ’０ならＳ
ｌ、８゜に代えてｒｌ　、　ｒｌをラッチさせて［Ｆ］
式の演算を行なわせ、１重エラーのエラーロケーション
の演算と、２重エラーのエラーロケーションの頂舅とで
、ラッチ回路２１，２２、レジスタ回路２５．２６．乗
算回路２８及び加算器３０等を、共通に使用することが
できるようにしたので、この点でも回路構成の簡易化及
び処理時間の短縮化を［ンすることかできる。

また、ステップｓ’ｒ、ｓで０式の根をめた後、ステッ
プ５Ｔ１４で１根求まったか否かを判別して、１根求ま
った場合１重エラーと判定し、１根求才らなかった場合
３重エラー以上と判定するようにしたので、１重エラー
の誤判定を高い確率で防！ヒすることができるようにな
るものである。

すなわち、４重エラー以上でありながらこれを１重エラ
ーき誤判定した場合、ｒＢ＝ｒ２＝０となって１根求ま
らないことがあるからである。このため、例えば訂正ブ
ロックのシンボル数（ロ）が３２で、ガロア体ＧＦ（２
８）の場合、４重エラー以上を１重エラーと誤判定して
１根求才る確率は、３２　／２Ｂ　＝　１７Ｂ　となり
、ステップｓ’ｒ、、を設けることにより、１／８の確
率で４重エラー以上を１重エラーと誤判定することを防
止することができるようになるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

したがって、以上詳述したようにこの発明によれば、簡
易な構成で８実なエラー判定を行ない得るようにした極
めて良好なエラー訂正回路を提供することができる。

【図面の簡単な説明】

第１図は従来のエラー訂正回路を示すブロック構成図、
第２図はこの発明に係るエラー訂正回路の一実施例を示
すブロック構成図、第３図乃至第５図はそれぞれ同実施
例の動作を説明するためのフローチャート及びタイミン
グ図である。１１・・・ピックアップ、１２・・・復調回路、１３・
・・エラー訂正手段、１４・・・２重訂正回路、１５・
・・ディンターリーブ回路、１６・・・２重訂正回路、
１７・・・演算処理回路、Ｉ８・・・ＲＯＭ、１９・・
・パスライン、ｇｏ・・・ゲート回路、２１．２２・・
・ラッチ回路、２３・・・０判定回路、２４・・・ラッ
チ回路、２５乃至２７・・・レジスタ回路、２８．２９
・・・乗算回路、Ｄｏ、３１・・・加算器、３２・・・
０判定回路。出願入代邦人　弁理士　鈴　江　武彦

Claims

【特許請求の範囲】ガロア体ＧＦ（２ｍ）における２重訂圧ＢＣＨ符号の符
号語に基づいてエラーロケーション多項式をめエラー訂
正に必要なエラーロケーション及びエラーパターンを生
成してなるエラー訂正回路において、前記符号語からシ
ンドローム（８１）（目す正の整数）を生成するシンド
ローム生成手段と、このシンドローム生成手段で生成さ
れたシンドローム（別）に基づいてｒｌ　＝　８２　Ｓｏ　＋　８１” ｒｌ　＝　８ｓ　Ｓｏ　＋　Ｓｓ　Ｌ ”　＝　Ｓｓ　Ｓ＋　＋　８ｇ” なる演算を行なう演算手段と、この演算手段の出力（ｒ
ｓ）　、　（１）　ｌ　（ｒＩ）のうちｒ３〜０かｒ　
Ｂ　＝　０かを判定する判定手段と、この判定手段でｒ
、：！Ｉｉ：０が判定されたときｒａｗ２＋　ｒ２ｘ　＋　ｒＩをへ１記工ラーロケーシヨン多項式として解くことによ
りエラーロケーションをめる第１の信号処理手段さ、前
記判定手段でｒ３−０が判定されかつｒＲ””０のときＳ、＋８゜Ｘを前ｎ己エラーロケーション多項式として解くことによ
りエラーロケーションをめる第２の信号処理手段とを具
備してなることを特徴とするエラー訂正回路。