JPS6052465B2 - 周辺サブシステム - Google Patents

Description

【発明の詳細な説明】 本発明は周辺サブシステムの動作及び構成に関し更に
具体的には、複数の情報担持信号処理装置を有し、この
ような処理装置が接続された上位システム又は他の処理
装置に関して非同期的に処理装置とバッファとの間の動
作をスケジュールするため、「管理された」バッファを
共用する周辺サブシステムに関する。

本発明は特に磁気テープ・レコーダを使用する記憶サブ
システムに適用できる。 上位システム（これは１つ又
はそれ以上の上位コンピユータを含んでよい）へ付加さ
れた周辺記憶サブシステムは、複数の入出力チヤネルを
介して上位システムと通信する。

そのような入出力チヤネルの例は、ＩＢＭ社の出版物「
ＩＢＭシステム／３６へシステム／３７皓１御ユニツト
に対する入出力インターフエイス・チヤネル、原機器製
造者の情報」（ＩＢＭＳｙｓｔｅｍ／３６０Ｓｙｓｔｅ
ｍ／３７０１／０ＩｎｔｅｒｆａｃｅＣｈａｎｎｅ１ｔ
０Ｃ０ｎｔｒ０１Ｕｎｊｔ１０ｒｉｇｉｎａ１Ｅｑｕｉ
ｐｍｅｎｔＭａｎｕｆａｃｔｕｒｅｒｓ′ＩｒｌｆＯｒ
ｍａｔｉＯｎ．ｓＧＡ２２一６９７４−４）に記載され
ている。このインターフエースを使用する入出力動作は
、チヤネル指令の連鎖を使用することができ、このチヤ
ネル指令は周辺サブシステムと上位システムとの間で連
続的な相互作用を惹起する。このような入出力チヤネル
を使用する記憶サブシステムにおいて、通常、一連の指
令は「モード設定」チヤネル指令を含み、この指令は周
辺サブシステムへ所与の指令の連鎖内で実行されるべき
動作の性質を知らせる。例えばテープ●サブシステムに
おいて、モード設定指令は、読取り又は書込みモード、
テープの記録密度、又は特定の入出力動作のシーケンス
を実行するのに望まれる他の情報を指定する。同じ指令
の連鎖は、書込指令又は読取指令のような一連の信号転
送指令を含む。このような指令は、上位システムからテ
ープ・レコーダへ（又はその逆方−向へ）の信号転送を
生じる。データ処理技術で周知のように、連鎖の中へ他
の指令をインタリーフすることができる。多くのテープ
●サブシステムは、テープ●レコーダと入出力チヤネル
との間で信号バツフアリン．グ機能を実行する。

例えば米国特許第２９６０６８３号において、真空カラ
ム・テープ駆動装置と上位コンピユータとの間に、信号
プロツクを記憶するためのバツフアが設けられる。この
バツフアは、テープ駆動装置に関する動作のために使用
される。！その後、テープ●サブシステムの或るものは
、小さいバツフア（即ち従来までの４０９６／＜イト●
バツフアの代りに３２／＜イト●バツフア）を採用した
。多くの場合、バツフアは複数のテープ駆動装置のため
に使用され、上位システムとテープ・サブシ・ステムと
の間の信号転送は、１時に１個の装置へ限定された。即
ち、全ての動作はプロツク転送レベルで同期していた。
これが可能であつたのは、テープ・レコーダが真空カラ
ムという機械的バツフアを使用したからである。真空カ
ラムは比較的迅速にテープ記録体の加速及び減速するこ
とができる。残念ながら、真空カラム・バツフア式テー
プ●レコーダは高価であり、比較的大きな空間を必要と
した。

大型データ処理装置が設置される場合、このような要件
はデータ処理装置の拡張に重大な制限を課し、かつ上位
システムと周辺サブシステムとの間に長いケーブルを必
要とする。長いケ一暑ブルはコストを増大させるのみな
らず、上位システムと周辺サブシステムとの間で信号の
伝播遅延を増大させ、データ速度を制限する。従つて、
真空カラム乃至機械的バツフア式テープ・レコーダを所
謂リール対リール式テープ・レコーダと置換することが
望まれる。残念ながら、大部分のりール対リール式レコ
ーダは遅い加速及び減速特性を有し、このようなレコー
ダを比較的中程度のバツフアを介して上位システムへ直
接に接続すると、不満足なコンピユータ動作を生じる。
従つて、比較的大型のバツフアがリール対リール式テー
プ・レコーダと上位システムとの間に設けられる。その
ような大型バツフアがテープ●レコーダの各々に設けら
れると、周辺記憶サブシステムのコストは大きく増大す
る。かくて、複数のリール対りール式テープ◆レコーダ
と上位システムとの間に「管理された」バツフアを設け
ることが望ましい。「管理された」バツフアは、バツフ
アのサイズが１つの時点で全てのテープ●レコーダのた
めに必要とされるサイズよりも小さいバツフアを意味す
る。その場合、バツフアの１部（セグメント）が各テー
プ・レコーダへ割当てられ、また上位システムによつて
テープ記憶サブシステムへ課されるデータ転送の要件に
従つて、各周辺テープ・レコーダに対するセグメントの
割当てがダイナミツクに決定されたり割当てが解かれた
りする。全サブシステムの効率を最大にするため、テー
プ・レコーダ（又は他の信号処理装置）と管理されたバ
ツフアとの間の信号転送は、バツフアと上位システムと
の転送に対して独立していなければならない。

それらの動作をインタリーフ又は重複させることによつ
て、最大効率が達成される。信号処理装置から「管理さ
れた」バツフアへのデータ信号の転送はプロモーシヨン
（ＰｒＯｍＯｔｉＯｎ）と呼ばれ、他方、バツフアから
信号処理装置への信号転送はデモーシヨン（ＤｅｍＯｔ
ｉＯｎ）と呼ばれる。このような転送のスケジユールは
、上位システムに対する転送透過性を最大にするように
なされるべきであり、また最小コストで達成されねばな
らない。従来までの装置において、バツフアが周辺サブ
システムに設けられようと、メイン●メモリに設けられ
ようと（キヤツシユとして）、データ信号の速度変化、
及び信号処理分離機能を与えるため、定型的なバツフア
動作が実行された。

即ちプロセツサとメイン●メモリとの間の転送をバツフ
アリングするため、メイン・メモリへ取付けられたバツ
フアは、一般的にページング手法を使用する。その場合
、プロセツサからメイン・メモリへの最後のアクセス・
リクエストは、メイン●メモリ又はバツキング・ストア
からバツフアへ、データのプロモーシヨンを生じる。各
リクエストのために関連したデータのプリフエツチが生
じてよい。このプリフエツチ転送及びプロセツサへの転
送の或るものは同時的であつてもよく、また有効な同時
性を達成するためにインタリーフされてよい。このよう
な装置の例は米国特許第３６７０３０９号及び第３６７
０３０７号に開示されている。バツフアとバツキング●
ストアとの間のデータのプロモーシヨン及びデモーシヨ
ンの外に、置換アルゴリズムの問題がある。これは、デ
ータがキヤツシユ又はバツフア●ストアへ挿入される時
、スペースが利用可能でなければならないことを意味す
る。既にバツフアへ記憶されてデータは、新しくリクエ
ストされたデータによつて置換されねばならない。これ
は、旧いデータがバツフアから消去されねばならないこ
とを意味し、また旧いデータがバツキング●ストアヘデ
モーシヨンされねばならないかも知れない。かくて、バ
ツフアは常にデータで充たされている。置換アルゴリズ
ムは、通常、最旧時使用（ＬＲＵ）アルゴリズムを使用
する。その場合、置換されるデータは、バツフア中で、
プロセツサによつて最後のアクセスがなされた後、最も
長い時間が経過したデータである。上記の手法のいずれ
も、複数の周辺信号処理装置と上位システムとの間で、
「管理された」バツフアを介してなされるデータ信号の
転送に関し、満足すべき解決法を与えない。

従つて、データ処理技術分野において、上位システムと
共に使用されてきた機械的バツフア真空カラム式テープ
駆動装置をリール対リール式テープ駆動装置と置換する
に当り、装置動作及びバツフア管理の低コストであつて
有効なスケジユーリングが必要となる。本発明の要約本
発明の目的は、バツフアと複数のバツキング記憶装置と
の間で信号のプロモーシヨン及びデモーシヨンを制御し
、かつバツフア内容の置換制御を達成する単一のメカニ
ズムを提供することである。

本発明の他の目的は、バツフアと複数の信号処理装置と
の間で実行される非同期的信号転送を改善し、かつバツ
フアと他のユニツトとの間の接続を改善することである
。

本発明の特徴は、「管理された」バツフアに対して信号
処理装置の動作をスケジユールすることにある。

このスケジユールは、バツフアに対する置換手順の１部
と組合せられて、バツフアから他のユニツト（プロセツ
サなど）へなされる信号転送の時間的順序によつて決定
される。複数の信号処理装置のそれぞれへ割当てられた
バツフアに対するアクセスを時間的にリストしたものは
、信号処理装置の動作及びバツフアにおけるデータ置換
の双方を制御する。

そのような時間的リストは、最近時使用（ｒ！４ＲＵ）
部分と呼はれるリストの最上部から最旧時使用（ＬＲＵ
）部分と呼ばれる最下部（経過時間の最も長いバツフア
”部分）まで延長されている。そのような時間リストは
変則的なものであつてもよい。即ち、バツフアの割当て
られていない部分（如何なる装置に対しても割当てられ
ていない部分）が常に時間リストのＬＲＵ端に現われて
もよい。そのような部分．は必ずしも外部アクセスの時
間順になつていなくてもよい。時間リストのＭＲＵ端部
分はバツフアに対する外部アクセスと緊密に結合され、
ＭＲＵ端部分の真の時間的順序が保証される。本発明は
、複数の信号処理装置の全てが、「管ｌ理された］バツ
フア・メモリへ接続された複数ユニツト・システムを想
定する。

「管理された」バツフア・メモリは、信号を転送するた
め上位システムのような外部装置へ接続される。外部装
置は、信号転送のリクエストをバツフア●メモリへ与え
る。リクエストが信号処理装置へ印加された時間は、バ
ツフアを可変数のセグメントへ区画し、各セグメントを
周辺装置へ割当てた場合のバツフア・セグメントと関連
付けることができる。時間リスト中に存在する全てのバ
ツフア・セグメントは、そのような割当て及び装置から
の割当解放に従う。装置からの割当解放はセグメントを
ＬＲＵセグメントとする。信号処理装置と「管理された
」バツフアとの間の信号転送は、ｒ！４ＲＵ部分からＬ
ＲＵ部分へのリストの順序に従つてなされる。リストの
ＭＲＵ部分の最上部にある割当てられたバツフア●セグ
メントは、装置からバツフアへの、またバツフアから装
置への信号転送のために最初の候補セグメントとなる。
もし関連した装置が使用中であるが、バツフアが満杯又
は空の状態であつて装置の活動が不可能であれば、ＭＲ
Ｕ部分の次のバンフア●セグメントに関連した装置が、
信号転送の可能性を検査される。この手順は、ＬＲＵ部
分が信号転送のために使用可能かどうかを検査されるま
で繰返される。割当てられたバツフア●セグメント及び
割当てられないバツフア●セグメントは、リスト中でイ
ンタリーフされることができ、これはバツフア・メモリ
に関する装置動作のスケジユーリングを妨害しない。バ
ツフア・セグメントの内容を、信号処理装置又は信号を
発生した上位システムからの新しいデータと置換する目
的で、信号処理装置のためにバツフア中のスペースを割
当てることは、時間リストのＬＲＵ端部からＭＲＵ端部
に向つてなされる。従つて、単一のメカニズムが、バツ
フアの置換及び一スペース管理をスケジユールするのみ
ならず装置動作をスケジユールして、バツフアと上位シ
ステムとの間で生じる信号の外部転送に関しバツフア信
号記憶状況が最適になるように保証する。バツフア式テ
ープ●サブシステムのバツフア．は、バツフア・セグメ
ントの数よりも多いテープ●レコーダへ、セグメントを
ダイナミツクに割当てることができる部分を有する。テ
ープ・レコーダとの間で生じるデータ信号のプロモーシ
ヨン及びデモーシヨンは、ＭＲＵ−ＬＲＵバツフア●セ
ーグメントわれる。リストは、上位システムがバツフア
●セグメントヘアクセスした順序及び装置がもはやバツ
フア・スペースを必要としなくなつたため、バツフア・
セグメントが解放された順序になつている。バツフア・
スペースを除去する必要があるかどうかは、バツフア式
テープ・サブシステムへの上位サブシステムの指令に基
づいている。本発明の実施例において、マイクロプロセ
ツサは単一のリストに基いてバツフアから装置への信号
転送をスケジユールする。

リストの最上部分は最近時にアクセスされたバツフア・
セグメントである。このセグメントは、上位システムと
バツフ・ア・メモリとの間で実行される最近時転送活動
に対応するデータ・プロモーシヨン又はデータ・デモー
シヨンに使用される。バツフア・セグメントは、データ
転送（即ち、テープ・レコーダからの読取り又はそこへ
の書込み）に従つて殆んど満杯にされるか又は空にされ
ることが望ましい。本発明に従つて、上位システムと複
数の信号処理装置との間におけるデータ転送のスケジユ
ーリングは、単一の「管理された」バツフア及び単一の
制御リストによつて改善される。実施例の説明 各図面を参照するに当つて、同一の数字は同一の部分及
び構成要素を示す。

第１図において、磁気テープ・レコーダ記憶サブシステ
ムである周辺サブシステム１０は、制御ユニツト１１を
介して上位システム１２へ接続される。上位システム１
２は複数のホスト（即ち中央処理ユニツト）を含む。制
御ユニツト１１は、複数の装置１３（ここではリール対
リール式磁気テープ・レコーダ）と上位システム１２と
の間て入出力チヤネル１４を介してデータを転送する。
制御ユニツト１１に含まれる単一の「管理された」バツ
フア１５は、リール対リール装置の遅い加速／減速特性
を上位システム１２からマスクする。本発明に作つて制
御ユニツト１１のために設けられるコントロール３３は
上位システム１２とバツフア１５との間、及びバツフア
１５と装置１３との間でデータ転送の高度のインタリー
フを達成する。上位システム１２によつて要求されたサ
ブシステム１０との間のデータ転送は、バツフア１５と
の間で生じ、その間、バツフア１５と装置１３との間の
対応する信号転送は、上位システム１２とバツフア１５
との間の信号転送と非同期的であり、実質的に独立して
いる。一般的に、サブシステム１０は上位システム１２
によつて指令された（即ち、スケジユ一ルされた）装置
１３の動作を利用する。即ち、上位システム１２と装置
１３との間に信号転送は、バツフア１５のバツフア●セ
グメントを介して同期化することができる。本発明を実
施するに当つては、サブシステム１０へのアクセスを改
善し、バツフア１５の管理をバツフア１５と装置１３と
の間で実行されるデータのプロモーシヨン及びデモーシ
ヨンと組合せて、通常のリール対リール式テープ・レコ
ーダでは不可能な高能率の記憶サブシステムを実現する
ことが望ましい。バツフア１５と装置１３との間の制御
ユニツト１１によつてスケジユールされた動作は、非同
期動作と呼ばれ、上位システム１２によつてはスケジユ
ールされない。周辺サブシステム１０の全ての動作は、
上位システム１２から入出力チヤネル１４を介して受取
られた指令及び他の制御データに基づいて実行される。

そのような指令はチヤネル・アダプタ８０を介して転送
され、次いでケーブル５０を介して解読器２０へ与えら
れる。解読器２０は指令信号に応答し、データ処理技術
分野て実施されるように、サブシステム１０内で種々の
動作を開始する。本発明の最良実施形態では、上位シス
テム１２に対するサブシステム１０の応答を迅速にする
ため、全ての動作は持ち行列にされる。上位システム１
２に対する制御ユニツト１１の応答を早めるため、制御
ユニツト・テーブルＣＵＴｌ３Ｏは１対のＦＩＦＯ（先
入れ先出し）持ち行列を含む。ＦＩＦＯ持ち行列２１は
チヤネル指令持ち行列であり、これは制御ユニツト１１
から装置１３のアドレスされた１つへ転送される制御情
報に基づいてスケジユーリングを行う。同様に、持ち行
列２２は装置１３から制御ユニツト１１への感知情報の
転送（後に上位システム１２へ転送される）をスケジユ
ールする。例えば、周知の感知指令が持ち行列２２の中
に入れられる。装置１３の活動を生じるデータ転送動作
は、持ち行列２３に入れられる。持ち行列２３は装置動
作テーブルＤＯＴｌ３６（第４図）内に設けられた１群
のレジスタを含む。全ての装置動作は、上位システム１
２によつて指令されようと、制御ユニツト１１によつて
開始されようと、本発明に従つて持ち行列２３を介して
スケジユールされる。更に解読器２０は、読取り又は書
込み動作を指示しかつゲート２６又は２８を能動化する
制御信号を線２４を介して与える。

バツフア１５は、装置１３へ割当てられたバツフア１５
中のセグメントの各々について状況情報を線２５に与え
る。バツフア状況情報は、バツフア記録テーブルＢＲＴ
ｌ４ｌ（第４図）に含まれる。読取動作において、もし
完全なレコードがバツフア１５のセグメント中にあれば
、ゲート２６は線２４上の信号を転送回路２７へ通す。
転送回路２７は、アドレスされたバツフア●セグメント
（そのバツフア●セグメントが割当てられた装置をアド
レスすることによつてアドレスされる）からの信号を、
チヤネル・アダプタ８０及び入出力チヤネル１４を介し
て上位システム１２へ転送する。他方、もし装置活動が
必要となるようなバツフア状況であれば、ゲート２８が
能動化され、解読器２０からのデータ転送リクエストを
持ち行列２３に置く。持ち行列２３は、ケーブル５０を
介して上位システム１２から与えられた指令と共に装置
アドレスを含む。これについては、以下の説明で更に明
らかにされる。ここで本明細書で使用する略語の意味を
明らかにしておく（特に第４図及び第１０図参照）。

ＡＢＳ・・・・・・バツフア●セグメント割当モジユー
ル。ＡＳＥ・・・・・・単一セグメント割当モジユール
。

ＡＳＰ・・・・・・複数セグメント割当モジユール。Ｃ
ＵＣＢ・・・・・・制御ユニツト●チヤネル●バツフア
●プログラム。ＣＵＣＥ・・・・・・制御ユニツト指令
実行プログラム。

ＣＵＣＳ・・・・・・制御ユニツト指令サポート・プロ
グラム。ＤＢＳ・・・・・・バツフア●セグメント割当
解放モジユール。

ＤＥＶＤＥＳ・・・・装置選択解放モジユール。

ＤＥＶＯＰ・・・・装置動作制御モジユール。化・・・
・・・負荷バランス●モジユール。０ＶＲＮ・・・・・
・オーバラン（バツフア）・モジユール。

ＰＰＡＴ・・・・・・係属割当配置テーブル。

ＲＢＡ・・・・・・バツフア割当要求モジユール。ＲＣ
・・・・・・記録完了リスト。ＳＤＯ・・・・・・装置
動作スケジユール●モジユール。

ＳＲＣ・・・・・・セツト●レコード完了モジール。Ｕ
ＰＬＲＵ・・・・・・ＬＲＵ端更新モジユール。ＵＰＭ
ＲＵ・・・・・・ＭＲＵ端更新モジユール。時間リスト
の更新を含むバツフア１５の管理はコントロール３３の
１部である制御ユニツト・バツフア管理プログラムＣＵ
ＢＭｌ５Ｏ（第４図）を介して行われる。ＣＵＢＭｌ５
Ｏは、上位システム１２から受取られた指令及びサブシ
ステム１０の動作状況に応答して、装置１３に関してバ
ッフア１５のセグメントの割当て及びその割当解放を管
理する。更にそれは、転送回路２７を介して実行される
バツフア１５と入出力チヤネル１４との間のチヤネル転
送を監視する。転送回路２７は、線４１を介してＣＵＢ
Ｍｌ５Ｏへ信号を与える。この信号は、バツフア１５の
所与のセグメントヘアクセスすることによつて生じたチ
ヤネル転送を示す。そのバツフア●セグメントはバツフ
ア１５の最近時使用セグメントとなり、かつそれは装置
１３へ割当てられるので、上位システム１２と装置１３
との間で信号を転送する場合の最近時使用の装置１３を
表示する。時間リストは、バツフア状況テーブルＢＳＴ
ｌ３７（第４図）に設けられた１群のレジスタ内に存在
するＭＲＵ−ＬＲＵリスト４０てある。リスト４０は、
前述したチヤネル活動に基づき線３４上の信号によつて
更新される。これについては、後にもつと詳細に説明す
る。制御ユニツトによる装置１３の管理は、制御ユニツ
ト装置管理プログラムＣＵＤＭｌ５８（第４図）によつ
て行われる。

ＣＵＤＭｌ５８はバツフア１５と装置１３との間て信号
を転送する転送回路３２を作動させる。転送回路３２は
ＣＵＢＭｌ５Ｏと通信する。ＦＩＦＯ持ち行列２１〜２
３は、装置１３を制御する信号をＣＵＤＭｌ５８へ与え
る。

ＣＵＤＭｌ５８は走査線３５によつて示されるようにリ
スト４０を走査する。即ち、ＣＵＤＭｌ５８は、装置１
３の動作をスケジユールするため、ＭＲＵ部分から始ま
つてＭＲＵ−１，ＭＲＵ−２，・・，ＬＲＵ部分までリ
スト４０を走査する。そのような装置動作は、ＣＵＤＭ
ｌ５８によつて線２９を介して持ち行列２３へ与えられ
た装置命令によつてスケジユールされる。上記の構成か
ら、持ち行列２３はゲート２８から受取られた指令動作
を含むのみならず、ＣＵＤＭｌ５８から受取られたスケ
ジユールされない非同期的動作をも含むことが分る。更
に、リスト４０は、接続線３６によつて示されるように
、ＣＵＢＭｌ５Ｏの置換アルゴリズムを駆動する。即ち
、バツフア１５内の旧いデータを、上位システム１２に
よつてリクエストされるか又は送られた新しいデータと
置換するため、先ずＬＲＵバツフア●セグメント中のデ
ータが置換される。それは、例えばバツフア１５から装
置１３へ旧いデータをデモーシヨンし、それを消去”し
、装置１３に関して訂正動作を行うことによつてなされ
る。次いでそのバツフア・セグメントが上位システム１
２によつて要求された装置へ割当てられ、次に通常のデ
ータ転送動作が続く。以上のことから、リスト４０はサ
ブシステム１０で階層型同期動作及びバツフア１５にお
けるメモリ・スペース管理を可能にすることが分る。階
層型同期動作は、主として転送回路２７を介してなされ
るバツフア１５に対するチヤネル１４のアクセスを監視
することに基づいて実行される。更に、バツフア１５内
でセグメントの割当てが解放されると、そのセグメント
はＬＲＵセグメントとなる。例えば、装置１３は上位シ
ステム１２へ信号を転送しているかも知れない。上位シ
ステム１２は、入出力チヤネル１４を介して、装置動作
の連鎖が終了しつつあることを知らせる。その連鎖に関
して、全てのバツフア活動が完了すると、バツフア・セ
グメントはもはや装置１３へ割当てられている必要はな
い。従つて、そのセグメントは割当てを解放されＬＲＵ
セグメントとなる。バツフア１５でバツフア●セグメン
トが装置１３へ割当てられても、リスト４０におけるそ
の位置は変らない。例えば、ＬＲＵ＋２は、上位システ
ム１２から新しい指令を受取つた時、割当てを解放され
、次にコントロール３３はＬＲＵ＋２を他の装置（例え
ばＤ４）へ割当ててよい。そのような割当てはバツフア
・スペースをＤ４へ割当てることである。

しかし、バツフア活動が生じたわけではないから、リス
ト４０中の位置は変らない。ここで注意すべきは、非同
期的装置動作を開始するため、リスト４０を走査するＣ
Ｕ）Ｍｌ５８は、最終的にＬＲＵ＋２に達することであ
る。

ＣＵＤＭｌ５８は、ＬＲＵ＋２が空のバツフア・スペー
スを有し、かつ装置Ｄ４へ割当てられていることを知ら
せる。次いで読取指令が、Ｄ４をして、ＬＲＵ＋２によ
つて指定されたバツフア●セグメントヘデータを記憶せ
しめる。このようにして、上位システム１２がアドレス
された装置１３（例えばＤ４）に関して活動を指示する
前でも、バツフア１５へデータを記憶することができる
。本発明をこれ以上説明する前に、本発明を組込むのに
望ましい環境を第２図乃至第４図を参照して説明する。

これらの図面は、リール対リール・テープ駆動装置Ｄ１
〜Ｄｌ２を使用する記憶ユニツト１３を示す。好適な構
成としては、２個の制御ユニツト１１（ＣＵ−０、ＣＵ
−１）を含む。この構成は、駆動装置の任意のものが入
出力チヤネル１４及び制御ユニツトＣＵ−０又はＣＵ−
１のいずれかを介してホスト１２へ接続され得るように
なつている。制御ユニツト１１の各々をホスト１２へ付
加することは、複数のチヤネル・アダプタ８０によつて
なされる。それらの各々は個別的にＣ，ＡＡ−ＣＡＨと
名称を付される。チヤネル・アダプタ８０の各々は、２
つの制御ユニツト１１にあるバツフア１５と直接に通信
することができる。ＣＵ−０及びＣＵ−１の双方は同様
の構成を有する。従つて同一の番号は２つの制御ユニツ
トの中の同様な部分を表わすが、制御ユニツト間の接続
線は別個の番号を有している。チヤネル・アダプタＣＡ
Ａ−ＣＡＤはＣＵ−０に置かれ、ＣＡＥ−ＣＡＨはＣＵ
−１に置かれる。それぞれのチヤネル・アダプタはケー
ブル８１を介して制御ユニツトのそれぞれのバツフア１
５と通信する。バツフア１５から記憶ユニツト１３への
通信は、ケーブル８２、データ・フロー回路８３、ケー
ブル８４、複数の装置アダプタ８５を介して行なわれる
。装置アダプタは双方の制御ユニツト１１においてＤ，
ＡＡ及びＤＡＢと個別的に示される。データ・フロー回
路８３は既知の記録回路を含む。プログラム・コントロ
ール３３は、それぞれの制御ユニツト１１の説明した部
分の全てへ電気的に接続され、米国特許第３６５４６１
７号に開示されるように、記憶サブシステムのために既
知の態様で動作する。制御ユニツト１１と記憶ユニツト
１３との間の相互接続は、１次／２次ベースによる。

駆動装置Ｄ１〜Ｄ７はＣＵ−０に対して１次であり、Ｃ
Ｕ−１に対して２次である。同様に、駆動装置Ｄ８〜Ｄ
ｌ５（Ｄｌ３〜Ｄｌ５は図示せず）はＣＵ−１に対して
１次であり、ＣＵ−０に対して２次である。１次及び２
次接続の意味は、制御ユニツトＣＵ−０又はＣＵ−１の
いずれがそれぞれの駆動装置のために状況情報を維持す
るかに関する。

即ち、制御ユニツトＣＵ−０ほＤ１〜Ｄ７のために状況
情報を維持し、ＣＵ−１はＤ８〜Ｄｌ５のために１次的
に状況情報を維持する。後に明らかになるように、双方
の制御ユニツトＣＵ−０及びＣＵ−１は駆動装置の全て
のために状況標識を記憶する。１次接続において、ＣＵ
−０のアダプタＤＡＡはケーブル９０を介して駆動装置
Ｄ１〜Ｄ７の全てへ接続される。

同様に、Ｄ８〜Ｄｌ５とＣＵ一１との間の接続は、ケー
ブル９３及びアダプタＤＡＢを介して行なわれる。ＣＵ
−０から駆動装置Ｄ８〜Ｄｌ５への２次接続は、ケーブ
ル９４を介して行なわれ、ＣＵ−１はケーブル９５を介
して駆動装置Ｄ１〜Ｄ７へ接続される。装置アダプタ８
５と駆動装置Ｄ１〜Ｄｌ５との間の接続線はタブ制御線
及びバス・データ転送線を含む。これらの線は、制御ユ
ニツト１１をして駆動装置を緊密に制御させる。先行技
術のテープ・サブシステムにおいて、チヤネル・アダプ
タ８０はそれぞれの制御ユニツト１１にあるデータ●フ
ロー回路８３とのみ通信する点で、データ・フロー通路
は完全に多重通路化されていなかつた。

望ましい構成において、チヤネル●アダプタＣＡＡ−Ｃ
ＡＨはいずれのデータ●フロー回路８３を介しても駆動
装置の任意のもの゛と通信することができる。チヤネル
・アダプタＣＡＡ−ＣＡＤからＣＵ−１のバツフア１５
への接続はケーブル９６を介して行なわれ、チヤネル・
アダプタＣＡＥ−ＣＡＨはケーブル９７を介してＣＵ−
０のバツフア１５へ接続される。従つて、データ・フロ
ー回路８３及びバツフア１５のいずれも任意のチヤネル
●アダプタ８０を介して任意のホストと通信することが
できる。もちろん、この構成は制御ユニツト１１の間の
緊密な協動を必要とする。ノ 制御ユニツト１１におい
て、全体的なサブシステム状況は状況ストア１００によ
つて維持される。

ＣＵ−０及びＣＵ−１の状況ストア１００は、データ処
理動作と独立して、ケーブル１０１を介して相互に通信
する。即ち、ＣＵ−０が例えばある駆動装置を選択する
ことによつて状況を変更すると、ＣＵ−０中の状況スト
ア１００は直ちにＣＵ一１中の状況ストア１００と通信
する。同様に、チヤネル・アダプタ８０とバツフア１５
との相互通信は、直ちに双方の状況ストア１００に表示
される。状況ストア１００の各々は複数のレジスタを含
み、これらのレジスタは装置状況、バツフア状況、チヤ
ネル状況などに関連したビツトを含む。それらの状況情
報は、駆動装置の選択状況、そのビジー状況、偶発的接
続、及び入出力チヤネル１４と共に記憶サブシステムを
動作させるのに必要な全ての状況を反映している。唯１
個だけの制御ユニツト１１が所与の１時点で記憶サブシ
ステム１０の構成を変更することができる。

この点に関して、ケーブル１０２がそれぞれの状況スト
ア１００からコントロール３３へ延長される。ＣＵ−一
０のコントロール３３がある駆動装置を選択することに
よつてサブシステム論理構成を変更したいものとする。
コントロール３３はその状況ストア１００と通信し、サ
ブシステム状況を変更してよいかどうかの許可を求める
。状況ストア１００は適当なマスター状態にあり、コン
トロール３３による選択を許す。そうでなければ、ＣＵ
−０の状況ストア１００は、ＣＵ−１の状況ストア１０
０へ、マスター状態を与えることを要求する。マスター
状態を有するいずれかの制御ユニツト１１が、サブシス
テムの論理構成を変更することのできる唯一の制御ユニ
ツトである。マスター状態は、構成変更の必要性に従つ
て、制御ユニツト間をシフトされる。更に、状況ストア
１００は、ケーブル１０３を介して制御ユニツト中のそ
れぞれのチヤネル・アダプタと通信する。そのような通
信は、状況ストアからチヤネル・アダプタへの装置ビジ
ー状況の供与、チヤネル・アダプタから状況ストアへの
選択要求を含む。即ち、もしＣＡＢがホスト要求のため
に装置Ｄ６を選択することを欲すれば、ＣＡＢはＣＵ−
０の状況ストア１００と通信し、装置６が選択されるべ
きことを要求する。状況ストア１００はＤ６のビジー又
はノットビジー状況をＣＡＢへ与える。次にＣＡＢは装
置Ｄ６に関して直ちにホスト要求に応答する。これによ
つて、ホスト１２と制御ユニツト１１との間の選択及び
質問時間は減少されることになる。コントロール３３は
異なつた構成をとることができる。

第２図に示された記憶サブシステムに関連して使用する
のに適した構成は第３図に示される。プログラム化され
たマイクロプロセツサ１１０は、コントロール・ストア
１１１に記憶されたマイクロコード●プログラム（マイ
クロプログラム）に従つて動作する。そのようなマイク
ロプログラムは、マイクロプロセツサ１１０をして、バ
ツフア１５を完全に管理させ、データ・フロー回路８３
を監視させ、状況ストア１００と通信させ、チヤネル●
アダプタ８０及び装置アダプタ８５の選択を監視すると
ともに能動化する。更に、２個の制御ユニツト１１中の
コントロール３３の相互間の通信は、プロセツサ対プロ
セツサ・ベースで行なわれ、それは既知のプロセツサ間
通信方法を使用してケーブル１０９を介してなされる。
既知の手法を使用して、マイクロプロセツサ１１０はア
ドレス・バス１１２を介してコントロール●ストア１１
１のマイクロプログラムを選択する。制御データ信号は
コントロール・ストア１１１から与えられるが、その信
号はマイクロプログラム命令ワードを含み、これはバス
１１３を介して与えられる。もちろん、マイクロプロセ
ツサ１１０を動作させるための通常の遊び走査ループが
コントロール●ストア１１１に存在している。更に、各
コントロール・ストア３３はローカル・ストア１１４を
含む。ローカル・ストア１１４はマイクロプロセツサ１
１０のために作業コントロール・ストアとして働く。ロ
ーカル・ストア１１４のアドレス可能レジスタはバス１
１５によつてアドレスされる。バス１１６は、マイクロ
プロセツサ１１０の制御の下で、ローカル・ストア１１
４からコントロール・ストア１１１へ信号を転送する。
即ち、マイクロプロセツサ１１０からコントロール・ス
トア１１１に記憶される制御データ信号は、ローカル●
ストア１１４を介して転送されることが望ましい。コン
トロール３３と制御ユニツト１１中に示される構成要素
の全てとの間の通信は、外部レジスタ群１１８を介して
行なわれる。外部レジスタ１１８は、ローカル・ストア
１１４からバス１１７を介して与えられたアドレス信号
によつてアドレスされる。外部レジスタ群１１８から制
御ユニツト１１の各種の構成要素に対する通信は、一対
の単方向性バス１１９を介して行なわれる。その電気的
接続は通常の方法で実行される。マイクロプロセツサ１
１０はバス・アウトＢＯｌ２Ｏ及びバス・インＢＩｌ２
ｌを含む。

（１）及びＢＩはローカル●ストア１１牡外部レジスタ
１１８、及び所望される他のユニツトへ接続される。マ
イクロプロセツサ１１０は複数の割込レベルによつて割
込駆動される。これらの割込みはバス１２２を介して制
御ユニツト１１の各種の構成要素によつて与えられる。
バス１２２はレベル０〜６を有する割込信号を搬送する
が、その優先順位は記憶サブシステム中で実行されるべ
き機能に従つて予め割当てられている。制御ユニツト１
１の電気信号タイミングはクロツク兼シーケンサ１２３
によつて遂行される。クロツク兼シーケンサ１２３はタ
イミング●パルスを与えるのみでなく、マイクロプロセ
ツサ１１０を順序付け、コントロール３３に初期値を与
えて、制御ユニツト１１を正しく動作させる。外部レジ
スタ１１８から出る接線１１９は、制御ユニツト１１の
全ての他の部分へ接続される。第４図は制御テーブル及
びマイクロプログラム群を示すコントロール・ストア１
１１のマツプである。

もちろんテーブルは記憶サブシステムの成功した動作の
ために必要な制御情報を表わす信号を含む。まずテーブ
ルについて説明する。ＣＵＴｌ３Ｏは制御ユニツト１１
の全体に関連した情報信号を含む制御ユニツト動作テー
ブルである。

このテーブルは個々の制御ユニツトＣＵ−０及びＣＵ−
１の動作状況に関連しており、駆動装置やチヤネル１４
に関連していない。ＣＳＴｌ３ｌは指令状況テーブルで
ある。このテーブルはアドレスされた駆動装置の為に実
行されつつある現在の指令状況を表わす情報信号を含む
。ホスト１２は入出力チヤネル１４を介してそれぞれの
制御ユニツト１１ヘチヤネル指令を与える。ＣＳＴｌ３
ｌは任意のチヤネル・アダプタ８０によつて受取られた
それら指令の実行に関して現在の状況を反映する。ＳＤ
Ｔｌ３２は選択された駆動装置の状況を表わす情報信号
を含む。このテーブルは、制御ユニツト１１をして、任
意の駆動装置を緊密に制御させ且つ動作させる。ＬＤＴ
ｌ３３は論理装置テーブルである。このテーブルは、駆
動装置が論理的にバツフア１５へ拡張された時の各駆動
装置の状況、及び各駆動装置の広範な動作状況を表わす
情報信号を含む。上記の広範な動作状況は、例えばＳＤ
Ｔｌ３２に現われるものよりも性格的により一般的なも
のである。ＰＡＴｌ３４は係属割当テーブルであつて、
このテーブルは、バツフア・スペースが未だ割当てられ
ていない時、バツフア・スペースを必要とする駆動装置
をそれらの各アドレスによつて待合せさせる情報信号を
有する。このテーブルはＦＩＦＯ（先入れ先出し）テー
ブルであることが望ましい。ＨＩＤｌ３５は、チヤネル
・アダプタ８０を介して制御ユニツト１１と通信してい
るホスト１２のためのホスト識別信号を含む。ＤＯｒｌ
３６は装置動作に関連し、スケジユール、アクチブな装
置動作及び完了した装置動作を表わす情報信号を含む。
そのような動作としては、テープの搬送、読取り及び書
込みなどがある。ＢＳＴｌ３７はバツフア１５の状況に
関連した情報信号を含む。そのような情報信号は、バツ
フアへのデータ転送、そこからのデータ転送、バツフア
●スペースの割当て、その他のバツフア関連機能に関連
している。ＰＤＩｌ３８は、バツフア・スペースに関連
した活動が終つた時、駆動装置から割当てを解くことの
できるバツフア１５のバツフア・スペースを表わす情報
信号を含む。割当ての解放は、そのような活動がストツ
プするまで生じない。ＤＩＡｌ３９は装置情報、駆動装
置及び入出力チヤネル１４に関連した制御データを表わ
す情報信号を含む。ケーブル１０９を介して実行される
コントロール間通信情報もここに記憶される。それらの
情報は、駆動装置動作及びチヤネル動作に基づいて発生
してよい。ＤＳＴｌ４Ｏは装置状況に関連した情報信号
を記憶する。即ち、駆動装置によつて制御ユニツト１１
へ与えられた最後の装置状況がこの領域に記憶される。
ＢＲＴｌ４ｌはバツフア１５の動作に関連している。こ
のテーブルはバツフア１５にあるレコードの状況を表わ
す。バツフア中の各レコードはＢＲＴｌ４ｌへ入れられ
、バツフア１５におけるレコードの記憶状況を示す信号
を含んでよ・い。ＤＩＡＧｌ４２は制御ユニツト１１で
実行される診断機能を制御するため使用されるテーブル
である。

ＣＸＴｌ４３は、バツフア１５と任意の入出カチヤネル
１４との間でチヤネル・アダプタ８０を介して実行され
る信号転送に関連した情報信号を含む。そのような情報
は、転送の方向及び転送に関連した駆動装置のアドレス
を含む。ＳＮＳｌ４４は、ホスト１２へ報告されるべぎ
惑知データを表わす情報信号及び装置アドレスによつて
配列されたいわゆるバツフア・ログを含む。ＢＣＴｌ４
５はバツフア１５のダイナミツクな論理アドレス構成に
関連した情報信号を記憶する。そのような構成は、制御
ユニツトへ接続された駆動装置の数、及び制御ユニツト
１１が１個であるか２個であるかに従つて変動する。Ｐ
ＧＭｌ４６はいわゆる通路群マツプである。これは、サ
ブシステムを１つ又はそれ以上の論理記憶ユニツトへ区
分するため、どの駆動装置が論理的にチヤネル・アダプ
タ８０へ接続されるかを示す。ＰＧＴｌ４７はそれが論
理区分を表わす識別信号を含み、且つ各論理区分中にチ
ヤネル・アダプタ８０のいずれが存在するかを示す点で
、ＰＧＭｌ４６を補足するものである。ＳＣＴｌ４８は
、遊び走査に関連した信号を含むテーブルである。遊び
走査は、所与の駆動装置に関して、活動が生ずべきかど
うかを決定する。多様な動作がＳＣＴｌ４８を介して導
入され得る。数字１４９は、ここで特に説明されない他
のテーブルを表わす。

しかし、これらのテーブルは第２図に示された記憶サブ
システムの実施例中で使用されてよいものである。その
様なテーブルは、バツフア１５の自由スペースを識別す
る表示、バッフア１５のスペースの為の優先順位持ち行
列、バツフア１５の為のセグメンテーシヨン表示、追跡
状況、タイム●アウトを制御するタイマ●テーブル、及
び複数装置記憶サブシステムを構築するのに必要又は望
ましい各種の領域を含んでよい。各種のマイクロプログ
ラム又は論理群は、バツフア１５の管理に関連したマイ
クロコード●プログラムであるＣＵＢＭｌ５Ｏを含む。
ＣＵＣＢｌ５ｌは、チヤネル・アダプタ８０を介して入
出力チヤネル１４とバツフア１５との間で実行される信
号転送に関連したマイクロコード●プログラム又は論理
を指定する。ＣＵＣＥｌ５２は、入出力チヤネル１４を
介してホスト１２から受取られた指令を実行する準備と
して、前述した各種のテーブルを設定することに関する
。ＣＵＣＨｌ５３は、装置選択の如きチヤネル制御に関
連している。ＣＵＳＶｌ５４は、割込みの優先順位を決
定するに当つてスキヤン・ベクトルを使用する場合の割
込監視プカグラムに関連している。ＣＵＣＳｌ５５は、
ＣＵＣＥｌ５２によつて設定された指令を実行するマイ
クロコード論理の指令指示セツトである。ＣＵＤＢｌ５
６は、駆動装置とバツフア１５との間の信号転送を制御
し且つ監視することに関連する。ＣＵＤＩｌ５７は、動
作をスケジユールする場合などの装置アダプタ８５の制
御に関連している。ＣＵＥＲｌ５９はエラーの検出及び
回復に関連している。ＣＵＭＤｌ６Ｏは、制御ユニツト
１１によつて実行される診断手順を含む保守機能に関連
している。ＣＵＳＮｌ６ｌは、例えばＳＮＳｌ４４に記
憶された感知データを処理することに関する。数字１６
３は、記憶サブシステムのために必要が生じた時、上記
のプログラム群が変更され且つ拡張されてよいことを示
す。次に第５図を参照して、ＭＲＵ−ＬＲＵリスト４０
の発生及び利用を説明する。

リスト４０を格納する機構は、ＢＳＴｌ３７のレジスタ
１７０である。バツフア１５にある各バツフア・セグメ
ントに対して１個のレジスタが割当てられる。各バツフ
ア・セグメントは、それがデマークされておろうと（こ
れはそのバツフア・セグメントの使用を防止する）、そ
れが他のバツフア●セグメントと対になつておろうと、
装置１３に対するセグメントの割当てがどうなつておろ
うと、ＢＳＴｌ３７において対応するレジスタ１７０を
有する。対になつたバツフア●セグメントは、その２つ
のセグメントのために、リスト４０中で１つのエントリ
イを有する。これは、１つのセグメントがリスト４０か
ら削除されることを意味する。レジスタ１７０は、既知
のプラス●オフセツト●アドレシング法によつて、コン
トロール●ストア１１１内でアドレス可能である。例え
ば、コントロール３３内の１つのレジスタ（図示せず）
が、ＢＳＴｌ３７のＭＲＵ部分を指定するアドレスを含
み、第２のレジスタ（図示せず）がＬＲＵ部分を表わす
レジスタ１７０を指定するアドレスを含む。他のレジス
タ１７０は、既知の方法で設計されたアドレス変換テー
ブルを使用して、装置アドレス、又はｒ！４ＲＵポイン
タ（ＭＲＵＰ）、又はＬＲＵポインタ（ＬＲＵＰ）に基
づいてアドレスされる。レジスタ１７０の各々は、関連
したバツフア・セグメントが割当てられている装置アド
レスを格納するためのレジスタ・セクシヨン１７１を有
する。

各セグメントは開始アドレス及び終了アドレスによつて
限定される。これらのアドレスは、例えば４００００／
＜イト（４０ＫＢ）レジスタのように、バツフア１５の
アドレス・スペースの連続したプロツクを限定する。こ
れらのセグメントを結合して、より大きな信号プロツク
の転送を処理するため、大きなセグメントを形成するこ
とができる。例えば、２つのセグメントを結合して、対
の（即ち、２本足）パーテイーシヨンと呼ばれる８０Ｋ
Ｂバツフア●パーテイーシヨンを形成することができる
。また４つのセグメントを結合して、４本足パーテイー
シヨンを形成することができる。約束によつて、論理的
に連続するように結合されたバツフア・セグメントの最
低位のアドレスを有するセグメントは、ＢＳＴｌ３７中
のレジスタによつて指定される。そのようなセグメンテ
ーシヨンに関連するレジスタ１７０のセクシヨンは、説
明を簡単にするため図示されていない。レジスタ１７０
の各々の第２のセクシヨン１７２はＭＲＵＰを含む。

ＭＲＵＰはリスト４０上で次に「高い」（数値的にＭＲ
Ｕ部分に近い）装置（セグメント）を指定するポインタ
である。この装置（セグメント）は次の最近時に使用さ
れた装置（セグメント）である。同様に、第３のセクシ
ヨン１７３はＬＲＵＰを含む。ＬＲＵＰは次の最旧時に
使用された装置（セグメント）を指定する。従つて、各
レジスタは第１図のリスト４０の最上部（ＭＲＵ端）方
向を指定するＭＲＵポインタを有するとともに、リスト
４０の最下部（ＬＲＵ端）方向を指定するＬＲＵポイン
タを有することになる。ＭＲＵＰの全ては、それらが配
列されたリストとしてまとめられる時、本発明のメカニ
ズムに基づいて行われる、サブシステム１０におけるデ
ータのプロモーシヨン及びデモーシヨンのスケジユール
順序を示す。同様に、ＬＲＵＰの全ては、バツフア置換
アルゴリズムを導く。レジスタ１７０の各々にある第４
のセクシヨン１７４は、データ転送の方向を表示する。

セクシヨン１７４は、上位システム（ホスト）１２から
受取られたモード設定指令を処理する時、ＣＵＣＥｌ５
２によつてセツトされる。この部分にＲがあれば、それ
は読取モードであり、信号は装置１３から上位システム
１２へ転送される。この部分にＷがあれば、それは書込
モードであり、信号は上位システム１２から装置１３へ
転送される。Ｒは２進値「０月こよつて表わされてよく
、ｗは２進値「１」によつて表わされてよい。数字１７
５は、他のエントリイがあつてもよいことを示す。ＢＳ
Ｔｌ３７はバツフア動作を指定するが、更にそれは現実
の装置１３とそれに割当てられたバツフア・セグメント
とから構成される論理装置を制御していると見ることが
できる。ＢＳＴｌ３７の他の状況情報としては、実行中
のチヤネル指令が存在するかどうか、セグメントが解放
をスケジユールされているかどうか（上位システム１２
がアドレスされた装置に関して以後のデータ転送が生じ
ないことを指示し、かつその装置に関してバツフア動作
が完了した時、セグメントは解放される）、診断モード
●ビツト又はエラー回復ビツト、デマーキング●セグメ
ント●イン●エラー●ビツト、基本サイズより大きい単
一の割当可能セグメントを形成した場合のセグメント組
合せ状況、読取り又は書込みの際に不完全レコードのよ
うなデータ転送状況、再接続状況、方向（前方か後方か
）、レコード・カウント、データ信号を受取るために利
用可能なスペース、レジスタ１７０によつて指定される
セグメントのレコード管理制御に関連した、ＢＲＴｌ４
ｌに対するアドレス・ポインタなどがある。リスト４０
の使用法は、テーブルＢＳＴ−１からＢＳＴ−４までを
参照することによつて理解することができる。

テーブル圧Ｊ−１は、所与の処理動作における１時点の
リスト４０の現況を示す。その場合、装置ＤＯからＤＡ
まではバツフア・セグメントを割当てられ、割当てられ
ていないバツフア・セグメントは存在しない。装置アド
レスＤＯで指定されたバツフア・セグメントはＬＲＵセ
グメントを意味し、装置アドレスＤ５で指定されたバツ
フア●セグメントはＭＲＵセグメントを意味する。ＭＲ
ＵＰ及びＬＲＵＰはデータ処理技術分野で広く使用され
る周知のダブル結合リストを構成することが分る。ＢＳ
Ｔ−１に掲げられたリスト４０に影響を及ぼすサブシス
テム状況の２つの変更について説明する。

第１の変更として、装置Ｄ２へ割当てられたセグメント
が削除され、第２の変更として装置Ｄ８のセグメントが
ＭＲＵセグメントとなる。これらの変更は次のテーブル
圧Ｊ−２に掲げられている。ＢＳＴ−２を検査すると、
装置アドレスＤ２がエントリイから削除され、ＭＲＵＰ
及びＬＲＵＰも削除されていることが分る。

この状態は削除されたセグメントを表わす。もしセグメ
ントの割当てが解かれたのであれば、装置アドレスのみ
が削除される。ＭＲＵＰ及びＬＲＵＰは、依然として次
の…及びＬＲＵセグメントを指定する。ＢＳＴ−２にお
いて、Ｄ８のセグメントはＭＲＵセグメントとなる。Ｂ
ＳＴ−１において、装置Ｄ８は論理的に装置ＤＯと装置
Ｄ３との間にある。ＤＯは次の最旧時使用セグメントで
あり、Ｄ３は次の最近時使用セグメントである。リスト
は装置ＤＯとＤ３の間で閉じられていなければならない
。これは、装置アドレスＤＯについてｕ干がＤ８からＤ
３へ変更され、Ｄ３についてＬＲＵＰがＤ８からＤＯへ
変更されることによつて達成される。他のエントリイは
変更されない。ＭＲＵセグメントからＬＲＵセグメント
までの順序はＭＲＵＰ及びＬＲＵＰを検査し、これらポ
インタに従つて装置アドレスを分類することによつて決
定される。リスト４０に関して説明される次の変更は、
第１ステツプとしてＭＲＵセグメントＤ８が割当てを解
かれ、新しいセグメントＤＢがリスト４０へ付加される
ことてある。

付加されたセグメントは新しいＬＲＵセグメントとなる
。次のテーブル圧江−３を参照されたい。 旧いＬ
ＲＵセグメント 新しいＭＲＩＪセグメント ＢＳＴ−３を検査すると、装置アドレスＤＯについて、
そのＬＲＵＰが０からＤ８へ変更されることによつて旧
いＬＲＵセグメントにされたことが分る。

セグメントＤＢを付加したために、Ｄ８セグメントのＬ
ＲＵＰはＤＢにされ、ＤＢセグメントのＭＲＵＰはＤ８
にされ、そのＬＲＵＰはゼロにされる。従つてＤＢセグ
メントはＬＲＵセグメントになる。ＭＲＵＰ中にゼロを
有するＤ５セグメントは、新しいＭＲＵセグメントであ
ることを示す。圧Ｊ−３を更に変更して、ＬＲＵセグメ
ントＤＢを、次の圧Ｊ−４に示すように、新しい…セグ
メントにすることができる。旧いＬＲＵセグメントＤＢ
はそのＭＲＵＰをゼロへ変更される。

これはそれがＭＲＵであることを示一す。そのＬＲＵＰ
は、旧いＭＲＵセグメントＤ５を指定する。旧いＭＲＵ
セグメントＤ５は、ＤＢを指定するＭＲＵＰを有する。
新しいＬＲＵセグメントは「旧いＬＲＵ＋１」（第１図
参照）のセグメントである。割当てを解かれたＤ８セグ
メントは、ＬＲＵＰをゼロへ変更される。上記のテーブ
ルの全ては、バツフア●セグメントを指定するために装
置アドレスを使用する。

なぜならば、一般的に、バツフア●セグメントが装置へ
割当てられ、そのように参照することが便宜だからであ
る。実際の実施態様では、それぞれのバツフア●セグメ
ントは、ＢＳＴ−４の右端（セグメント・アドレス）に
示したようなそれ自体のメモリ・アドレスを有する。こ
れらの相対的アドレス０〜Ｂは、バツフア・セグメント
に対する装置の割当てに何の関係も有しない。勿論、セ
グメント●メモリ・アドレスは決して変更されない。装
置に対するセグメントの割当ては、リスト４０における
そのランクを変更しないことを想起されたい。ＢＳＴ−
１からＢＳＴ−４までに記載されるように、リスト中の
大部分の変更は、…端又はＬＲＵ端でなされる。もしセ
グメントがエラーであると決定されるか（使用不可能）
、又はセグメントが合併すると、そのセグメントはリス
ト４０の中間から除くことができる。これについての詳
細な説明は、後に第１０図から第１３図までを参照して
説明する。次に第６図を参照して、ＢＲＴｌ４ｌを説明
する。

ＢＲＴｌ４ｌは複数のレジスタを含む。これらレジスタ
は、リンク・リスト・レジスタ群１８０，１８１として
配列される。アドレス群１８０，１８１は所定のバツフ
ア・セグメントのために使用される。例えば、もしバツ
フア１５に１帽のバツフア●セグメントが存在すれば、
リンク・リスト・レジスタを形成する１圓のレジスタ群
が存在する。所与のバツフア●セグメント内に記憶され
た各信号レコードは、レジスタ群１８０，１８１内のレ
ジスタに１つの関連したエントリイを有する。リンク・
リスト・レジスタは全てのエントリイを相互に連結し、
セグメント中の各レコードが受取られた時間の順序で他
の全てのレコードへ連結されるようにし、バツフア●セ
グメントはＦＩＦＯバツフアとして動作するようになる
。リンクされていないＢＲＴｌ４ｌレジスタ（割当てら
れていないレジスタ）は、使用可能なレジスタ群（プー
ル）を形成し、バツフア●セグメントの任意のものに対
して使用することができる。リンク・リスト・レジスタ
は論理的に関連させられており、コントロール・ストア
１１１の所与のアドレス領域内に散在させることができ
る。即ち、各リンク・リスト・レジスタは必ずしも同一
のリンク・リスト内の他のレジスタと隣接していない。
従つて、バツフア１５中の全てのセグメントのために、
ＢＲＴｌ４ｌへ入れられるエントリイの最大数は、使用
されていないレジスタ群１８０，１８１に依存している
。ＢＲＴｌ４ｌのレジスタがレコードへ割当てられる前
の所与の時点で、コントロール３３のマイクロプロセツ
サ１１０によつてテストがなされる。このテストは、バ
ツフア・セグメントへ割当てられた装置が利用可能な一
ＢＲＴｌ４ｌのレジスタ群の半分より多くをそれに割当
てられているかどうかを決定する。もし半分より多くを
割当てられていれば、ＢＲＴエントリイはそれ以上その
装置へ割当てられず、これはＢＲＴｌ４ｌのエントリイ
記憶能力に制限がある．ため、バツフア・セグメントが
満杯であることを示す。ＢＲＴｌ４ｌエントリイの連結
リストはＢＳＴｌ３７を介してアドレスされる。即ち、
各ＢＳＴｌ３７レジスタはＢＲＴｌ４ｌレジスタを指定
するアドレスを有し、ＢＲＴｌ４ｌレジスタは、ＢＳＴ
ｌ３７レジスタに関連したセグメント内の最初の受取ら
れたレコードを含む。レコードがバツフア１５から取出
されるにつれて、このポインタは、バツフア●セグメン
ト内のその時点の最初に受取られたレコードに対応する
ＢＲＴｌ４ｌエントリイをダイナミツクに指定するよう
に調節される。本発明を説明するに当つて、ＢＲＴｌ４
ｌレジスタのセクシヨンを説明する。最初のセクシヨン
１８２は、その所与のセグメントに関連した次のＢＲＴ
ｌ４ｌエントリイに対するリンクを含む。即ち、セグメ
ント中の最初のレコードに関連したレジスタは、ＢＳＴ
ｌ３７によつて指定される。その最初のレジスタは、セ
クシヨン１８２にアドレスを有するが、このアドレスは
第２の受取られたレコードに関連した次のレジスタを指
定する。レコードがバツフア・セグメントから除去され
るにつれて、連結リストは既知のデータ処理方法を使用
して更新される。セクシヨン１８３は関連したバツフア
●セグメント内のアドレスを有するが、このアドレスに
おいて、バツフア●セグメント中に記憶されかつＢＲＴ
ｌ４ｌレジスタによつて指定されたレコードが全体のレ
コードのための開始アドレスを有する。同様に、セクシ
ヨン１８４は所与のレコードのための終了アドレスを記
憶する。勿論、ＢＲＴｌ４ｌ内の第２のレジスタはセク
シヨン１８３内のレコード開始アドレスを有する。この
アドレスは、最初のＢＲＴｌ４ｌレジスタのセクシヨン
１８４に記憶された終了アドレスより１だけ大きい。セ
クシヨン１８５はレコードの完全性を示す表示を含む。
この表示は、完全なレコードが現在関連したバツフア・
セグメントに記憶されているかどうかを表わす。更に、
同一のビツトがＢＲＴｌ４ｌレジスタにおいて後続した
エントリイの有効性を示す。セクシヨン１８７は記憶さ
れたレコードの種類を示す。この種類とは、データ、イ
メージ、コード化されていない情報、テープマーク、消
去ギヤツプ情報、密度マーク、又は各種の周辺サブシス
テムの動作と関連して使用されてよい他の制御情報やデ
ータなどである。数字１８８は、本発明には直接の関連
を有しないが、サブシステムの動作に関連するエントリ
イを、ＢＲＴｌ４ｌが有することを示す。第７図、第８
図、第９図は本発明て使用される動作の概略的論理を示
す。

マイクロプロセツサ１１０は、ここで説明される機能を
実行するため、コントロール・ストア１１１に記憶され
たプログラムに応答する。マイクロプロセツサ１１０は
、第３図の線１２２で示されるように、複数の割込レベ
ル計画を有する。サブシステム１０における割込処理動
作の全てのレベルは、この割込レベル計画に従つて実行
される。割込レベルのいずれもアクチブでない時、マイ
クロプロセツサ１１０は、後述するような遊び走査状態
に置かれる。このような遊び走査は、低い割込レベルに
おける通常の手法であつて、プログラム化されたコント
ローラをして実行すべき作業を探索させるために使用さ
れる。本発明の実施例において、このような遊び走査は
、タイム・アウト、装置１３の動作の完全性、診断サー
ビスのリクエスト、遅延ユニツト・チエツクの付与、制
御ユニツト１１の状況の処理、非同期的装置動作のスケ
ジユールなどを検査する。遊び走査におけるステツプが
第７図に示される。これらのステツプはリスト４０を検
査する。この検査における最初の動作は、ステツプ１９
１で持ち行列２３を探索することである。持ち行列２３
は、ＢＲＴｌ４ｌについて説明した連結リストと同じよ
うにして構成することができる。従つて、持ち行列２３
のリスト・アドレスを走査することによつて、装置動作
がスケジユールされているかどうかを容易に決定するこ
とができる。探索の結果は、マイクロプロセツサ１１０
内の作業レジスタ（図示されず）にログされる。次にス
テツプ１９２で、マイクロプロセツサ１１０は、持ち行
列２３にエントリイが存在するかどうかを検査する。も
しエントリイがなければ、ゼロの結果が表示され、マイ
クロプロセツサ１１０は通路１９４を通つてリターン１
９３で遊び走査へ戻る。もし持ち行列２３内に実行すべ
き作業があれば、非同期的装置動作はリスト４０を介し
て開始されない。もし持ち行列２３が空であれば、その
時にのみコントロール３３は装置動作をスケジユールす
る。次にマイクロプロセツサ１１０は、テーブルＢＳＴ
−１に掲げられるようなリスト４０の走査へ入る。最初
に走査されるエントリイは、装置Ｄ５のために指定され
るＭＲＵセグメントである。従つてマイクロプロセツサ
１１０はＢＳＴｌ３７からエントリイＤ５をフエツチし
、装置アドレス、ＭＲＵＰ．．ＬＲＵＰの内容をマイク
ロプロセツサ１１０内の作業レジスタに入れる。次にフ
エツチされた各エントリイについて、１９６でＬＲＵＰ
の値が検査される。

もしＬＲＵＰがゼロに等しければ、検査されているセグ
メントはＬＲＵセグメントであり、走査は完了する。従
つて、１９６の結果が１であれば、マイクロプロセツサ
は１９３で遊び走査へ戻る。もし走査されたセグメント
がＬＲＵセグメントでなければ、リスト４０の走査はス
テツプ１９７，２００，２０１と続く。それは、走査が
ノ一・ビツト（ＬＲＵＰ＝０）で完了するか、又は使用
可能な装置が指定されるまで続く。１つのセグメントの
みがアクチブであれば、…セグメントはＬＲＵセグメン
トでもある。

１９７の次のステツプは、セグメントの割当状況を検査
することである。

もしセグメントが装置へ割当てられていなければ、装置
活動を始める必要はない。その場合、ステツプ２００が
スキツプされ、後述するステツプ２０１が実行される。
セグメントが割当てられている場合、２００で、マイク
ロプロセツサ１１０は論理装置テーブルＬＤＴｌ３３を
検査する。それは、割当てられたセグメントに関連する
装置が選択された（即ち、データ処理動作を実行してい
る）かどうか、又は再位置付けされつつある（即ち、独
立した動作が装置によつて実行されつつある）かどうか
を決定するためである。これらの条件のいずれも、指定
された装置１３が現在使用中であることを示す。従つて
、次のエントリイＭＲＵ−１を検査できるように、ステ
ツプ２０１がとられる。ステツプ２０１は、マイクロプ
ロセツサ１１０をして、ＭＲＵ−１セグメントをフエツ
チさせる。このセａグメントは、ＢＳＴ−１においては
第６番目のエントリイである。次に、ステツプ１９６，
１９７，２００が反復されるが、それは走査の終りにな
るまで、又は割当てられたセグメントに関連した装置が
使用中でないことを発見されるまで続け門られる。その
場合、２０２で、マイクロプロセツサ１１０は、ＢＳＴ
ｌ３７のレジスタ部分１７４を読取ることによつて、装
置が読取モードにあるか書込モードにあるかを決定する
。もし装置が読取モードにあれば、２０３で示されるよ
うにプリフフエツチ読取りがスケジユールされる（第９
図を参照して説明する。他方、もし装置が書込モードに
あれば、２０４でテープ書込動作が実行される（第８図
を参照して説明する）。リスト４０の完全な走査は、コ
ントロール・スドア１１１からＢＳＴ−１に示されるエ
ントリイの各々をフエツチし、フエツチされたエントリ
イをマイクロプロセツサ１１０内の作業レジスタ（図示
せず）に置くことを含む。

これは通常のデータ処理動作である。エントリイの検査
は、第７図に示された論理の実行を許す。第７図のステ
ツプ２０３及び２０４は、それぞれ第８図及び第９図に
示されるルーチンの呼出しを表わす。第８図に示された
論理を実行する場合、マイクロプロセツサ１１０によつ
て書込決定がなされた。先ず、第７図の探索によつて指
定されたＢＲＴｌ４ｌレジスタ（第６図）がフエツチさ
れ、マイクロプロセツサ１１０の作業レジスタ（図示せ
ず）中に記憶される。ＢＲＴｌ４ｌレジスタは、アドレ
スされた装置に関連したバツフア・セグメント中に現在
記憶されている最初に受取られたレコードと関連したエ
ントリイを含む。２１１で、マイクロプロセツサ１１０
はＢＲＴｌ４ｌエントリイのセクシヨン１８５を検査し
、バツフア・セグメント中で最初に受取られたレコード
が完全なレコードであるかどうかを決定する。

もし完全なレコードでなければ、他の作業を探すため、
プログラム群ＣＵＣＳｌ５５が実行される。もし他の仕
事が発見されなければ、第７図に示された探索が反復さ
れる。反復はＭＲＵ又は最後に検査された装置で始まる
ことができる。再びＭＲＵを検査することが望ましい。
他方、マイクロプロセツサ１１０は、高い優先順位の作
業を途中で検査することなく、リスト４０の走査へ戻る
ことができる。２１１で、レコードが完全である場合、
２１２でマイクロプロセツサ１１０は書込みが禁止され
ているかどうかを検査する。

制御ユニツト１１については、書込禁止はＣＵＴｌ３Ｏ
に記録されており、装置については、ＬＤＴｌ３３に記
録されている。２１２で、もし書込禁止が存在すれば、
不完全なレコードが２１１で発見された場合と同じよう
にして、ＣＵＣＳｌ５５が実行される。

もし２１１及び２１２の条件が共に満足させられると、
２１３でコントロール・ストア１１１中のフラグ（図示
せず）が能動状態へセツトされる。これは書込動作がス
ケジユールされるべきであることを示す。この時点で、
持ち行列２３は未だ変更されていない。即ち、それは依
然としてオール・ゼロであり、装置の作業は未だスケジ
ユールされていない。２１５で、マイクロプロセツサ１
１０はＤＯＴｌ３６を検査して、アドレスされた装置が
スタートできるかどうかを調べる。

もしイエスであれば、アドレスされた装置が適当な装置
アダプタ８５を介してスタートさせられる。次に２１６
で、バツフア１５内のバツフア●セグメントからテープ
・レコーダへ転送されるべきレコードの数が計算される
。マイクロプロセツサ１１０によるこの計算は、各々の
装置１３の動作において、アドレスされた装置１３とバ
ツフア１５との間で複数レコードの転送を能動化するこ
とによつて、サブシステム１０の効率を最大にする。こ
の動作は装置１３のスタート・ストツプの数を減少させ
る。複数レコードのそのような転送は「ストリーム・ブ
レーキング」と呼ばれる。計算された最少数のレコード
が所与の「ストリーム」中で転送された時、「ストリー
ム」に関与する装置１３へアクセスする入出力指令が上
位システム１２から受取られて、転送が停止され、スト
リームが破られる。このようにして、上位システム１２
によつて出された入出力指令に対する応答時間の短縮化
が達成される。各バツフア・セグメントのためのＬＪ）
Ｔｌ３３セクシヨン４０２（第１６図）（論理装置）は
、レコード・サイズを示す。このレコード・サイズから
、マイクロプロセツサ１１０は、テープ●レコーダ中の
テープのフオーマツトを予め知つているので、各レコー
ド及びそれらの間に介在するインタプロツク●ギヤツプ
を受取るのに必要なテープの長さを確めることができる
。インタプロツク・ギヤツプは、通常、レコードを識別
するためにテープ上に記録される。この長さの計算は、
装置１３の各々のために転送時間を確定するため、リー
ル対リール式テープ駆動装置１３の加速／減速特性と組
合せて実行される。準備的なテープ動作では、重複した
動作がとられるので、リール対リール式テープ駆動装置
の加速特性は、同期的動作からマスクされる。いずれに
せよ、レコードの転送時間はレコード・サイズに基づい
て計算される。インタリーフを最大にする望ましい方法
として、バツフア１５と装置１３との間て行われる信号
転送のバーストのために、その最大時間が各記憶サブシ
ステム１０のために設定される。そのような記憶サブシ
ステムの各々は、その適用業務に従つて異なつたタイム
・スライス制限を有することができる。１つのレコード
を転送するのに必要な時間は、整数個のレコードを生じ
させるために必要な最大タイム●スライスへ分割される
。

この整数は、それぞれの非同期的動作で転送されるべき
レコードの最小数である。いずれにせよ、２１６でレコ
ード数を計算した後、２１７でマイクロプロセツサ１１
０は装置アドレス、書込指令レコードの数を持ち行列２
３へ転送する。これらは、検査されたばかりのエントリ
イによつて表わされるバツフア・セグメントから装置１
３ヘバツフアされたデータを記録するため、後にＣＵＤ
Ｍｌ５８によつて解釈される。この装置活動を持ち行列
２３に登録した後、２１８でマイクロプロセツサ１１０
は遊び走査へ戻る。遊び走査の１部として、持ち行列２
３が検査され、記録（書込）動作のために、装置動作が
スケジユールされる。バツフアからテープ駆動装置への
記録動作は周知であるから、これについては詳細に説明
しない。第７図の２０３でプリフ土ツチ読取りが指示さ
れると、第９図の動作論理がマイクロプロセツサ１１０
によつて実行される。

この実行は、第７図の２０３に対応するステツプ２２０
で始まる。先ず、マイクロプロセツサ１１０は、制御ユ
ニツト１１が、プリフエツチ読取りを禁止されているか
どうかを決定するためＣＵＴｌ３Ｏを検査する。もし禁
止されていれば、第８図に関して説明したように、ＣＵ
ＣＳｌ５５が実行される。もし禁止されていなければ、
２２２で、マイクロプロセツサ１１０はＤＯＴｌ３６の
セクシヨン３８３（第１４図）から、動作方向が前方か
後方かを決定する。読取りはテープ動作がいずれの方向
であつてもよいが、書込みは１つの方向のみ（前方）で
可能であることに注意されたい。次に２２３で、マイク
ロプロセツサはＬＤＴｌ３３でセクシヨン４０１（第１
６図）を検査し、プリフエツチ読取りが特定の装置につ
いて禁止されているかどうかを調べる。もし禁止されて
いれば、ＣＵＣＳｌ５５に入る。もしプリフエツチ読取
りが禁止されていなければ、２２４で、マイクロプロセ
ツサ１１０はＣＸＴｌ４３（第１７図）を調べ、現在、
バツフア１５と上位システム１２との間にチヤネル転送
が生じているかどうかを決定する。もしチヤネル転送が
存在すれば、マイクロプロセツサ１１０は通路２２５を
とり、読取動作を持ち行列２３に登録するステツプ２２
６を実行する。換言すれば、バツフア１５から上位シス
テム１２への信号転送は、装置１３中のテープの読取り
によつて、割当てられたバツフア・セグメントがオーバ
ーフローしないような速度で起る。他方、チヤネル転送
が現在ないことがＣＸＴｌ４３によつて示されると、バ
ツフア・セグメントが満杯であるかどうかが２２７でテ
ストされる。もし満杯でなければ、１データ・プロツク
の読取りが２２６でスケジユールされる。もし満杯であ
れば、バツフア・セグメントのオーバランを防止するた
め、読取りはスケジユールされない。次に、ＣＵＣＳｌ
５５を介して、他の作業が探索される。上で説明した論
理の詳細な動作が第１０図から第１４図までに見出され
る。

書込みの非同期動作において、リール対リール式テープ
駆動装置１３のスタート及びストツプ動作を減少させる
ため、最少数のレコードが転送された。読取りにおいて
バツフアが最大限に使用されるように、同一の動作が読
取動作のために実行されることができる。しかし、レコ
ード長は不確定であり、バツフア・サイズは２つの完全
なレコードより少ないものを受取るように調節されるこ
とができるので、プリフエツチ読取りのための単一のレ
コード読取りが、良好な効率で達成されることができる
。小さなレコードについては、１回のテープ動作で複数
のレコードを読取るのがよい。いずれにせよ、読取るべ
きレコードの数の決定は、所望の効率及びノバツフアを
介して処理されつつあるレコード・サイズに対するバツ
フア●セグメントのサイズの比率によつて確められる。
そのような計算は、説明を簡単にするために省略される
。そのような計算はアルゴリズム的な性質を有するので
、本発明と７直接の関連を有しない。第１０図は本発明
で使用されるコントロール３３の部分を示す。

前述したように、遊び走査２３１は、上位システムから
割込信号又は指令が与えられたため、マイクロプロセツ
サ１１０に作業がフ課されていない時、マイクロプロセ
ツサ１１０に作業を探索させる論理である。電源オン・
りセツト又は最初の電源アツプが起こると、マイクロプ
ロセツサ１１０は通常の初期手順２３０をとる。そのよ
うな初期手順は、マイクロプロセツサ１１０の各部分を
動作的に検査することを含む。そのような初期手順が成
功裏に完了すると、遊び走査２３１はマイクロプロセツ
サ１１０によつて連続的に実行される。その実行は、マ
イクロプロセツサ１１０がサブシステム１０の機能を実
行するため最初の割込信号を受取るまで続く。第１０図
を説明するに当つては、各種のテーブルにおけるエント
リイがサブシステム１０の現在の状況を表わすように、
サブシステム１０が動作していたものと仮定する。実行
すべき作業を探索する場合、マイクロプロセツサ１１０
は第４図に示されるテーブルの或るものを検査する。例
えば、ＰＡＴｌ３４が検査され、バツフア１５内のバツ
フア●セグメントの割当てがなされるべきか否かが決定
される。同様に、割当ての解放がＰＤＴｌ３８で検査さ
れる。各種の順序づけ動作はＳＣＴｌ４８で検査される
が、このような動作には、リスト４０の…端を更新する
ことが入る。ＤＯＴｌ３６は、持ち行列２３によつてス
ケジユールされた装置動作があるかどうかを検査される
。他のテーブルも他の動作のために検査されるが、この
ような動作の実行は本発明と直接の関連を有しないので
、説明を省略する。更に、第１０図は選択された論理モ
ジユールを示すが、これらの論理モジユールは、マイク
ロプロセツサ１１０をして、本発明と直接に関連した機
能を実行せしめる。特に、本発明と直接の関連を有する
ＣＵＢＭｌ５Ｏ及びＣＵＤＭｌ５８に含まれる論理モジ
ユールが示されている。ＣＵＢＭｌ５Ｏの１部である論
理モジユール一ＵＰＭＲＵ２３２は、遊び走査２３１に
よつて能動化される。

この能動化は、リスト４０を更新すべきであるとすると
ＳＣＴｌ４８の表示を遊び走査２３１が感知したことを
応答してなされる。ＳＣＴｌ４８は第１５図を参照して
説明される。３ＳＣＴ１４８は、装置１３の各々につい
てビツト位置を有するレジスタを含む。

このビツト位置が２進の１へセツトされると、それは、
装置１３へ割当てられたバツフア・セグメントヘチヤネ
ル１４のアクセスがなされたことを示す。従つて、テｔ
−ブルＢＳＴ−１からＢＳＴ−４までを参照して説明し
、かつ後に第１１図を参照して説明するようにして、Ｍ
ＲＵセグメントが更新される。ＣＵＢＭｌ５Ｏ内の論理
モジユールでありかつ後に第１２図を参照して説明され
るＵＰＬＲＵ２３３は、新しいＬＲＵセグメントを指示
するため、ＢＳＴｌ３７と協動する。

第１２図の説明は、第５図に示されるＢＳＴｌ３７を参
照して行われる。ＵＰＬＲＵ２３３は、複数の論理通路
を介して選択的に能動化される。先ず、遊び走査２３１
は、マイクロプロセツサ１１０をして、割当ての解放が
係属中であるかどうかについてＰＤＴｌ３８を走査せし
める。バツフア・セグメントの割当ｊ解放がなされるべ
きことをＰＤＴｌ３８が表示すると、遊び走査２３１は
、マイクロプロセツサ１１０をして、論理モジユールＨ
ＰＤ２３５を実行するため、論理通路２３４を通らせる
。遊び走査２３１の１部として、マイクロプロセ．ツサ
１１０は、データ通路２８０を介してＤＰＲＥＰ２８ｌ
を能動化する。

それはデータ転送のために装置を準備するためである。
ＤＯＴｌ３６の持ち行列２３はＤＰＲＥＰ２８ｌを介し
て走査される。それは装置１３によるプリフエツチ読取
りが可能であるかどうかを発見し、又は非同期的な記録
動作を実行するためである。もしデータ転送持ち行列中
の装置が選択されると、次のデータ処理動作のために装
置は準備されない。ＤＰＲＥＰ２８ｌは、非同期的記録
動作を開始するため、記録論理モジユール（図示せず）
を能動化する。プリフエツチ読取動作については、マイ
クロプロセツサ１１０はＳＲＡＨ２８３へ至る論理通路
２８２を通る。それは装置１３からバツフア１５へのプ
リフエツチ読取りをスケジユールするためである。リス
ト４０は、プリフエツチ読取動作を実行する装置を求め
て走査され、同時に非同期的記録動作が開始され得るか
どうかを決定する。マイクロプロセツサ１１０は、ＳＲ
ＡＨ２８３から通路２８４を介してＤＥＶＯＰ２７ｌを
能動化する。ＳＲＡＨ２８３は、線２８８で示されるよ
うに冗１３６と協動し、線２８７で示されるように１Ｊ
）Ｔｌ３３と協動する。ＳＲＡＨ２８３は第１３図を参
照して詳細に説明される。マイクロプロセツサ１１０が
、モジユールＡＢＳ２４ｌを介して割当てを続行すべき
であることを決定すると、それは先ずＢＳＴｌ３７を検
査し（線２２９によつて示されるように）、割当てられ
たバツフア●セグメントのために、入来データのプロツ
ク・サイズを決定する。

もしプロツク・サイズ（即ち、レコード・サイズ）が１
個のセグメントでデータ処理動作を処理することができ
る程度のものであれば、ＡＳＥ２４３が通路２４２によ
つて能動化される。全てのセグメントが割当てられる場
合、ＡＳＥ２４３は、マイクロプロセツサ１１０をして
、論理通路２４４を通らしめ、モジユールＤＢＳ２３７
を介して割当ての解放を実行させる。もしマイクロプロ
セツサ１１０が、ＡＢＳ２４ｌで、続くデータ処理動作
を処理するため、複数のバツフア・セグメントが必要で
あることを決定すると、マイクロプロセツサ１１０は論
理通路２４５を通つてＡＳＰ２４６へ行く。ＡＳＰ２４
６は複数のセグメントをデータ処理動作へ割当てる。Ａ
ＳＰ２４６の実行中、それは複数のバツフア●セグメン
トを１つのパーテイーシヨンへ結合しなければならない
かも知れない。従つて、テーブルＢＳＴ−２で示された
ように、バツフア●セグメントの或るものがリスト４０
から削除される。これを実行するために、マイクロプロ
セツサ１１０は、論理モジユールＵＰＬＲＵ２３３を能
動化するため、論理通路２４７を通る。バツフア・セグ
メントの割当て及び割当ての解放は、リスト４０と緊密
な活動関係を有することが分る。第２図に示された制御
ユニツト群は、２個の制御ユニツトＣＵ−０及びＣＵ−
１の間でバツフアの負荷をバランスさせることができる
。

２個の制御ユニツト１１の１つは、本発明の範囲外にあ
る装置を使用して、そのバツフア１５がオーバロードで
あることを示すかも知れない。

従つて、その状況ストア１００は、負荷バランス機能を
要求する通路１０１を介して、他の制御ユニツトの状況
ストア１００と通信する。そのような要求はＣＵＴｌ３
Ｏに記憶される。ＣＵＴｌ３Ｏは、遊び走査２３１の間
にマイクロプロセツサ１１０によつて走査される。マイ
クロプロセツサ１１０は、Ｃ頃゛１３０にあるロードバ
ランス要求を調べて、論理通路２５１を通つて負荷バラ
ンス・モジユールＬＢ２５Ｏを能動化する。ＬＢ２５Ｏ
はＣＵＢＭｌ５Ｏの１部である。１Ｂ２５０を実行して
いるマイクロプロセツサ１１０は、所定の基準に従つて
、２個の制御ユニツト１１の中でデータ処理動作が切換
可能であることを決定する。

その結果、例えば現在ＣＵ−０と共に動作している装置
１３がＣＵ−１へ転移される。従つて、転移されつつあ
る装置へ現在割当てられているバツフア・セグメントを
解放する必要が生じる。更に、ＣＵ−０から受取られた
装置は、データ処理動作が続行できるように、バツフア
●セグメントの割当てを要求する。このため、マイクロ
プロセツサ１１０は論理通路２５５を通つてモジユール
ＰＰＡＴ２５６を能動化する。それは、受取られた新し
い装置１３のために、バツフア・セグメントの割当てを
要求するためである。ＰＰＡＴ２５６は、線２５７で示
されるように、マイクロプロセツサ１１０をして、エン
トリイをＰＡＴｌ３４へ入れさせる。割当ての解放は、
マイクロプロセツサ１１０によつて、モジユールＰＰＤ
Ｔ２５３へ至る論理通路２５２を介して行われる。ＰＰ
ＤＴ２５３は、線２５４によつて示されるように、リク
エストをＰＤＴｌ３８へ挿入する。リクエストが１度Ｐ
ＡＴｌ３４又はＰＤＴｌ３８へ挿入されると、ＬＰＬＲ
Ｕ２３３に関して前に説明した動作が実行される。更に
セグメントの割当ては、上位システム１２が制御ユニツ
ト１１へモード設定指令を与える時に実行することがで
きる。

装置選択及び指令実行の大部分が、本発明の範囲外であ
る各種の割込レベルによつて処理されるので、これら機
能の実行はＰＡＴｌ３４ヘエントリイを入れる。第１０
図において、線２６１はマイクロプロセツサ１１０に対
するそのような割込みを表わし、ＳＤＯ２６Ｏは割込み
に応答して実行される装置選択動作を表わす。即ち、装
置はインタフエース・プロトコールに従つて選択される
。ＳＤＯ２６ＯはＣＵＣＥｌ５２の１部分であり、ＣＵ
ＣＳｌ５５の部分を含むことができる。いずれにせよ、
それらの割込みによつて駆動される論理モジユールは論
理通路２６２を能動化することができる。ＣＵＢＭｌ５
Ｏの１部である論理モジユールＲＢＡ２６３は、マイク
ロプロセツサ１１０をして、ＰＡＴｌ３４ヘエントリイ
を挿入することによつて、ＳＤＯ２６Ｏによつてアドレ
スされた装置を登録せしめる。“ＲＢＡ２６３は、マイ
クロプロセツサ１１０をして、ＢＳＴｌ３７を検査せし
め、スペースが既にこのアドレスされた装置へ割当てら
れたかどうかを決定する、もし割当てられていれば、デ
ータ処理動作が切迫しており、その結果、マイクロプロ
セツサ１１０は、割当てられたバツフア・セグメントが
「約束されている」（即ち、データ処理が切迫している
）ことを示すため、ＢＳＴｌ３７を変更する。もし割当
てられていなければ、割当てが必要とされる場合、ＬＢ
２５ＯがＰＰＡＴ２５６を能動化したのと同じようにし
て、ＲＢＡ２６３はマイクロプロセツサ１１０をしてＰ
ＰＡＴ２５６を能動化せしめる。更に上位システム１２
は、サブシステム１０へ指令を与えて、装置１３の選択
を解かしめる。

この動作は第１０図において線２６４によつて表わされ
る。線２６４はマイクロプロセツサ１１０に対する割込
みを表わし、この割込みは、選択解放指令を受取つた制
御ユニツト１１から生じたものである。モジュールＤＥ
ＶＤＥＳ２６５，ＣＵＣＥｌ５２、及びＣＵＣＳｌ５５
は既知のサブシステム手法を用いて、実際の選択解放プ
ロセスを能動化する。更に、バツフア１５のセグメント
の割当てが解かれねばならない。従つて、ＤＥＶＤＥＳ
２６５は、マイクロプロセツサ１１０をして割当ての解
放を要求させるが、それはＰＰＤＴ２５３を能動化する
論理通路２６６を介して行われる。第１０図に示される
コントロールによつて動かされる第２図のサブシステム
は、ＬＤＴｌ３３中に示されるレコード・サイズが維持
されているか、又は変更されつつあるかを決定するため
、それぞれのデータ処理動作を監視する。

レコード・サイズに変化があれば、バツフア１５の動作
は、その変化に適合するため、ダイナミツクに変えられ
る。その結果、例えば大きなサイズのパーテイーシヨン
に適合するため、バツフア●セグメントの割当ての解放
が行われ、バツフア１５の再割当てが行われる。プロツ
ク・サイズの増加があれば、割当ての解放が必要である
。そのような活動は、２つの論理モジユールから生じる
ことができる。第１のモジユールはＳＲＣ２７４である
。このモジユールは、バツフア１５への転送が上位シス
テム１２から生じたものであれ、装置１３から生じたも
のであれ、マイクロプロセツサ１１０をして、その転送
の終りに或る制御情報を処理せしめる。線２７２は、上
位システムからＳＲＣ２７４が能動化されたことを示す
が、それはＣＵＣＢｌ５ｌによつて処理される。読取動
作が完了すると、ＤＥＶＯＰ２７ｌが論理回路２７３を
介してＳＲＣ２７４を能動化する。ＳＲＣ２７４は、マ
イクロプロセツサ１１０をして、再割当てを必要とする
ようなプロツク・サイズの増加を検出せしめる。次に、
通路２７５を通るマイクロプロセツサ１１０は、ＰＰＤ
Ｔ２５３を能動化する。同様に、もしオーバランが起る
と（即ち、現在割当てられているパーテイーシヨンで処
理できない程、多くの信号がバツフア１５へ与えられる
と）、ＤＥＶＯＰ２７ｌから通路２７７を介して能動化
さ”れた０ＶＲＮ２７６がＰＰＤＴ２５３を能動化する
。

ＰＰＤＴ２５３は、ＣＵＢＭｌ５Ｏの１部である。ＨＰ
Ｄ２３５を実行しているマイクロプロセツサ１１０は、
割当てを解かれるべきバツフア１５の全てのバツフア●
セグメントの表示を集めるため、ＰＤＴｌ３８を探索す
る。遊び走査２３１は、マイクロプロセツサ１１０をし
て、ＨＰＤ２３５を能動化するため、割当て解放のリク
エストに応答せしめたことを想起されたい。テーブルの
走査は周知の処理技法であるから、ＨＰＤ２３５につい
てはこれ以上説明しない。ＨＰＤ２３５は、マイクロプ
ロセツサ１１０をして通路２３６をとらせ、ＣＵＢＭｌ
５Ｏの１部である論理モジユールＤＢＳ２３７を呼出さ
せる。

ＤＢＳ２３７は、マイクロプロセツサ１１０をして、割
当てを解かれるべき特定のセグメントが、装置１３につ
いて現在勤作状態にないことを検証させる。これはＬＤ
Ｔｌ３３から適当なエントリイ（図示されず）を読取る
ことによつて検査される。割当てを解かれるべきセグメ
ントが残余データを有する場合、装置１３の書込動作は
、ＤＥＶＯＰ２７ｌ（ＣＵＤＭｌ５８の１部）を能動化
する通路２３９を介してスケジユールされる。

ＤＥＶＯＰ２７ｌは、線２７８によつて示されるように
、ＤＯＴｌ３６の持ち行列２３へ要求された動作を挿入
することによつて、リクエストされた動作へ入る。その
ような装置書込動作が終ると、ＢＳＴｌ３７は、セグメ
ントが「自由化」のためにスケジユールされている（即
ち、割当て解放のために適切である）ことを知らされる
。いずれにせよ、割当てを解かれるべきセグメントがデ
ータを解放される時、ＤＢＳ２３７は論理通路２３８を
介してＵＰＬＲＵ２３３を能動化する。割当てを解かれ
つつあるセグメントが他のセグメントと結合されて大き
なバツフア●パーテイーシヨンを形成している場合、パ
ーテイーシヨンの全体が割当てを解かれる。即ち、１個
のセグメントのみがＰＤＴｌ３８に表示されている時で
も、１対のセグメントが割当てを解かれる。同様に、４
本足セグメント・パーテイーシヨンは、４個のバツフア
・セグメントの全ての割当てを解かれる。任意選択的方
法として、大きなパーテイーシヨンの４個又は２個のセ
グメントの全てが、ＬＲＵセグメントとしてリスト４０
へ同時に加えられてよい。他の方法として、パーテイー
シヨンの個別的な非分割化が要求されてよいように、２
本足又は４本足のセグメントの組合せが、割当てもしく
は割当て解放の如何によらず維持されてよい。本発明の
実施に当つては、上記の方法のいずれも均等に採用され
ることができる。バツフア１５のセグメントの割当ては
、リスト４０内のそのバツフア●セグメントのロケーシ
ヨンを変更しない。

しかし、バツフア●セグメントの割当リクエストは、置
換バツフア機能において通常行われるように、バツフア
・セグメントの割当の解放を生じることができる。従つ
て、マイクロプロセツサ１１０が、遊び走査２３１を介
してＰＡＴｌ３４中に係属している割当てを感知する時
、マイクロプロセツサ１１０はＡＢＳ２４ｌへ至る論理
通路２４０を進む。それは、バツフア・セグメントをＰ
ＡＴｌ３４中で表示される装置１３へ割当てるためであ
る。ＰＡＴｌ３４は、ＡＢＳ２４ｌがマイクロプロセツ
サ１１０を能動化してＰＡＴｌ３４中で最初に受取られ
た装置アドレスを得ることができるように、ＦＩＦＯ（
先入れ先出し）持ち行列である。動作をとる前に、，Ａ
ＢＳ２４ｌの論理を実行しているマイクロプロセツサ１
１０は、ＰＤＴｌ３８を走査して、同一の装置アドレス
について割当て解放が係属中であるかどうかを調べる。
もし係属していれば新しいセグメントを割当てる理由は
存在しない。従つて、ＰＡＴｌ３４中のエントリイは消
去される。マイクロプロセツサ１１０は、ＡＢＳ２４ｌ
を介して、ＰＡＴｌ３４のそれぞれのエントリイを処理
する。第１１図はＵＰＭＲＵ２３２の論理を示す。論理
通路２９０は、以下に説明するようにして、ＳＣＴｌ４
８のレジスタを走査する論理ステツプのループへ導く。
２９１で、リスト４０がＭＲＵ端で更新されるべきかど
うかを調べるため、最初の装置アドレスに対応する上記
レジスタ中の最初のビツトが検査される。

もしそのビツトがセツトされていれば、ＭＲＵの更新が
リクエストされている。２９２で、アドレスされた装置
について、ＭＲＵのリクエストが検出されたかどうかが
決定される。

もし検出されなければ、ループは論理ステツプ２９３へ
進む。ステツプ２９３は、ＳＣＴｌ４８レジスタ中の全
てのエントリイが評価されたかどうかを決定する。

もし評価されていなければ、２９４で１を加えることに
よつて、ＳＣＴｌ４８のための次の装置アドレスが発生
される。これは前記ＳＣＴｌ４８レジスタのビツト位置
のシフトを生じる。２９４に続いて、論理通路２９５は
再びループへ入る。

他方、２９３で、もし最後の装置であることが検出され
ると、マイクロプロセツサ１１０は２９６で遊び走査へ
入る。２９２で、もし検査されている装置の更新リクエ
ストが存在すれば、リスト４０が更新される。

先ず３００で、マイクロプロセツサ１１０はセグメント
「Ｘ」ビツトをゼロにして、ＳＣＴｌ４８におけるその
装置の更新要求ビツトをゼロにする。３０１で、マイク
ロプロセツサ１１０は、セグメント「Ｘ」が既に最近時
使用のセグメントになつているかどうかを決定する。

もしそうであれば、論理ステツプ３０２は出＝Ｘをセツ
トする。ステツプ３０２に続いて、マイクロプロセツサ
１１０は、ステツプ２９３でループ２９１〜２９５へ戻
る。もしセグメント「Ｘ」がＭＲＵでなければ、それは
ＭＲＵにされなければならない。ステツプ３０３で、セ
グメント「Ｘ」のためのＢＳＴｌ３７のエントリイが更
新される。ステツプの最初の部分は、セグメント「Ｘ」
のためのＭＲＵＰをゼロにセツトする。この動作は、「
Ｘ」を最近時使用の装置として識別する。これは入出力
チヤネル１４によつてバツフア１５へアクセスした場合
である。次に、セグメント「Ｘ」のためのＬＲＵＰが前
のＭＲＵ装置アドレスに等しくセツトされる。次に、前
のＭＲＵセグメントのＭＲＵＰが「Ｘ」に等しくされる
。３０４で、ＭＲＵを識別したマイクロプロセツサ１１
０内の作業レジスタ（図示せず）が「Ｘ」へセツトされ
る。

この動作は、新しいＭＲＵセグメントになつたテーブル
ＢＳＴ−２の装置Ｄ８について説明した手順に対応する
。この動作はリスト４０の更新を完了しない。３０５で
、マイクロプロセツサ１１０は、セグメント「Ｘ」がＬ
ＲＵセグメントであるかどうかを検査する。

もし新しいＭＲＵが旧いＬＲＵであつたならば、装置Ｄ
８についてＢＳＴ−４に掲げたような状態が存在する。
更に３０６の動作が必要であり、その場合、「Ｘ＋１」
セグメントのＬＲＵＰ（ＬＲＵ＋１セグメント）がゼロ
へ等しくされる。今や、最旧時使用セグメントの次のセ
グメントが、最旧時使用セグメントとなる。ＢＳＴ−４
において、これは装置Ｄ８に対応する。次に、ＬＲＵを
指定するためマイクロプロセツサ１１０にある作業レジ
スタが「Ｘ＋１」へセツトされる。ＢＳＴ−４において
、これはこの作業レジスタにＤ８を入れることに対応す
る。次に、論理通路３０７がとられて、前述したステツ
プ２９３へ進む。３０５で、もしセグメント「Ｘ」がＬ
ＲＵでなければ、セグメント「Ｘ」は、リスト４０の中
間に位置を有する。

セグメント「Ｘ」はＭＲＵ位置へ動かされたから、リス
ト４０に生じたギヤツプが閉じられねばならない。これ
はステツプ３０８で達成され、かつテーブル圧Ｊ−１及
び圧汀一２で装置Ｄ８について説明された変化に対応す
る。ＢＳＴ−１において、装置Ｄ３は「Ｘ＋１」であり
、装置ＤＯは「Ｘ−１」である。ステツプ３０８へ戻つ
て、セグメント「Ｘ＋１」のＬＲＵＰは「Ｘ−１」に等
しくされ、セグメント「Ｘ一１」のＭＲＵＰは「Ｘ＋１
」に等しくされる。この動作はリストを閉じ、本発明の
ために必要な連続性を与える。ステツプ３０８が完了す
ると、マイ５クロプロセツサ１１０は通路３０７を通つ
てステツプ２９３へ至る。上記の説明から、ＨＰＭＲＵ
２３２の動作は、全くチヤネル１４の活動に基づいてい
ることが分る。全く異つた状況の場合、第１２図のＵＰ
ＬＲＵ２３３は、３つの可能なエントリイの１つによつ
て能動化されることができる。

エントリイ３１０は、テーブルＢＳＴ−１からＢＳＴ−
４までを参照したように、第１０図の線２３８及び２４
７に対応する。最初の機能はステツプ３１１で起る。ス
・テツプ３１１は、セグメント「Ｘ」（これはリスト４
０のＬＲＵ端を変更する場合に、考慮されつつあるセグ
メントである）が現在のＬＲＵセグメントであるかどう
かを決定する。もしそれがＬＲＵであれば、以後の動作
は必要でなく、論理通路３１２がとられて、３１３で呼
出した論理モジユールへ戻る。概して、「Ｘ」はＬＲＵ
セグメントではなく、従つてステツプ３１４が実行され
て、前のＬＲＵＯ）ＬＲＵＰが「Ｘ」に等しくされる。
これはテーブルＢＳＴ−３における装置ＤＯに関する動
作に対応する。ＤＯはＢＳＴ−２においてＬＲＵであつ
た。ＢＳＴ−３において、新しいＬＲＵはＤ８であつた
。即ち、これは割当てを解かれたＬセグメントである。
ＤＯのＬＲＵＰはＤ８に等しくされる（Ｄ８はセグメン
ト「Ｘ」である）。従つて、セグメント「Ｘ」（ＢＳＴ
−３のＤ８）に対するＢＳＴｌ３７レジスタにおいて、
ＬＲＵＰが０に等しくされる。ＢＳＴ−３には２つの機
能があるから、セグメントＤＢが加えられた時、Ｄ８の
ＬＲＵＰが割当てを解かれ、Ｄ８のＬＲＵＰはＤ８に等
しくされた。３１４へ進んで、セグメント「ＸＪＤ８の
ｕルは旧いＬＲＵセグメントＤＯに等しくされる。

次に３１４で、マイクロプロセツサ１１０は、セグメン
トＸが旧いＭＲＵセグメントであるかどうかを決定する
。

旧いＭＲＵセグメントは割当てを解かれることができ、
かくて新しいＬＲＵセグメントとなる。もしそれが旧い
ＭＲＵであれば、前の「ＭＲＵ−１」セグメントがＭＲ
Ｕとなり、前のＬＲＵセグメントはセグメント「ＬＲＵ
＋１」となる。この動作は、ステツプ３１６で、「Ｘ一
１」セグメントのれルをゼロへ等しくすることによつて
達成される。この場合、「Ｘ−１」はＰ恨Ｕ−１」セグ
メントである。同時に、ＭＲＵは「Ｘ−１」へセツトさ
れる。ＬＲＵ状況は３１４で更新されたから、それ以上
の動作は必要でない。従つて通路３１２がとられて、３
１３て呼出モジユールへ戻る。３１５で、セグメントｘ
が旧いＭＲＵでなければ、マイクロプロセツサ１１０は
ステツプ３１７へ行く。

この動作は、セグメントＸがリスト４０の中間から取ら
れ、これは第１１図のステツプ３０８に関して説明した
のと同じようにして、閉じられる必要があることを意味
する。第１２図のステツプ３１７と第１１図のステツプ
３０８は同じものである。ＵＰＬＲＵ２３３への他の２
つのエントリイは、リスト４０からセグメントを削除し
、又はリスト４０へセグメントを付加することに関連す
る。

これらはそれぞれＢＳＴ−２（削除に関して）及び圧汀
−３（付加に関して）に示される。エントリイＤＬＲＵ
３２Ｏはリスト４０からセグメントを削除する。

３２１で、マイクロプロセツサ１１０は、削除されるべ
きセグメント「Ｘ」がＬＲＵセグメントであるかどうか
を決定する。

もしそれがＬＲＵセグメントでなければ、ｘのためのエ
ントリイは３２２でゼロにされる。この動作は、装置ア
ドレスから独立したセグメント・アドレスに注目し、前
述したように、通常のれ止及びＬＲＵＰアドレシング手
法によつてレジスタをアドレス不可能にすることによつ
て達成される。次に、セグメントの削除を完了するため
、ステツプ３１５に入る。しかし、セグメントｘがＬＲ
Ｕセグメントであれば、ステツプ３２３で、セグメント
Ｘのためのエントリイを含んでいるＢＳＴｌ３７レジス
タは、ステツプ３２２で設定されたようにして消去され
る。更に、「ＬＲＵ＋１」セグメントは、そのＬＲＵＰ
部分をゼロヘセツトすることによつて、ＬＲＵセグメン
トと等しくされる。従つて、新しいＬＲＵは「Ｘ＋１」
セグメントである。マイクロプロセツサ１１０は通路３
２４を通り３１３て戻る。リスト４０へセグメントを付
加する場合、ＡＬ．ＲＵ３３Ｏにおけるエントリイが使
用される。

先ず３３１で、マイクロプロセツサ１１０はマイクロプ
ロセツサ１１０内の作業レジスタ（図示せず）からＢＳ
ＴＬＲＵＰをフェッチする。ＢＳＴＬＲＵＰはＢＳＴｌ
３７のＬＲＵセグメントを指定する。そのフエツチされ
たセグメント（これは旧いＬＲＵセグメントであり、Ｂ
ＳＴ−３においては装置Ｄ８てある）について、前のＬ
ＲＵセグメント・エントリイのＬＲＵＰが、付加された
セグメントに等しくされる。圧Ｊ−３において、Ｄ８の
ＬＲＵＰはＤ８へ等しくされた。ＤＢは付加されたセグ
メントである。次に３３３で、付加セグメント・レジス
タのＭＲＵＰ（これは今やＢＳＴｌ３７中のエントリイ
である）が前のＬＲＵに関連したバツフア●セグメント
を指定する。このＬＲＵはＢＳＴ−３においてはＤ８で
ある。最後にＬＲＵは新しく付加されたセグメントに等
しくされる。この動作は、マイクロプロセツサ１１０の
作業レジスタ中で起る。マイクロプロセツサ１１０は３
１３で呼出論理モジユールへ戻る。リスト４０の更新及
び保守が完了した。

ここで第１３図に示されるプリフエツチ読取選択（ＳＲ
ＡＨ）論理モジユール２８３を参照して、非同期的プリ
フエツチ読取り又は非同期的書込みを開始する走査を説
明する。

ＳＲＡＨ２８３の目的は、サブシステム１０の効率が最
大になるように、上位システム１２のリクエストを予想
して、マイクロプロセツサ１１０に装置活動を創出させ
ることである。ＳＲＡＨ２８３の能動化は３４０で起り
、先ずステツプ３４１及び３４２より成る，ＡＮＤ／０
Ｒ論理機能が実行される。０Ｒ機能３４４で示されるよ
うに、制御ユニツト１１についてプリフエツチ読取りが
禁止されるか、又はバツフア１５の非同期的動作が禁止
されていれば、論理通路３４５はマイクロプロセツサ１
１０をＣＵＣＳｌ５５へ導く。

ＣＵＣＳｌ５５は、制御ユニツト１１によつて前に受取
られた上位システム１２の指令の完了を確保するために
実行される。他方、３４３で示されるＡＮＤ条件が満足
されると（即ち、プリフエツチ読取りも非同期的バツフ
ア書込みも禁止されていなければ）、３５０で、ＭＲＵ
であるＢＳＴｌ３７セグメント・エントリイがフエツチ
され、マイクロプロセツサ１１０の作業レジスタ（図示
せず）に記憶される。３５１で、マイクロプロセツサ１
１０はフエツチされたエントリイを調べ、指定されたセ
グメントが割当てられているかどうかを検査する。

もしセグメントが割当てられていなければ、ステツプ３
５２及び３５３を含（む走査が開始される。３５２で、
マイクロプロセツサ１１０は、ＢＳＴ３ｌ７エントリイ
のためのアドレスされたセグメント「Ｘ」がＬＲＵセグ
メントであるかどうかを決定する。

これはＬＲＵＰｌ７３がゼロてあるかどうかを検査する
ことにより決定・される。もしそれがＬＲＵセグメント
であれば、ＣＵＣＳｌ５５が実行される。もしそれがＬ
ＲＵセグメントでなければ、バツフア●セグメント●ア
ドレス「Ｘ」が３５３で増加され、ステツプ３５０及び
３５１が続く。割当てられたセグメントが発）見される
や否や（即ち、論理装置がアクチブであり、装置１３が
バッフア１５からの割当てられたセグメントを有する時
、）、ステツプ３５４で、マイクロプロセツサ１１０は
対応する装置が使用中であるかどうかを決定する。もし
装置が使用中であれば、非同期的動作を開始することが
できない。従つて、ステツプ３５２へ至る通路３５５を
介して、前述した走査ループ３５０，３５１，３５２，
３５３が再び実行される。他方、論理装置に関連した装
置１３が選択されなければ（即ち、使用中でもなく、再
位置づけも実行しておらず、独立の動作を実行していな
ければ）、論理装置は非同期的動作に適している。従つ
て、３８０で、マイクロプロセツサ１１０は装置状況テ
ーブルＤＳＴｌ４Ｏから装置状況をフエツチする。ＤＳ
Ｔｌ４Ｏは、非同期的動作を考慮されつつある論理装置
に関連した装置について、最後に報告された状況を含む
。次に、３５６で、後続する非同期的データ処理動作で
転送されることができるレコードの数を決定するため、
論理装置のためのＬＤＴｌ３３のセクシヨン４０２から
レコード●サイズがフエツチされる。−３５７で、転送
を予想されるレコードの数が計算される。この数は、レ
コード長に基づいてプリセツト時間にバツフア１５と装
置１３との間て転送されることのできるレコードの数の
関数である。次に、通路３５８を通ることによつて、マ
イクロプロセツサ１１０は３６０でＢＳＴｌ３７のセク
シヨン１７４を読取り、動作モード（即ち、データ処理
動作は装置１３からの読取りであるか、装置１３への書
込みであるか）を決定する。読取モードの場合、マイク
ロプロセツサ１１０は、３６１で、プリフエツチ読取り
が制御ユニツト１１のために許されているかどうかを決
定する。

プリフエツチ読取りは、エラー回復手順又は診断手順の
間、エラー制御のために禁止されることができる。もし
プリフエツチ読取りが禁止されていれば（ＣＵＴ′１３
０に表示される）、マイクロプロセツサ１１０はＣＵＣ
Ｓｌ５５へ至る通路３６４を通る。もしプリフエツチ読
取りが許されてい．れば、３６２で、マイクロプロセツ
サ１１０は、汀１３６のセクシヨン３８３（第１４図）
からデータ処理動作のためのテープ動作の方向（即ち、
前方か後方か）をフエツチし、その方向インデイケータ
をマイクロプロセツサ１１０内の作業一レジスタ（図示
せず）に記憶する。次に、３６３で、マイクロプロセツ
サ１１０は、非同期的読取動作のために考慮されつつあ
る論理装置についてプリフエツチ読取りが許されている
かどうか（第１６図のＬＤＴｌ３３のセクシヨン４０１
に表示される）を決定する。もし許されていなければ、
通路３６４を介してＣＵＣＳｌ５５がとられる。３６３
で、もしプリフエツチ読取りが許されていれば、３６５
で、マイクロプロセツサ１１０はＣＸＴｌ４３を調べ、
非同期的読取りを考慮されつつある装置について、チヤ
ネルとバツフアとの間でデータ転送が現在生じているか
どうかを決定する。

もしチヤネルとの間にデータ転送が生じて”いれば、チ
ヤネル●バツフア・オーバランは起り得ないから、第１
０図に示される論理モジユールＤＥＶＯＰ２７ｌを能動
化することによつて、３６６で、装置動作が開始される
。もしアドレスされた論理装置について、チヤネル転送
が生じていなければ、３６７で、バツフア・スペースの
自由バイトの数が決定される。それは、プリフエツチ読
取動作を正当化するため、問題のセグメント内で十分の
バツフア・スペースが利用可能であるかどうかを決定す
るためである。もし利用可能であれば、３６６で、論理
モジユールＤＥＶＯＰ２７ｌを能動化することによつて
、装置動作が開始される。ここで注意すべきは、ステツ
プ３６７の計算はレコードの最少数を指定することであ
る。もしその最少数の要件が満足されなければ、マイク
ロプロセツサ１１０は通路３６４を介してＣＵＣＳｌ５
５へ戻る。他方、３６０て、ＢＳＴｌ３７中の書込モー
ドが検出されると、３７０で、適格性のある装置ｘにつ
いてＢＲＴｌ４ｌが検査され、論理装置のバツフア●セ
グメント中に完全なレコードが存在するかどうかが決定
される。

もしバツフア１５に完全なレコードが存在しなければ、
非同期的書込みは起り得ない。従つて、マイクロプロセ
ツサ１１０は、通路３６４を介してＣＵＣＳｌ５５へ戻
る。もし非同期的書込みのために完全なレコードが存在
すれば、３７１で、マイクロプロセツサ１１０は、その
ような非同期的書込みが禁止されているかどうかを決定
する。そのような禁止は、エラー制御の目的で、エラー
回復手順によつてなされてもよい。もし禁止されていれ
ば、前述したようにして、ＣＵＣＳｌ５５に入る。禁止
されていなければ、非同期的記録動作を起すために、３
７２で装置動作が開始される。コントロール・ストア１
１１のＤＯＴｌ３６は第１４図に示される。

アクチブ又は完了した動作をスケジユールした各装置に
ついて１個のレジスタが存在する。ＤＯＴｌ３６中の各
レジスタはいくつかのセクシヨンを有する。第１のセク
シヨン３８０は持ち行列２３のためにＦＩＦＯ連鎖にお
ける次のレジスタのアドレスを記憶する。１３６の第１
のエントリイは、マイクロプロセツサ１１０中の作業レ
ジスタ（図示せず）によつて指定されるレジスタにより
指定される。

ＤＯＴｌ３６の他の全てのレジスタは、セクシヨン３８
０の連鎖結合によつて指定される。セクシヨン３８１は
、レジスタ中に記憶された信号に関連した論理装置アド
レスを含む。セクシヨン３８２は、セクシヨン３８１中
のアドレスされた装置１３上で実行されるべくスケジユ
ールされた装置指令コードを含む。そのような指令コー
ドは、動作モードの暗黙的指定、読取り又は書込み、方
向、前方又は後方、関係する持ち行列（第１図の２１，
２２，２３）の指定を含む。セクシヨン３８３は、バツ
フア動作が関連するかどうかを示す単一のビツトである
。或る種のテープ動作はバツフア活動を必要とせず、従
つてこのビツトはＯである。バツフア転送の対象となる
レコードの数は、セクシヨン３８４に表示される。セク
シヨン３８４がゼロでなく、セクシヨン３８３がゼロで
あれば、セクシヨン３８２の指令コードは読取り又は逆
方向読取りでなければならない。これは、前にテープ上
に記録されたレコードの指定された数だけテープを移動
させるため、前方又は後方向スペース動作が実行される
ことを意味する。上記以外の場合、前述したように、最
少数のレコードが転送される。セクシヨン３８５は所謂
スタート・ビツトであつて、事実上装置動作が開始した
ことを示す。即ち、セクシヨン３８１で表示された装置
が選択されたこと、又は既にデータ処理動作のために準
備されたことを示す。セクシヨン３８６は、セクシヨン
３８２で表示された装置動作が完了したかどうかを示す
。セクシヨン３８７はＤＩＡｌ３９のアドレスを示す。
ＤＩＡｌ３９は装置に関する情報を含むが、これは本発
明と直接の関連を有しない。省略記号は、サブシステム
、特に装置１３の動作を制御するため、レジスタのため
追加的なセクシヨンを設けてよいことを示す。ＳＣＴｌ
４８は第１５図に短縮された形で示される。

本発明に関連のある部分のみが示される。それぞれの論
理装置アドレスはＳＣＴｌ４８のセクシヨン３９０に示
される。各装置アドレスのために別個のレジスタが存在
するが、そのレジスタは第１５図において垂直方向に配
列されている。各レジスタの３ビツトのみが示される。
ＳＣＴｌ４８の走査は装置アドレス０、装置アドレス１
、・・・・というようにレジスタを読取ることによつて
実行される。ＵＰＭＲＵセクション３９１は１ビット位
置を有するが、このビツトは、リスト４０を更新するた
めＵＰＭＲＵ２３２が能動化されるべきかどうかを示す
。２バイト・レジスタがセクシヨン３９１，３９２，３
９３の各々を保持するように、テーブルが方向づけられ
ていれば、レジスタの連続したビツトをアドレスして、
情報フイールドを走査するため、既知のビツト・シフト
手法が使用できる。セクシヨン３９２は、チヤネル●オ
ーバラン（ＣＯＲＵＮ）が起つたかどうかを示す。

もしオーバランが生じたのであれば、セグメントの割当
て解放に続いて、装置へ更に大きなセグメントを割当て
ることができる。これはＵＰＬＲＵ２３３に関して、本
発明の動作に影響を与える。同様に、セクシヨン３９３
は、装置オーバラン（ＤＯＲＵＮ）を示す。これはＵＰ
ＬＲＵ２３３へ同様の影響を及ぼす。第１６図はＬＤＴ
ｌ３３の１部分を示す。

線４００によつて示されるように、各装置アドレスに関
連して１個のレジスタが設けられている。レジ・スタへ
のアクセスは、コントロール・ストア１１１に対するベ
ース・アドレスと、装置アドレスに等しいオフセツト値
によつて決定される。ＬＤＴｌ３３において、セクシヨ
ン４０１は、第１３図に関連して説明したようにプリフ
エツチ読取許容．ビツトを含む。セクシヨン４０２は、
第１０図に関連して説明したように、各データ処理動作
について転送されつつあるレコードのサイズを示すビツ
トを有する。セクシヨン４０２の情報はダイナミツクで
あり、データ処理動作中の変化に適応さｊせるためダイ
ナミツクに変更される。セクシヨン４０３は、ＢＳＴｌ
３７中のエントリイを指定するアドレスを含み、ＬＤＴ
ｌ３３を参照することによつて、ＢＳＴｌ３７を容易に
参照することができる。セクシヨン４０４は、テープ・
マークが装置１３へ最後に書かれたか、又はそこから読
取られたかを示す。勿論、実際の実施例においては論理
装置に対する追加的な制御フイールドがＬＤＴｌ３３へ
付加されてよい。例示されたセクシヨンは本発明に直接
の関連があるもののみである。第１７図は単一のレジス
タＣＸＴｌ４３を示す。

このレジスタは、実際のデータ転送が入出力チヤネル１
４とバツフア１５との間で起つている時にのみ、ゼロで
ない情報を有する。セクシヨン４０５は、そのようなチ
ヤネル転送に関連した論理装置の装置アドレスを含む。
セクシヨン４０６は、チヤネル転送が現在アクチブであ
るかどうかを示す。即ち、チヤネル転送が命令され、未
だ開始されていない時、Ｘ＝１である。セクシヨン４０
６は、チヤネル転送が完了していれば、２進の０を含む
。セクシヨン４０９は、セクシヨン４０５で指定された
装置に関連したＢＲＴｌ４ｌレジスタ（第６図）のアド
レスを含む。それは、また、現在のチヤネル転送、即ち
現在転送されつつあるレコードに関連している。

【図面の簡単な説明】

第１図は上位システムへ接続可能な周辺サブシステムで
使用された本発明を例示する論理図、第２図は本発明を
実施するのに適した型態で周辺サブシステムの構成上の
特徴を示したプロツク図、第３図は第２図に例示された
周辺サブシステムの制御部分を示すプロツク図、第４図
は第３図に例示した制御部分の制御メモリ構成を示した
図、第５図は第１図及び第２図に示された周辺サブシス
．テムに含まれる管理されたバツフアの或る制御状態に
関して、第４図に示されるコントロール・ストアに含ま
れる１群のレジスタを示す図、第６図は第１図及び第２
図に示される周辺サブシステムで実行される情報レコー
ド転送に関連するものと．して第４図に示されたコント
ロール・ストア中に含まれる複数組のレジスタ群を示す
図、第７図は装置動作をスケジユールするため第１図及
び第２図に示された周辺サブシステムの動作を示す論理
図、第８図はデータ・デモーシヨン動作について第１図
及び第２図に示される周辺サブシステムの動作を示す論
理図、第９図は第１図及び第２図の周辺サブシステム内
で第７図の論理によつて開始されたデータ・プロモーシ
ヨンの準備段階を示す論理図、第１０図は本発明を実施
するため第１図及び第２図の周辺サブシステム内で配列
されたコントロール部分を示す論理図、第１１図は第１
図及び第２図に示された周辺サブシステムのＭＲＵコン
トロール部分を更新する論理図、第１２図は第１０図に
示されたコントロール部分のＬＲＵ部分を更新しかつ変
更する論理図、第１３図は第１０図の論理に従つてデー
タをバツフアヘプロモーシヨンする場合にプリフエツチ
読取りをスケジユールする論理図、第１４図は装置動作
に関して第４図に示されるコントロール・ストアに含ま
れる１組のレジスタを示す図、第１５図は第４図に示さ
れるコントロール・ストアに含まれる１組のレジスタで
あつて上位システムから周辺サブシステムへの動作に基
づいて実行される複数の周辺装置のシーケンス制御に関
連したものの図、第１６図は第４図に示されるコントロ
ール・ストアに含まれる１組のレジスタであつて装置に
関して割当てられたバツフア・セグメント（論理装置）
の制御に関連したものの図、第１７図は第４図に示され
るコントロール●ストアに含まれる単一のレジスタであ
つて周辺サブシステムのバツフア・メモリと上位システ
ムとの間で実行される現在の活動転移に関連するものの
図である。 １０・・・・・・周辺サブシステム、１１・・・・・制
御ユニツト、１２・・・・上位システム、１３・・・・
装置、１４・・・・・・入出力チヤネル、１５・・・・
・・バツフア、２０・・・・解読器、２１，２２，２３
・・・・・・先入れ先出し持ち行列、２７，３２・・・
・・・転送回路、４０・ＭＲＵ−ＬＲＵリスト、８０・
・・・・チヤネル●アダプタ、１４１・・・・・・バツ
フア記録テーブル、１５０・・・・・・制御ユニツト●
バツフア管理プログラム、１５８・・・・・制御ユニツ
ト装置管理プログラム。

Claims (1)

【特許請求の範囲】
1. １ 上位システム及び複数の周辺装置へ接続されたバッ
   ファ・メモリを有し、上記上位システム及び周辺装置と
   の間で情報担持信号を転送する周辺サブシステムであつ
   て、上記バッファ・メモリを可変数のバッファ・セグメ
   ントへ論理的に区画する手段と、上記周辺装置へ選択的
   にアクセスする手段と、上記バッファ・セグメントを上
   記周辺装置へ割当てる手段と、上記周辺装置へ割当てら
   れたバッファ・セグメントの割当てを解く手段と、上記
   バッファ・セグメントを識別する信号を記憶するととも
   に上記識別信号の順序を表示する手段と、上記上位シス
   テムと上記周辺装置との間で情報担持信号を転送するた
   めのリクエスト信号を上記上位システムから受取る手段
   と、上記リクエスト信号に応答してそれぞれの周辺装置
   へアクセスするため上記リクエスト信号が受取られた順
   序に上記識別信号を配列する手段と、上記周辺装置と上
   記バッファ・メモリとの間で情報担持手段を転送するた
   めその転送の先入れ先出しリストを記憶する手段と、上
   記識別信号の配列を走査して現在周辺装置の機能を実行
   しておらずかつ上記バッファ・セグメントを割当てられ
   た周辺装置のために上記リスト中へ実行すべき転送を登
   録しそれぞれの周辺装置が上記識別信号の配列に従つて
   情報担持信号を転送できるようにする手段とを具備する
   周辺サブシステム。