JPH03176756A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般にディジタル処理装置に関し、特にサブシ
ステムを監視制御する際の周辺サブシステムに関する。

Ｂ、従来の技術 増加し続けるデータの量を処理する情報処理システムは
、増大するデータ量を処理する能力を有する並列処理装
置を必要とする。一般に処理の制御及び順序づけは、各
処理装置にデータを分配する際の効率の最大化を保証す
るために、大規模なハードウェアを必要とする。

ゆえに、本発明の目的は多重並列処理装置によるデータ
・ストリームの分割及び合併の制御のための簡単なハー
ドウェアを提供することである。

以前は、別々の処理装置への各データ・セクションの分
配を制御するために、各装置インタフェースに、別々の
マルチプレクサ及びデマルチプレクサ制御ハードウェア
が必要であった。こうして、別々の処理装置にデータを
分配するためにデマルチプレクサが必要とされ、デー、
夕をアセンブルし直すために処理装置の出口にマルチプ
レクサが必要とされた。

もし処理装置が可逆タイプの装置、例えば短縮装置／短
縮解除装置であったならば、別々のマルチプレクサ及び
デマルチプレクサが必要とされた。その場合、データは
処理装置により短縮され、データが記憶装置から戻され
たとき短縮解除され、該データは例えばホスト中央処理
装置により送付された原形式に配列された。

Ｃ０発明が解決しようとする課題 本発明の目的は多重並列処理装置によるデータ・ストリ
ームの分割及び合併の制御のための簡単なハードウェア
を提供することである。

本発明のもう１つの目的は処理装置とのインタフェース
に、分配順序づけ装置及びアセンブリング再順序づけ装
置、デマルチプレクサ及びマルチプレクサとして動作で
きるハードウェアを提供し、それによってハードウェア
要求を少なくシ、同時に該処理装置によるデータ・スト
リームの分割及び合併の制御を可能にすることである。

本発明のもう１つの目的は多重並列処理装置の制御及び
順序づけを提供し高機能化することである。

更に本発明のもう１つの目的は処理装置毎に最小データ
速度が遠戚されるように短縮及び短縮解除処理装置の制
御及び順序づけを提供することである。

更に本発明のもう１つの目的は処理装置とのインタフェ
ース毎に別々のマルチプレクサ及びデマルチプレクサ制
御ハードウェアを必要としない多重並列処理装置の順序
づけを可能にし、且つ入力インタフェース及び出力イン
タフェースでデータ・ストリームのマルチプレクシング
及びデマルチプレクシングの制御を確実にすることであ
る。

０６課題を解決するための手段 本発明に従って、それぞれのデータ・ストリームの分割
及び合併を制御し且つ検査するために、入力インタフェ
ース及び出力インタフェースの処理装置の各々で事象カ
ウンタが使用される。到来する直列データ・ストリーム
は各処理装置のバッファ装置に合うデータ・サイズの複
数のセットに分割される。

各処理装置は該セットを受取って処理し、同時に準備が
整った次の処理装置は次のデータ・セットを受取る。処
理されたデータ・セットは各処理装置内のもう１つのバ
ッファに記憶され、このバッファの出力は該データ・ス
トリームを受取ったときと同じ順序で出力インタフェー
スに送られ、原シーケンスを維持する。

初めに、第Ｉの処理装置はインタフェースの制御を有し
、それがデータ・ストリームからのデータを受取ってい
ることを識別する信号を活動化する。該信号は、第１の
処理装置がデータ・ストリームからそのデータ・セット
の全てを受取るまで活動状態である。そして第１の処理
装置はその出力信号を非活動化し、次の処理装置が順次
に該インタフェースの制御をとり１．それがデータ・ス
トリームから次のデータ・セットの全てを受取るまで該
信号を活動化する。その時点で、第２の処理装置はその
出力を非活動化し、続いて次の処理装置が順次にそのデ
ータ・セットを受取る。データ・ストリームからの全て
のデータ・セットが受領され処理されるまで該シーケン
スは最後の処理装置から最初の処理装置に受継がれる。

各処理装置は、各インタフェースに転送されたデータ・
セット、入力及び出力の数をカウントする２つのインタ
フェース事象カウンタを有する。それによって、各処理
装置はそれがインタフェースの制御をとるべき時期を計
算し且つ前の処理装置が制御を放棄したことを確認でき
る。更に、データを受取る制御をとる処理装置の下流の
処理装置は上流の処理装置が実際に制御をとったことを
確認できる。インタフェースの制御の移動は設定された
データ境界で行われる。セットの終りが検出される毎に
、又は、もしセットが一定のサイズであれば、当該デー
タ量が受領されたとき、インタフェースの制御は現在の
処理装置から下流の次の処理装置に移される。

本発明の良好な実施例では、データのブロックは処理の
ために同等のサイズの複数のデータ・セットに分割され
る。各セットは処理、例えば良好な実施例ではデータの
圧縮のために、処理装置の各々に送られる。処理装置に
おける記憶制御はデータ・ストリームからのデータを受
入れ、−杯の時は、該セットの処理を始めるように圧縮
符号器に合図する。記憶制御はセットを記憶するレジス
タ、例えば、圧縮符号器にデータ・セットを分配するデ
マルチプレクサ、復号器から圧縮解除後のセットを受取
リアセンプルし直すマルチプレクサとして動作する。

コード化の後、短縮されたデータ・セットはもう１つの
記憶制御でアセンブルし直される。この記憶制御も短縮
されたセットを記憶するレジスタ、短縮コード化後にセ
ットをアセンブルし直すマルチプレクサ、及び復号器で
圧縮解除のために短縮されたデータ・セットを受取り分
割するデマルチプレクサとして動作する。

各処理装置は確定できる最大時間が各データ・セットで
費やされ、それによって各装置の最小データ速度が達成
されることを保証する。よって、全システムのデータの
流れは処理装置を足すことにより増すことができる。こ
れは各処理装置がプロセス、即ちデータ・ストリームか
らの当該データ・セットのコード化及び復号を加えるか
らである。

陳玉皇見涜 圧縮装置／圧縮解除装置のような複数の並列処理装置を
結合してデータ・ストリームからの等しい量のデータ・
セットを順次に処理することができる。

各装置の上部のハードウェアはデマルチプレクサとして
動作し、そのデータ・セットの受入れだけを制御し、次
の装置のデータ受入れを可能にするために制御を移動し
且つ短縮のためにそのセットを記憶する。

各装置の下半部のほぼ同じハードウェアはマルチプレク
サとして動作し、その短縮されたデータ・セットの受入
れを制御し、該短縮されたセットを記憶し且つ該データ
・ストリームの原シーケンスに該短縮されたセットを入
れ、テープ媒体に記憶する。

下半部は、該短縮されたデータ・セットが該媒体から検
索される時その役割を逆にし、復号シーケンスのデマル
チプレクサとして動作するが、上半部はマルチプレクサ
として動作し、短縮解除されたセットを再び順序づけて
原ストリームに入れる。

Ｅ、実施例 一般に、本発明は同じデータ・ストリームを並列処理す
る処理装置により使用できる。本発明は磁気テープ・シ
ステム、特にＩＢＭ　３４９０テープ・サブシステムで
使用することが望ましい。処理装置はスルーブツトと伝
送帯域幅を最大化するために全て並列走行する４つのデ
ータ短縮符号器／復号器を含む。

データはテープ媒体に書込む前に短縮（コード化）され
、次いでテープ媒体から読取るために短縮解除（復号）
される。それゆえ、本明細書記載の最良のモードはデー
タ短縮能力を持つ磁気テープ・システムに対するもので
あるが、本発明は任意の記憶装置で、特に磁気テープ、
ディスク・システム及び光学記憶システムでの使用に適
応させることができる。

本発明はデータを受取りパケット化する並列データ処理
即ちディジタル通信システムのどれにも適応させること
ができる。そしてデータは処理され、処理後にその最初
の形式で再合併されて利用装置へ伝送される。

高機能周辺記憶サブシステムで増大し続けるスルーブツ
ト及び伝送速度に関する要求はデータ短縮ハードウェア
の並列構造を必然的なものにする。本発明は入力データ
・ストリーム及び出力データ・ストリームの順序づけを
制御し検査する能力を提供し、入力データ・ストリーム
は分割され、短縮又は短縮解除され、（短縮ハードウェ
ア装置の数）Ｘ（各装置が提供するデータ速度）に等し
いデータ速度で再現される。

本発明の実施例は第１図に示すように４つのハードウェ
ア処理装置を利用する。より多くの又はより少ない処理
装置を並列に用いて本発明の利点を得ることができるこ
とは明白である。

第１図で、複数のチャネル・アダプタ（ＣＡ）１２を相
互接続する標準的な読取り及び書込みの流れに複数の処
理装置（ＰＤ）１７が挿入され、利用装置、この場合は
記録媒体へ（から）の書込み及び読取り形式制御部とイ
ンタフェースする。ホスト中央処理装置からのデータ・
ストリームは複数のチャネル・アダプタ１２の中のｌっ
に送られ、４つの並列処理装置１７とインタフェースす
る。　ＣＡコマンド・セット、拡張形式はＣＡ　１２を
通るデータ・ストリーム転送を指示し、Ａバス２０及び
ライン２１Ａに沿って複数の並列処理装置１７とインタ
フェースする。Ａバス２０からのデータ・ストリームは
全ての処理装置１７に送られ、且つそれは処理装置へ（
から）のデータの分配及び受取りを制御するＡ−ｆｆｌ
ｏｕｔ信号である。これは後で詳細に説明する。処理装
置１７は１つの形式化されていないデータをＣＡ　１２
がら受取り、該データ・ストリームからの同一サイズの
ブロック即ちデータ・セットに該形式化されていないデ
ータを分割する。そして個々のデータ・セットは個々の
処理装置、ＰＤ　１〜４に送られ、複数の処理装置１７
により順次に各セットが処理される。そして処理された
データ・セットは原シーケンスになるように再アセンブ
ルされ、利用装置により使用するために、Ｂバス１９に
送られる。２つの処理装置の概要流れ図及び各々の相互
接続は第２図に示す。

第２図で、チャネル・アダプタ１２からのデータ・スト
リームはＡバスにより処理装置ＰＤＩ及びＰＤ２の各々
の入出力制御部２１及び２３、Ｉ１０制御部Ａ−１及び
Ａ−２に送られる。Ｉ１０制御部Ａ−１は、例えば処理
装置ＰＤ　１に送られるデータ・セットを決定する。

Ａ−ｍｏｕｔ信号はどの特定の期間にＩ１０制御部のど
れが活動状態であるかを判定する。処理装置ＰＤ−１は
、例えばＤ？！Ｘ／ＭＸ　Ａ−１で示す回転式デマルチ
プレクサ／マルチプレクサ２５のセクションも含む０例
えば、処理装置ＰＤ　Ｉの回転式デマルチプレクサ／マ
ルチプレクサ２５、ＤＭＸ／ＭＸ　Ａ（、及び処理装置
ＰＤ２（７）回転式％式％ ２を接続する、破線及び斜線からなる部分２７は、処理
装置１７の各々への１つのデータ・セットの転送を制御
する１つの回転式デマルチプレクサ及びマルチプレクサ
装置をつくるために、処理装置１７の全てのハードウェ
アが相互接続されることを示す。

処理装置ＰＤ　１は符号器３６及び復号器３８も含む。

符号器３６の出力及び復号器３８への入力は回転式％式
％ −１、即ち符号器３６の再順序づけハードウェア及び復
号器３８の分割ハードウェアである。前述の回転式デマ
ルチプレクサ及びマルチプレクサ２５の場合と同様に、
ＭＸ／ＤＭＸ　Ｂ−１は、ハードウェアの組合せである
ことを識別する境界を表わす破線及び斜線からなる部分
３９で示され、ＰＤ　２から、２番目の回転式マルチプ
レクサ及びデマルチプレクサ機能を行うように動作する
処理装置の各々からの回転式マルチプレクサ／デマルチ
プレクサ４１を含む、処理装置ＰＤｌは、利用装置への
データの出力及び利用装置から処理装置ＰＤ　１へのデ
ータの入力を制御する入出力制御部４３も含む、よって
、第１図により並列に動作する処理装置ＰＤ　１〜４は
、処理装置の各々の上部即ちＡセクションの入出力制御
部、回転式デマルチプレクサ及びマルチプレクサ、並び
に処理装置の各々の下部即ちＢセクションの入出力制御
部、回転式マルチプレクサ及びデマルチプレクサを含む
。

第２図で、データ・ストリームはＡパスから各処理装置
のＩ１０制御部に送られる。Ａ−ｍｏｕｔ信号はどの処
理装置がデータ・ストリームからそのデータ・セットを
得るかを指示する。１番目の回転式デマルチプレクサ及
びマルチプレクサはその処理装置内の符号器及び復号器
に該データ・セットを分配する。同様に、各処理装置の
下部即ちＢセクションも処理装置の各々の他のハードウ
ェアと結合されたＩ１０制御部及び回転式マルチプレク
サ／デマルチプレクサのセクションを含む。

本発明は４つの短縮ハードウェア装置−第２図にはその
中の２つを示す−を利用する。チャネル書込み動作中、
各処理装置の短縮装置は上部インタフェースＡでホスト
・プロセッサから受取ったデータを短縮し、短縮された
データ・ストリームを下位のインタフェースＢでそのＩ
１０制御部に、そして利用装置に転送する。チャネル読
取り動作中は、テープ媒体からのデータ・ストリングは
、短縮されたデータ・セットを分離する区分信号により
順次に各処理装置に送られる。該短縮されたデータ・ス
トリームは、短縮解除のために、下位のインタフェース
Ｂを通じて復号器に転送される。そして短縮解除された
データは上部のインタフェースＡに転送されて順序づけ
られ、ホスト中央処理装置により使用するためにＡバス
に返送される。

第１図の処理装置に含まれた実際のハードウェアは第３
図により説明する。第３図で、処理装置、特に処理装置
ＰＤ　１は事象カウンタ１３２、インタフェース制御部
１３４及び記憶装置１３６を含む、これらの装置は処理
装置ＤＰ　Ｉの上部、即ちＡセクションに特定のもので
ある。該処理装置の下部、即ちＢセクションも事象カウ
ンタ１３８、記憶装置１４０及びインタフェース制御部
１４２を含む。該処理装置は１つの符号器１１４．１つ
の復号器１２４及び速度整合バッファ１４４も含む。事
象カウンタＡ及びＢは処理装置の各々の上部及び下部の
インタフェースで使用され、それぞれのデータ・セット
の分割及び合併を制御し検査する。第２図に示す処理装
置により、各インタフェースに別々のマルチプレクサ／
デマルチプレクサ制御ハードウェアを持つ必要はなくな
る。

処理装置ＰＤ　１は、初期化プロセス又は前の処理装置
即ち処理装置ＰＤ　４からの制御の移動のどちらかによ
り活動化されていると仮定する。信号Ａ−ｍｏｕｔは制
御を１つの処理装置から次の処理装置に移す。ホストか
らのデータ・ストリームが短縮されテープ媒体に書込ま
れる書込み動作では、データ・ストリームは先ず記憶装
置１３６に伝送される。記憶装置１３６は１つのデータ
・セットを受取ったことを事象カウンタ１３２に知らせ
る０本発明の良好な実施例では、１つのデータ・セット
は５１２バイトである。

次に、事象カウンタ１３２はこの処理装置ＰＤ　１がそ
のデータ・セクション、即ち１つのセットを受取ってお
り、処理装置ＰＤ　２が次のデータ・セットを受取るべ
きことをインタフェース制御部１３４に知らせる。

書込み動作では、データ・セットは第３図に示す実線ラ
インのバスを用いて伝送される。第３図に示す種々のラ
インのコードには、別のブロックを制御する制御ライン
を表わす実線のシングル・ライン１４６、データ書込み
の流れ（ＷＤＦ）を表わす実線のダブル・ライン１４８
、及び処理装置ＰＤ　１によりデータ読取りの流れ（Ｒ
ＤＦ）の信号を表わす破線のダブル・ライン１５０があ
る。

データ・セットを短縮するために、データ・セットは記
憶装置１３６から符号器１↓４に送られる。

短縮プロセスが終了したのち、符号器１１４は該短縮さ
れたデータ・セットを速度整合バッファ１４４及び記憶
装置１４０に送る。該短縮データは、符号器１１４の出
力と復号器の出力を整合させるために速度整合バッファ
１４４に送られ記憶される。短縮されたばかりのデータ
は、短縮解除のため、速度整合バッファ１４４から復号
器１２４に送られる。次に復号器１２４は、検査のため
、短縮解除されたデータを記憶装置１３６に返送する。

書込み動作で速度整合バッファから復号器１２４へ、そ
して記憶装置１３６へのデータの転送は、本質的には、
該データ・セットがコード化され復号されてほぼ同じデ
ータが記憶装置に現われることを検査するリードパック
検査である。短縮されたデータは記憶装置１４０に転送
され、そこで事象カウンタ１３８及びインタフェース制
御部１４２による制御を待ち、該圧縮されたデータ・セ
ットはＢバスに乗せて転送され、テープ媒体への書込み
のために形式化される。記憶装置１４０により区分信号
は圧縮された各データ・セットの間に挿入され、結合さ
れるとき且つ短縮解除のために検索されるとき、圧縮さ
れた各セットを識別する。

データ読取り、即ち媒体からデータを検索するデータ検
索動作では、短縮されたデータ・セットはテープ媒体か
ら受取り、記憶装置１４０に送られる。

短縮データ・ビット情報は全短縮データ・セットを受取
るまで記憶装置１４０に記憶される。この時点で、ＰＤ
　１は初期化時か又はＰＤ　４からのＢ−ｍｏｕｔ信号
番こより活動化される時に活動化される。短縮セットの
間に挿入された区分信号は処理装置の間のインタフェー
ス制御の移動を活動化し、順次にインタフェース制御部
１４２を活動化し、Ｂ−ｍｏｕｔ信号ラインで次の処理
装置ＰＤ　２に制御を移す。処理装置ＰＤ　２はそのデ
ータ・セットを受取り、その短縮プロセス中に使用する
ことができる。ＲＤＦ信号経路を用いて、記憶された短
縮データ・セットは復号器１２４に転送され、そこで該
データ・セットは短縮解除され、ライン１４１で記憶装
置１３６に送られ、記憶装置１３６が最初の５１２バイ
トのデータ・セットを取込みＡバスでチャネル・アダプ
タ１２に情報を伝送できるようにインタフェース制御部
１３４に制御が移されるまで記憶される。短縮解除され
たデータが転送された後、事象カウンタ１３２はＡ−ｍ
ｏｕｔ信号ラインを介してＰＤ　２に制御を移すように
インタフェース制御部に合図する。これは次のデータ・
セットがＰＤ　２の記憶装置ＡからＡパスに、そして最
後にはチャネル・アダプタに転送できるように実行され
る。

記憶装置１３６、事象カウンタ１３２及びインタフェー
ス制御部１３４は、本質的には、ＰＤ　ｌの上部装置の
マルチプレクサ／デマルチプレクサの部分を提供する。

同様に、記憶装置１４０、事象カウンタ１３８及びイン
タフェース制御部１４２はＰＤ　ｌの下部セクションＢ
のマルチプレクサ／デマルチプレクサ・シーケンスの部
分を実行する。

第４図は第３図の処理装置によるデータ・ストリームの
形式を示す。Ａバス２０からのデータは論理ブロック・
データ・ストリーム２００で示される。

論理ブロック・データ・ストリーム２００はデータ・ス
トリーム２０２で示すようにセット２０３と呼ばれる等
しい長さのデータに分割される。セットの識別はＰＤ　
１で実行され、Ｒ１即ち、さもなければセットとして分
割されないデータの残りの部分を含む残余セクション２
０４以外は、各々のセット２０３は同じ長さにする。そ
して、これらのデータ・セットは短縮のために送付され
、参照番号２０６の記憶データで示すように、より少な
い量のデータに短縮される。残余は、残余部分だけを短
縮し、それをたぶん完全なデータ・セットよりも小さい
ものとして識別する別の短縮文字セット２０７で短縮さ
れる。

そして短縮された文字セット２０８は、テープ媒体に書
込むために、第４図に示す単一のパケット・データ７２
に取込むために送付される。セットの終りは個々の短縮
データ・セット２０８に分離し識別する区分信号である
。

本発明では、処理装置の数は任意に選択できる。

テープ・サブシステムは、良好な実施例の最良のモード
の処理装置数を決定し、各処理装置内にあるレジスタに
当該数を置く。

本発明の良好な実施例では、チャネル書込み動作中、各
処理装置はチャネル・アダプタから受取った直列データ
・ストリームから５１２バイトのデータ・セットを、Ｐ
Ｄ　１、ＰＤ　２、ＰＤ　３及びＰＤ　４の順に、そし
て再びＰＤ　１から順次に、上部インタフェースＡで受
取る。このデータ転送のパケット化は、全データ・スト
リームをホスト・チャネルから受取るまで、各処理装置
に５１２バイトのデータ・セットを順次に送る。各処理
装置はその上部インタフェースで、Ａ即ち上部セクショ
ンに５１２バイト・バッファ、例えばＰＤ　１では記憶
装置１３６を含み、その符号器１１４が記憶装置１３６
を空にするまで、５１２バイトを受取り該データ・セッ
トを短縮するために保持する。これは次の処理装置がそ
れぞれの５１２バイト・セットを順次に受取り短縮する
ことを可能にする。もしホスト・チャネルからの転送速
度が各処理装置内の符号器の故紙合わされたスループッ
ト速度を越えないとすれば、データ・セットをＰＤ　４
が受取る時点までに、ＰＤ　１はその最後のデータ・セ
ットを十分に短縮しており、その最小のデータ・セット
を記憶装置１３６から空にし、この次のデータ・セット
を受取ることができる。本発明の良好な実施例では、５
．０メガバイト／秒の合計組合せシステム・スルーブツ
ト速度の場合、各符号器スルーブツト速度はｌ、２５メ
ガバイトである。

もしホストからの転送速度が処理装置の組合せスルーブ
ツト速度を越えれば、所与の処理装置が一時的に次のデ
ータ・セットの受領開始を不可能にすると、その記憶装
置Ａが十分に空になりデータ転送の再開を可能にする前
記時点まで、当該処理装置はチャネル・アダプタからの
データ転送を停止する。各記憶装置Ａは、ホスト・チャ
ネル・インタフェースにより記憶装置Ａに書込まれた最
後のデータに続く（２８バイトよりも多くのバイトが、
符号器により空にされていることを連続的に検査する。

所与の記憶装置がホストからデータを受取っている間に
、もし使用可能な記憶装置Ａのアドレスの数が１２８に
減れば、処理装置は現在の装置が受取るチャネルからの
データ転送を停止する。これは記憶装置Ａに、記憶装置
をオーバランせずにホスト・システムから１２８データ
・バイトまで受取る余裕を可能にする。

また処理装置がホスト・チャネルからデータを受取って
いる間に、ひとたび処理装置Ａがバッファの終りから１
２８アドレスの点まで満たされれば、現在のバイトを受
取ると該装置はかならずデータ転送を停止する。もし１
２８バイトよりも多くのバイト空間がその記憶装置Ａの
バッファの始まりで使用可能ならば、後に１２８バイト
のデータの受領を開始する次の処理装置はデータ転送を
可能にし、現在の処理装置のデータ停止を無効にする。

各短縮装置はその符号器から下部の記憶装置Ｂに短縮さ
れた、５１２バイトの大きさのデータ・セットの出力を
記憶する。データをコード化する前にホスト・チャネル
から受取るにつれてテープ媒体に書込むために、下部バ
ッファからの短縮データ・セットは順次にＢバスに転送
される。ＰＤ　４が短縮データ・セットの転送を終了す
る時点までに、ＰＤ　１は下部のインタフェースＢでそ
の次のデータ・セットの転送を開始できる。このデータ
転送の手順は、データ・ストリームからの全短縮データ
・セットがテープ媒体に送られるまで継続する。

チャネル読取り動作中、各処理装置はテープ媒体からの
直列データ・ストリームから、短縮されたデータ・セッ
トを、ＰＤ　１、ＰＤ　２、ＰＤ　３及びＰＤ　４の順
に、そして再びＰＤ　１から順次に、下部インタフェー
スＢで受取る。このデータ転送のパケット化プロセスは
、テープ媒体から全短縮データ・ストリームを受取るま
で継続する。各処理装置はその下部インタフェースＢに
記憶装置Ｂを含み、その内部の復号器が下部記憶装置Ｂ
を空にする間に短縮セットを受取り、該データ・セット
を短縮解除するために保持する。これは次の処理装置が
それぞれの短縮データ・セットを順次に受取り短縮解除
することを可能にする。短縮解除されたセットをＰＤ　
４が受取る時点までに、ＰＤ　ｌはその最後のセットを
十分に短縮解除し、その記憶装置Ｂの最小部分を空にし
、その次の短縮データ・セットを受取ることができる。

各処理装置はその復号器からの短縮解除されたセットの
出力を、その記憶装置Ａに記憶する。記憶装置Ａは前述
のように５１２バイトのサイズである。

記憶装置Ａかもの短縮解除セットは最初に受取った順序
でホスト・チャネルに転送される。もしホスト・チャネ
ルの転送速度が各処理装置内の復号器の組合せスルーブ
ツト速度を越えなければ、ＰＤ　４が短縮セットの転送
を開始する時点までに、ＰＤｌはホスト・チャネル・イ
ンタフェースでその次のセットの転送を開始できる。

もしホストへの転送速度が短縮システムの組合せスルー
ブツト速度を越えれば、所与の短縮装置は一時的にその
次のセットの転送を開始不可能になり、その上部バッフ
ァが十分に満たされ、それがデータ転送を再開すること
を可能にする前記時点まで当該装置はチャネルへのデー
タ転送を停止する。各短縮装置は、チャネル・インタフ
ェースによりホストから読取られた最後の上部バッファ
・アドレスに続くデータがその上部バッファで使用可能
になることを連続的に検査する。所与の短縮装置がホス
トにデータを転送している間に、もし上部バッファに使
用可能なデータがなければ、短縮装置は最後のバイトが
転送されるとチャネルへのデータ転送を停止する。

また短縮装置がホスト・チャネルにデータを転送してい
る間に、ひとたび上部バッファが空になると、該装置は
最後のバイトが転送されるとデータ転送をかならず停止
する。もしその上部バッファが十分に満たされれば、次
のデータ・バイトを転送する後続の装置はデータ転送が
可能になり、現在の装置の停止を無効にする。

テープ媒体システムでのデータ処理の詳細な説明は米国
特許第４４３５７６２号明細書に記載されている。

１０発明の効果 本発明により、多重並列処理装置によるデータ・ストリ
ームの分割及び合併の制御のための簡単なハトウェアが
提供される。

本発明により、分配順序づけ装置及びアセンブリング再
順序づけ装置、デマルチプレクサ及びマルチプレクサと
して動作できるハードウェアが処ａ装置とのインタフェ
ースに提供され、それによってハードウェア要求が少な
くなり、同時に該処理装置によるデータ・ストリームの
分割及び合併の制御が可能になる。

更に本発明により、多重並列処理装置の制御及び順序づ
けが提供され高機能化される。

更に本発明により、処理装置毎に最小データ速度が遠戚
されるように短縮及び短縮解除処理装置の制御及び順序
づけが提供される。

最後に本発明により、処理装置とのインタフェース毎に
別々のマルチプレクサ及びデマルチプレクサ制御ハード
ウェアを必要としない多重並列処理装置の順序づけが可
能になり、且つ入力インタフェース及び出力インタフェ
ースでデータ・ストリームのマルチプレクシング及びデ
マルチプレクシングの制御が確実になる。

【図面の簡単な説明】

第１図は本発明による複数の処理装置−図面では４つの
処理装置を示す−のシステム・ブロック図である。 第２図は第１図の２つの処理装置を表わす概要図である
。 第３図は本発明による短縮装置を示す第１図の処理装置
のより詳細なブロック図である。 第４図は第３図によるブロック図によって送られるデー
タの形式を示す図である。 １２・・・・チャネル・アダプタ（ＣＡ）、１７・・・
・処理装置（ＰＤ）、２１．２３・・・・入出力制御部
、２５．２９・・・・デマルチプレクサ／マルチプレク
サ、３６・・・・符号器、３７・・・・マルチプレクサ
／デマルチプレクサ、３８・・・・復号器、４１・・・
・マルチプレクサ／デマルチプレクサ、１１４・・・・
符号器、１２４・・・・復号器、１３２・・・・事象カ
ウンタ、１３４・・・・インタフェース制御部、１３６
・・・・記憶装置、１３８・・・・事象カウンタ、１４
０・・・・記憶装置、１４２・・・・インタフェース制
御部、１４４・・・・速度整合バッファ。 利用装置へ ＃１３図 （２） （３〉

Claims (10)

【特許請求の範囲】
1. （１）データ・ストリームを処理し並列且つ順次に接続
   された複数のデータ処理装置を含む情報処理システムで
   あって、該データ処理装置の各々は、そのデータ処理装
   置が一定サイズのデータ・セクション、１つのデータ・
   セットを受取っている回数をカウントする手段、 連結されている該データ・セットを記憶する第１の記憶
   手段、 前記カウント手段により制御され、次の順次に接続され
   たデータ処理装置に信号を送り、このデータ処理装置は
   そのデータ・セットを受取っていること及び次のデータ
   処理装置はそのデータ・セットを受取るべきことを知ら
   せる第１の信号手段、 そのデータ・セットを処理する処理装置、 前記処理装置により処理された該データ・セットを記憶
   する第２の記憶手段、 前記第２の記憶手段はその処理されたデータ・セットを
   伝達する動作が可能であることを知らせる第２の信号手
   段、及び 該複数の並列データ処理装置のうちの他の処理装置から
   のシーケンスを含めてその処理されたデータ・セットを
   伝達する手段 を含む情報処理システム。
2. （２）請求項（１）記載のシステムであって、該複数の
   データ処理装置の各々により処理された各データ・セッ
   トは全ての可能な完全なセットが該データ・ストリーム
   から取り去られた後に残された残余バイト長の外に５１
   ２バイトを含む情報処理システム。
3. （３）請求項（１）記載のシステムであって、前記処理
   装置は２進算術短縮プロセッサである情報処理システム
   。
4. （４）請求項（１）記載のシステムであって、前記処理
   装置は短縮プロセッサの符号器である情報処理システム
   。
5. （５）請求項（４）記載のシステムであって、該データ
   処理装置の各々の前記第１の記憶手段、前記カウント手
   段及び前記第１の信号手段は協力してデマルチプレクサ
   を形成し各データ処理装置の前記符号器の各々に１つの
   データ・セットを順次に送る情報処理システム。
6. （６）データ・ストリームを処理し並列且つ順次に接続
   された複数のデータ処理装置を含む情報処理システムで
   あって、該データ処理装置の各々は、該データ・ストリ
   ームからデータ・セットを受入れ記憶する第１の記憶装
   置、 前記記憶装置が受取った一定数のバイトをカウントし、
   前記記憶装置が受取ったデータの量を制御することによ
   り該データ・セットを形成する第１の事象カウンタ、 このデータ処理装置がそのデータ・セットを受取ったこ
   と及び次のデータ処理装置がそのデータ・セットを受取
   るべきことを示す該データ・セットのカウントに達する
   前記第１の事象カウンタにより制御され、次の順次接続
   されたデータ処理装置を活動化させる第１のインタフェ
   ース制御部、 第１の記憶装置からのデータ・セットを短縮し且つセッ
   ト終了信号を付加する符号器を含む短縮システム、 前記短縮システムの前記符号器からの該短縮データ・セ
   ットを受入れ記憶する第２の記憶装置、該セット終了信
   号をセンスすることにより前記符号器によって全データ
   ・セットが短縮された時期を決定する第２の事象カウン
   タ、 該セット終了信号をセンスして該データ・セットが短縮
   されたと判定する前記第２の事象カウンタにより制御さ
   れ、前記第２のインタフェース制御部が前記第２の事象
   カウンタにより活動化されると前記第２の記憶装置から
   の該短縮データ・セットを伝達し、それがその短縮デー
   タ・セットを伝達したことを次のデータ処理装置に知ら
   せる第２のインタフェース制御部、及び 利用装置により使用するために各データ処理装置内の第
   ２の記憶装置の各々から該短縮データ・セットを伝達す
   る手段 を含み、 それによって該利用装置は該データ・ストリームから取
   出されたセットのシーケンスと同じシーケンスで該短縮
   データ・セットを受取る 情報処理システム。
7. （７）請求項（６）記載のシステムであって、前記第２
   の記憶装置は更に前記第２のインタフェース制御部の制
   御の下に該利用装置からの短縮されたデータ・セットを
   受入れるように適応され、前記第２の事象カウンタは前
   記第２の記憶装置が当該短縮されたデータ・セット及び
   該セット終了信号を記憶していることをセンスし、 前記第２のインタフェース制御部は、該セット終了信号
   が前記第２の事象カウンタによりセンスされたことを前
   記第２のインタフェース制御部がセンスすると、その関
   連した第２の記憶装置へのデータ転送を終了させ、次の
   データ処理装置内の第２のインタフェース制御部を活動
   化させ、 前記短縮システムは更に前記第２の記憶装置に記憶され
   た該短縮データ・セットを短縮解除する復号器を含み、 前記第１の記憶装置は更に前記復号器により短縮解除さ
   れたデータ・セットを記憶し、 前記第１の事象カウンタは更に短縮解除されたデータ・
   セットをカウントし、そのデータ処理装置の短縮解除さ
   れたデータ・セットが伝達されたことを前記第１のイン
   タフェース制御部に知らせ、且つ前記インタフェース制
   御部は次のデータ処理装置の第１のインタフェース制御
   部に伝送制御を移し、それによって各データ処理装置の
   第１の記憶装置の各々からの該短縮解除されたデータ・
   セットは、該短縮解除されたデータ・セットの原シーケ
   ンスに該短縮解除されたデータ・セットを入れる 情報処理システム。
8. （８）請求項（６）記載のシステムであって、該複数の
   データ処理装置の各々により処理された各データ・セッ
   トは、全ての可能な完全なセットが該データ・ストリー
   ムから取り去られた後に残された残余バイト長の外に５
   １２バイトを含む情報処理システム。
9. （９）請求項（７）記載のシステムであって、前記符号
   器および復号器は２進算術短縮プロセスを使用してデー
   タを圧縮し且つ圧縮解除する情報処理システム。
10. （１０）請求項（７）記載のシステムであって、データ
    処理装置の各々の前記第１の記憶装置、前記第１の事象
    カウンタ及び前記第１のインタフェース制御部は協力し
    てデマルチプレクサ及びマルチプレクサを形成し、各々
    の関連した符号器に１つのデータ・セットを送り且つ各
    々の関連した復号器からの１つのデータ・セットを組合
    わせる情報処理システム。