JPS6051671B2 - Electronic clock correction signal generator - Google Patents

Electronic clock correction signal generator

Info

Publication number
JPS6051671B2
JPS6051671B2 JP54090808A JP9080879A JPS6051671B2 JP S6051671 B2 JPS6051671 B2 JP S6051671B2 JP 54090808 A JP54090808 A JP 54090808A JP 9080879 A JP9080879 A JP 9080879A JP S6051671 B2 JPS6051671 B2 JP S6051671B2
Authority
JP
Japan
Prior art keywords
signal
output
circuit
gate
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54090808A
Other languages
Japanese (ja)
Other versions
JPS5614979A (en
Inventor
久司 河原
忠史 花岡
真道 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP54090808A priority Critical patent/JPS6051671B2/en
Priority to US06/169,066 priority patent/US4367958A/en
Priority to DE19803027127 priority patent/DE3027127A1/en
Priority to GB8023383A priority patent/GB2058413B/en
Publication of JPS5614979A publication Critical patent/JPS5614979A/en
Publication of JPS6051671B2 publication Critical patent/JPS6051671B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/001Electromechanical switches for setting or display
    • G04C3/007Electromechanical contact-making and breaking devices acting as pulse generators for setting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Description

【発明の詳細な説明】 本発明は、デジタル電子時計の時刻、カレンダー及びア
ラーム機能等の修正を行う為の修正信号発生装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a correction signal generating device for correcting the time, calendar, alarm functions, etc. of a digital electronic watch.

近年デジタル電子時計の進歩と共に、多種多様の機能が
時計機能に付加されてきており、その為に時計の操作は
極めて複雑になり、操作の時間も長くなつてしまつてい
る。
In recent years, with the advancement of digital electronic watches, a wide variety of functions have been added to the watch functions, and as a result, the operation of the watch has become extremely complicated and the operation time has become longer.

従来、デジタル電子時計に於いてアラーム時刻のセット
を行う場合、機能選択スイッチにより機能を選択し、修
正桁選択スイッチにより修正桁を選択し、設定スイッチ
によりセットを行うと云ういわゆるセレクト、アンド、
セット方式がとられて来ていた。
Conventionally, when setting the alarm time on a digital electronic clock, the function is selected using the function selection switch, the correction digit is selected using the correction digit selection switch, and the setting is performed using the setting switch.
A set method was adopted.

上記セット方式に於いては、個々の桁に対するJ修正桁
選択を行う必要があり、又選択された修正桁に対してセ
ットボタンを複数回押してセットする方式である為、操
作が複雑であると共に長いセット時間を必要とし、アラ
ーム等の機能を使いにくいものとしていた。
In the above setting method, it is necessary to select the J correction digit for each digit, and the selected correction digit is set by pressing the set button multiple times, so the operation is complicated and This required a long set time and made functions such as alarms difficult to use.

しかるに使用者からは操作性の良い機能付デジタル電子
時計が望まれていた。本発明の目的は、前述の如き欠点
を改良し、簡明で操作性の良い修正装置を備えた電子時
計を提供することにある。
However, users have been demanding digital electronic watches with functions that are easy to operate. SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks and to provide an electronic timepiece equipped with a correction device that is simple and easy to operate.

以下本発明の実施例を図面に基き説明する。Embodiments of the present invention will be described below based on the drawings.

第1図は本発明のデジタル電子時計の外観図であり、2
0はデジタル電子時計。7はデジタル表示装置であり、
機能選択ボタン20bの操作により時刻内容、カレンダ
ー内容及び、アラーム内容を切り換え表示する。
FIG. 1 is an external view of the digital electronic watch of the present invention, and 2
0 is a digital electronic clock. 7 is a digital display device;
By operating the function selection button 20b, time contents, calendar contents, and alarm contents are switched and displayed.

20cはりユーズであり、(N)ポジションでは前記機
能選択ボタン20bにより選択された機能の内容を通常
表示、且つりユーズ20cを回転させても何の修正も行
なわない。
In the (N) position, the content of the function selected by the function selection button 20b is normally displayed, and no correction is made even if the user 20c is rotated.

りユーズ20cを一段引いて(M)ポジションにすると
、前記機能選択ボタン20bにより選択された機能の修
正又はセット状態となり、りユーズ20cを正、逆に回
転させることにより、アップ又はダウンの修正又はセッ
トが行なわれる。第2図は第1図に示すりユーズ20c
の操作により制御される回転スイッチの平面図である。
30は回転スイッチであり、スイッチ基板30aには回
転軸30bが設けられ、この回転軸30bには2つの可
能接点S4,S5を有するスイッチ片30cが回転可能
に取り付けられており、更にスイッチ基板30aの面上
には前記回転軸30bを中心として3つの固定接点Sl
,S2,S3が120度間隔で配置されている。
When the rear use 20c is pulled out one step to the (M) position, the function selected by the function selection button 20b is corrected or set, and by rotating the rear use 20c in the forward or reverse direction, it is possible to correct or set the function up or down. A set is made. Figure 2 is similar to that shown in Figure 1.
FIG. 3 is a plan view of a rotary switch controlled by the operation of FIG.
30 is a rotary switch, a rotary shaft 30b is provided on the switch board 30a, a switch piece 30c having two possible contacts S4 and S5 is rotatably attached to this rotary shaft 30b, and the switch board 30a is rotatably attached to the rotary shaft 30b. There are three fixed contacts Sl on the surface of the rotating shaft 30b.
, S2, and S3 are arranged at 120 degree intervals.

そして、可動接点S4,S5は回転軸30bを介して電
源レベル■DDに接続されており、固定接点Sl,S2
,S3は後述する如く修正信号発生回路に接続されてい
る。
The movable contacts S4 and S5 are connected to the power supply level ■DD via the rotating shaft 30b, and the fixed contacts Sl and S2
, S3 are connected to a correction signal generation circuit as described later.

次に該回転スイッチ30のりユーズ20cによる制御動
作を説明する。
Next, the control operation by the glue user 20c of the rotary switch 30 will be explained.

今、前記りユーズ20cを正転させると、前記可動接点
S4,S5が回転軸30bを中心に時計方向に回転しは
じめ、可動接点S4と固定接点S1が接触.していたも
のが接触しなくなり、固定接点Sl,S2,S3のいず
れもが可動接点S4,S5と接触しなくなる。
Now, when the user 20c is rotated in the forward direction, the movable contacts S4 and S5 begin to rotate clockwise around the rotating shaft 30b, and the movable contact S4 and the fixed contact S1 come into contact. The fixed contacts S1, S2, and S3 no longer come into contact with the movable contacts S4 and S5.

更に該可動接点S4,S5が時計方向に回転されていく
と、可動接点\が固定接点S2と接触する。更に該可動
接点S4,S5が回転すると、再び固定接点Sl,S2
,S3のいずれとも接触しない状態になる。更に前記可
動接点S4,S5が回転すると、該可動接点S4と固定
接点S3が接触する。更に前記りユーズ20cにより可
動接点S4,S5が回転されていくと、該可動接点S5
と固定接点S1、可動接点S4と固定接点S2、可動接
点S5と固定接点S3が順次、連続的に接触していく。
すなわち、前記りユーズ20cを正転させるとl前記可
動接点S4,S5が前記固定接点Sl,S2,S3の順
に連続的に接触をくり返すことになる。
When the movable contacts S4 and S5 are further rotated clockwise, the movable contact \ comes into contact with the fixed contact S2. When the movable contacts S4 and S5 further rotate, the fixed contacts Sl and S2 rotate again.
, S3. When the movable contacts S4 and S5 further rotate, the movable contact S4 and the fixed contact S3 come into contact with each other. When the movable contacts S4 and S5 are further rotated by the user 20c, the movable contacts S5
and the fixed contact S1, the movable contact S4 and the fixed contact S2, and the movable contact S5 and the fixed contact S3 successively contact each other.
That is, when the user 20c is rotated in the normal direction, the movable contacts S4 and S5 repeatedly contact the fixed contacts S1, S2, and S3 in this order.

又、前記りユーズ20cを逆転させた場合には前記可動
接点S4,S5が反時計方向に回転する為可動接点S4
,S5と、固定接点Sl,S2,S3との接触順序は、
Sl,S3,S2の順で連続的に接触をくり返す。
Furthermore, when the user 20c is reversed, the movable contacts S4 and S5 rotate counterclockwise, so the movable contact S4
, S5 and the fixed contacts Sl, S2, S3 are contacted in the following order:
Contact is continuously repeated in the order of Sl, S3, and S2.

本発明に於ける回転スイッチの条件は、可動接点と固定
接点との接触を順次行わせる為に可動接点と固定接点と
が共通の約数を有さない数値関係″にあれば良く、固定
接点をnとした楊合可動接点をn−1にすれば良い。
The conditions for the rotary switch in the present invention are that the movable contact and the fixed contact have a numerical relationship that does not have a common divisor in order to make contact between the movable contact and the fixed contact sequentially, and the fixed contact If n is the number of movable contacts, n-1 may be used.

なお、腕時計の様な限られたサイズに於ては本実施例の
如くnを3、すなわち固定接点3、可動接点を2とする
か、又はnを4、すなわち固定接点を4、可能接点を3
とするのが最適である。
In addition, in the case of a limited size such as a wristwatch, n may be set to 3 as in this embodiment, that is, 3 fixed contacts and 2 movable contacts, or n may be set to 4, that is, 4 fixed contacts and 2 movable contacts. 3
It is best to

第3図は、本発明によるデジタル電子時計の回路ブロッ
ク線図であり、第4図は第第3図回路ブロック線図中に
主要電圧波形図である。2は水晶発振器、3は分周回路
であり、前記水晶発振器2からの信号を入力して1Hz
及び2K圧の分周信号を出力する。
FIG. 3 is a circuit block diagram of the digital electronic timepiece according to the present invention, and FIG. 4 is a main voltage waveform diagram in the circuit block diagram of FIG. 3. 2 is a crystal oscillator, 3 is a frequency dividing circuit, which inputs the signal from the crystal oscillator 2 and converts the signal to 1Hz.
and outputs a frequency-divided signal of 2K pressure.

4は計時カウンターであり、アップダウンカウンターよ
り構成されており前記分周回路3からの1Hzの分周信
号を入力として計時動作を行い時、分、秒の計時情報を
出力する。
Reference numeral 4 denotes a time counter, which is composed of an up/down counter, receives the 1 Hz frequency divided signal from the frequency dividing circuit 3 as input, performs a time measurement operation, and outputs time information of hours, minutes, and seconds.

5はカレンダーカウンターであり、アップダウンカウン
ターより構成されており前記計時カウンター4の桁上げ
信号によりカウント動作し年、月、日のカレンダー情報
を出力する。
Reference numeral 5 denotes a calendar counter, which is composed of an up/down counter, performs a counting operation in response to a carry signal from the time counter 4, and outputs calendar information for the year, month, and day.

21はアラームメモリー回路であり、アップダウンカウ
ンター構成とな、つており時、分、秒のアラーム情報を
出力すると共に、アラ−ムー致回路22により前記計時
カウンター4との一致を検出し、音響駆動回路24を介
して音響装置25により報知音を出力する。
Reference numeral 21 denotes an alarm memory circuit, which has an up-down counter configuration and outputs hour, minute, and second alarm information, and an alarm matching circuit 22 detects coincidence with the time counter 4 and generates an acoustic drive. A notification sound is outputted by the audio device 25 via the circuit 24.

23は機能選択回路であり、3段のシフトレジスターで
構成され、前記機能選択ボタン20bの操作により機能
選択用スイッチ20eが動作し該機能選択回路23から
時刻機能、カレンダー機能、アラーム機能が選択され、
各々TK,CA,鮭の機能選択信号が出力される。
Reference numeral 23 denotes a function selection circuit, which is composed of a three-stage shift register, and when the function selection button 20b is operated, a function selection switch 20e is operated, and the time function, calendar function, and alarm function are selected from the function selection circuit 23. ,
Function selection signals for TK, CA, and salmon are output, respectively.

前記機能選択回路23からの機能選択信号TK,CA,
AL,により前記計時カウンター牡カレンダーカウンタ
ー5、アラームメモリ回路21の情報が表示切り換え回
路6により選択的に表示装置7に表示されると共に、前
記計時カウンター4、カレンダーカウンター5、アラー
ムメモリー回路21が選択的に修正又はセット可能状態
となる。
Function selection signals TK, CA, from the function selection circuit 23
AL, the information of the time counter 5, calendar counter 5, and alarm memory circuit 21 is selectively displayed on the display device 7 by the display switching circuit 6, and the time counter 4, calendar counter 5, and alarm memory circuit 21 are selected. can be modified or set automatically.

8はチヤタリング防止回路であり、前記回転スイッチ3
0の回定接点Sl,S2,S3に対応してラッチ回路8
a,8d,8eが設けられている。
8 is a chattering prevention circuit, and the rotary switch 3
The latch circuit 8 corresponds to the rotating contacts Sl, S2, and S3 of 0.
a, 8d, and 8e are provided.

該ラッチ回路8aは、セットリセットフリップフロップ
8c(50Rゲート8bから構成されており該セットリ
セットフリップフロップ8cのセット端子は前記固定接
点S1と接続され、リセット端子は前記固定接点S2,
S3が0Rゲート8bを介して接続されている。前記ラ
ッチ回路8d,8eもラッチ回路8aと同様な構成を取
り、ラッチ回路8dのセット端子は前記固定接点S2と
接続され、リセット端子は固定接点Sl,S3が0Rゲ
ートを介して接続されている。
The latch circuit 8a is composed of a set-reset flip-flop 8c (50R gate 8b), the set terminal of the set-reset flip-flop 8c is connected to the fixed contact S1, and the reset terminal is connected to the fixed contact S2,
S3 is connected via the 0R gate 8b. The latch circuits 8d and 8e also have the same configuration as the latch circuit 8a, and the set terminal of the latch circuit 8d is connected to the fixed contact S2, and the reset terminal is connected to the fixed contacts Sl and S3 via an 0R gate. .

又、ラッチ回路8eのセット端子は固定接点S3に接続
され、リセット端子は固定接点Sl,S2が0Rゲート
を介して接続されている。次にチヤタリング防止回路8
の動作を説明する。
Further, the set terminal of the latch circuit 8e is connected to the fixed contact S3, and the reset terminal is connected to the fixed contacts Sl and S2 via an 0R gate. Next, the chattering prevention circuit 8
Explain the operation.

前記回転スイッチ30が時計方向に回転されると、該回
転スイッチ30の可動接点S4,S5が固定接点Sl,
S2,S3と接触し、Sl,S2,S3の順に“゜H゛
レベルの接点信号を出力する。
When the rotary switch 30 is rotated clockwise, the movable contacts S4, S5 of the rotary switch 30 change to the fixed contacts Sl,
It makes contact with S2 and S3, and outputs a "°H" level contact signal in the order of Sl, S2, and S3.

しかるに、最初の状態に於いて前記固定接点S1が可動
接点4と接触していて゜゜H゛レベルの接点信号を出力
すると、前記ラッチ回路8aのセットリセットフリップ
フロップ8cがセットされラッチ信号Aは“H゛レベル
の信号を出力する。
However, in the initial state, when the fixed contact S1 is in contact with the movable contact 4 and outputs a contact signal of ゜゜H level, the set/reset flip-flop 8c of the latch circuit 8a is set and the latch signal A becomes ``H''. Outputs a level signal.

同時に前記ラッチ回路8d,8eはリセット状態となり
各々のラッチ信号B,Cは″L″レベルになる。そして
前記回転スイッチ30が回転されることにより次の状態
として、前記固定接点Sl,S2,S3からの接点信号
はいずれもがオープンとなるが前記ラッチ回路8a,8
d,8eからの各ラッチ信号は前レベルを維持する。
At the same time, the latch circuits 8d and 8e go into a reset state, and the respective latch signals B and C become "L" level. When the rotary switch 30 is rotated, in the next state, all of the contact signals from the fixed contacts Sl, S2, and S3 become open, but the latch circuits 8a and 8
Each latch signal from d and 8e maintains the previous level.

更に前記回転スイッチ30が回転されると、固定接点S
2の接点信号が“゜H゛レベルとなりラッチ回路8dが
セットされラッチ信号Bが゜゜H゛レベルになると共に
、ラッチ回路8a,8eはリセット状態となりラッチ回
路8aのラッチ信号Aは・゜゜H゛レベルから゛L゛レ
ベルに変化する。
When the rotary switch 30 is further rotated, the fixed contact S
The contact signal of No. 2 becomes "゜H" level, the latch circuit 8d is set, and the latch signal B becomes ゜゜H゛ level, and the latch circuits 8a and 8e are reset, and the latch signal A of the latch circuit 8a becomes ゜゜H゛. Changes from level to 'L' level.

更に前記回転スイッチ30が回転されると、固定接点S
l,S2,S3からの接点信号はいずれも再びオープン
となるが、前記ラッチ回路8a,8d,8eのラッチ信
号A,B,Cは前のレベルを維持する。そして前記回転
スイッチ30が更に回転する事により、前記固定接点S
?点信号が゛゜H゛レベルになり前記ラッチ回路8eか
らのラッチ信号Cが“H゛レベルにされると共に、前記
ラッチ回路8a,8dはリセットされ、ラッチ信号A及
びBは“゜L゛レベルになる。更に前記回転スイッチ3
0が回転されて固定接点S1の接点信号が゛゜H゛レベ
ルになると、前記ラッチ回路8aがセットされラッチ信
号Aは4゜L3゛レベルから“゜H゛レベルになると共
にラッチ回路8d,8eはリセットされ、ラッチ信号B
及びCは“゜L゛レベルにされる。
When the rotary switch 30 is further rotated, the fixed contact S
The contact signals from I, S2, and S3 are all opened again, but the latch signals A, B, and C of the latch circuits 8a, 8d, and 8e maintain their previous levels. Then, as the rotary switch 30 further rotates, the fixed contact S
? The point signal goes to the "H" level and the latch signal C from the latch circuit 8e goes to the "H" level, and the latch circuits 8a and 8d are reset, and the latch signals A and B go to the "L" level. Become. Furthermore, the rotary switch 3
0 is rotated and the contact signal of the fixed contact S1 becomes ``H'' level, the latch circuit 8a is set and the latch signal A changes from the 4゜L3゛ level to the ``゜H'' level, and the latch circuits 8d and 8e become Reset and latch signal B
and C are set to the "°L" level.

上記の如くチヤタリング防止回路8は、前記回転スイッ
チ30の固定接点Sl,S2,S3に対応してラッチ回
路8a,8d,8eを設けることにより、回転スイッチ
からの唯一の接点信号により接点信号に対応したラッチ
回路をセット、他のラッチ回路をリセットし、次の接点
信号が来るまで状態を維持すると同時にチヤタリングを
防止する機能を有する。
As described above, by providing latch circuits 8a, 8d, and 8e corresponding to the fixed contacts Sl, S2, and S3 of the rotary switch 30, the chattering prevention circuit 8 responds to the contact signal using the only contact signal from the rotary switch. It has the function of setting a latch circuit that has been set, resetting other latch circuits, maintaining the state until the next contact signal arrives, and at the same time preventing chattering.

前記接点信号、Sl,S2,S3は第4図イ,C],ハ
に示す電圧波形であり、前記ラッチ回路8からラッチ信
号A,B,Cは第4図二,ホ,へに示すとおりである。
The contact signals Sl, S2, and S3 have the voltage waveforms shown in FIG. It is.

20dは前記りユーズ20cに対応して設けられた修正
信モードスイッチ、9,10,11はANDゲートであ
り、前記ラッチ信号A,B,Cを入力として前記修正モ
ードスイッチ20dにより修正可能状態にセットされる
。上記構成により通常前記りユーズ20cは(N)ポジ
ションにあるので前記修正モードスイッチ20dは0F
F状態で、スイッチ信号は46L″レベルにある。
20d is a correction signal mode switch provided corresponding to the above-mentioned use 20c, and 9, 10, and 11 are AND gates, and when the latch signals A, B, and C are input, the correction mode switch 20d enables correction. Set. With the above configuration, the user 20c is normally in the (N) position, so the correction mode switch 20d is set to 0F.
In the F state, the switch signal is at the 46L'' level.

従つて前記ANDゲート9,10,11は閉じられてお
りラッチ信号A,B,Cは出力されない。従つて、この
状態で前記りユーズ20cをまわしても修正又はセット
動作は行なわれない。次に前記りユーズ20cを一段引
いて(M)ポジションにすると、前記修正モードスイッ
チ20dが入りスイッチ信号は“゜H゛とされ、前記,
ANDゲート9,10,11を開きラッチ信号A,B,
Cを出力する修正可能状態となる。
Therefore, the AND gates 9, 10, and 11 are closed, and the latch signals A, B, and C are not output. Therefore, even if the user 20c is turned in this state, no correction or setting operation will be performed. Next, when the above-mentioned user 20c is pulled one step to the (M) position, the correction mode switch 20d is turned on and the switch signal becomes "°H".
Open AND gates 9, 10, 11 and latch signals A, B,
It becomes possible to modify by outputting C.

12はパルス化回路であり、前記りユーズ20cの操作
に連動しチヤタリング防止回路8より発生されるラッチ
信号Aをデーター入力とし、前記分周回路3からの2K
圧の分周信号をクロック入力とする第1のDタイプフリ
ップフロップ12aと、該フリップフロップ12aの(
Q)出力をデーター入力とし、前記2KHzの分周信号
をインバーター19を介して反転させた信号をクロック
入力とする第2のDタイプフリップフロップ12bと、
該第2のDタイプフリップフロップ12bの(Q)出力
と前記第1のDタイプフリップフロップ12a(7)α
Y出力とを入力としてパルス信号Dの出力するNORゲ
ート12cから構成されている。
Reference numeral 12 denotes a pulse generator, which uses the latch signal A generated by the chattering prevention circuit 8 in conjunction with the operation of the user 20c as a data input, and receives the 2K signal from the frequency divider circuit 3.
A first D-type flip-flop 12a whose clock input is a frequency-divided signal of
Q) a second D-type flip-flop 12b whose output is a data input and whose clock input is a signal obtained by inverting the 2KHz frequency-divided signal via an inverter 19;
(Q) output of the second D-type flip-flop 12b and the first D-type flip-flop 12a(7) α
It is composed of a NOR gate 12c which receives the Y output and outputs the pulse signal D.

13,14も上記パルス化回路12と同様の構成を取り
、各々前記チヤタリング防止回路8からのラッチ信号B
,Cに対応して設けられ、パルス信号E,Fを出力する
13 and 14 also have the same configuration as the above-mentioned pulse generation circuit 12, and each receives the latch signal B from the above-mentioned chattering prevention circuit 8.
, C, and output pulse signals E and F.

前記パルス化回路12の動作は、前記ANDゲート9を
介して入力されるラッチ信号Aが″W′レベルになると
前記パルス化回路12の第1のフリップフロップ12a
のデーター入力がセットされ、分周回路3からの2KH
z信号の最初の立下りに同期して該第1のフリップフロ
ップ12aの(Q)出力が″W3レベルになり第2のフ
リップフロップ12bのデーター入力がセットされる。
The operation of the pulsing circuit 12 is such that when the latch signal A input through the AND gate 9 becomes "W" level, the first flip-flop 12a of the pulsing circuit 12 is activated.
data input is set, and 2KH from frequency divider circuit 3 is set.
In synchronization with the first fall of the z signal, the (Q) output of the first flip-flop 12a goes to the "W3" level, and the data input of the second flip-flop 12b is set.

そして分周回路3からインバーター19を介して入力さ
れる2KHzの信号の最初の立下りに同期して前記第2
のフリップフロップ12bの(Q)出力が“゜H゛レベ
ルにされる。上記動作によつて第1のフリップフロップ
12af)マ出力が゜゜L゛レベルになつた時点から第
2のフリップフロップ12bの(Q)出力が46W′レ
ベルに変化するまでの時間巾、すなわちクロック信号2
KHzの半周期巾のパルス信号Dが0Rゲート12cの
出力端子に出力される。
Then, the second
The (Q) output of the flip-flop 12b is set to the "゜H" level. By the above operation, the output of the second flip-flop 12b is set to the "゜H" level. (Q) Time span until the output changes to 46W' level, that is, clock signal 2
A pulse signal D having a half period width of KHz is outputted to the output terminal of the 0R gate 12c.

前記13,14のパルス化回路からも上記と同様に前記
チヤタリング防止回路8からのラッチ信号B,Cが入力
されるごとに、分周回路3からの2KHz信号に同期し
た2K圧信号の半周期分のパルス信号E,Fが出力され
る。
Similarly to the above, each time the latch signals B and C from the chattering prevention circuit 8 are inputted from the pulsing circuits 13 and 14, a half cycle of the 2K voltage signal synchronized with the 2KHz signal from the frequency dividing circuit 3 is inputted. Pulse signals E and F corresponding to the number of minutes are output.

上記パルス化回路12,13,14と前記チヤ″タリン
グ防止回路8とにより、前記回転スイッチ30による接
点信号のチヤタリングを除去し、同期パルスを発生する
波形成形回路を構成している。
The pulsing circuits 12, 13, and 14 and the chattering prevention circuit 8 constitute a waveform shaping circuit that eliminates chattering of the contact signal caused by the rotary switch 30 and generates a synchronizing pulse.

15は方向検出回路であり、前記パルス化回路12,1
3,14に対応して設けられた3ケのセットリセットフ
リップフロップ(以下RS−FFを略記)16,17,
18から構成されている。
15 is a direction detection circuit, and the pulse generation circuit 12,1
Three set/reset flip-flops (hereinafter abbreviated as RS-FF) 16, 17, which are provided corresponding to 3, 14,
It consists of 18.

そして前記RS−FFl6のセット端子には前記パルス
化回路12からのパルス信号Dが入力さ”れ、リセット
端子には前記パルス化回路14からのパルス信号Fが入
力されて、出力端子Q,6には出力信号Pl6が出力さ
れ反転出力端子Q;には、出力信号ζが出力される。又
、RS−FFl7のセット端子にはパルス化回路13か
らのパルス信号Eが入力され、リセット端子にはパルス
化回路12からのパルス信号Dが入力されていて、出力
端子Ql7には出力信号Pl7が出力され、反転出力端
子Q,7には出力信号停が出力される。
The pulse signal D from the pulse generator 12 is input to the set terminal of the RS-FF16, the pulse signal F from the pulse generator 14 is input to the reset terminal, and the output terminals Q, 6 The output signal Pl6 is outputted to the inverting output terminal Q; and the output signal ζ is outputted to the inverted output terminal Q. Also, the pulse signal E from the pulse generator 13 is inputted to the set terminal of RS-FFl7, and the pulse signal E is inputted to the reset terminal. The pulse signal D from the pulsing circuit 12 is inputted, the output signal Pl7 is outputted to the output terminal Ql7, and the output signal stop is outputted to the inverting output terminal Q,7.

さらにRS−FFl8のセット端子にはパルス化回路1
4からのパルス信号Fが入力され、リセット端子にはパ
ルス化回路13からのパルス信号Eが入力されていて、
出力端子Ql8には出力信号P,8力咄力され、反転出
力端子0;には出力信号停が出力される。26は第1の
修正信号ゲート群であり、3ケのANDゲート26a,
26b,26cと0Rゲート26dから構成されている
Furthermore, the set terminal of RS-FFl8 has a pulse generator 1.
The pulse signal F from 4 is input, and the pulse signal E from the pulse generator 13 is input to the reset terminal.
An output signal P, 8 is applied to the output terminal Ql8, and an output signal OFF is applied to the inverted output terminal 0. 26 is a first correction signal gate group, which includes three AND gates 26a,
It consists of 26b, 26c and an 0R gate 26d.

又、ANDゲート26a,26b,26cの一方の入力
端子には各々前記RS−FFl6,l7,l8の出力端
子Ql6,Ql7,Ql8が接続されており、もう一方
の入力端子には各々パルス化回路13,14,12から
の出力端子が接続されていており、又、N1ゲート26
a,26b,26cの各出力端子が0Rゲート26dの
入力端子に接続されることにより0Rゲート26dの出
力端子からは加算修正信号Xが出力される。27は第2
の修正信号ゲート群であり、3ケのANDゲート27a
,27b,27cと0Rゲート27dから構成されてい
る。
Further, output terminals Ql6, Ql7, Ql8 of the RS-FFl6, l7, l8 are connected to one input terminal of the AND gates 26a, 26b, 26c, respectively, and a pulse generator circuit is connected to the other input terminal of the AND gates 26a, 26b, 26c. The output terminals from 13, 14, and 12 are connected, and the N1 gate 26
By connecting the output terminals of a, 26b, and 26c to the input terminal of the 0R gate 26d, the addition correction signal X is output from the output terminal of the 0R gate 26d. 27 is the second
is a group of modified signal gates, including three AND gates 27a.
, 27b, 27c and an 0R gate 27d.

そして各AMDゲート27a,27b,27cの一方の
入力端子は各々前記RS−FFl6,l7,l8からの
反転出力端子O;,QJ,σ;が接続され、もう一方の
入力端子は各々パルス化回路13,14,12からの出
力端子が接続されており、又、ANDゲート27a,2
7b,27cの各出力端子が前記0Rゲート27dの入
力端子に接続されることにより0Rゲート26dの出力
端子からは減算修正信号Yが出力される。次に上記構成
に於ける修正信号発生装置の動作を説明する。
One input terminal of each AMD gate 27a, 27b, 27c is connected to the inverted output terminal O;, QJ, σ; from the RS-FFl6, l7, l8, respectively, and the other input terminal is connected to a pulse generator, respectively. Output terminals from 13, 14, and 12 are connected, and AND gates 27a and 2
Since each output terminal of 7b and 27c is connected to the input terminal of the 0R gate 27d, the subtraction correction signal Y is output from the output terminal of the 0R gate 26d. Next, the operation of the correction signal generating device in the above configuration will be explained.

初期条件としてRS−FFl6がリセット、RS−FF
l7,l8がセット状態にあり、この状態に於いてりユ
ーズ20cを正転させると、前記波形成形回路からはパ
ルス信号D,E,Fが順番に出力され、最初に来るパル
ス信号DによつてRS−FFl6がセットされ出力端子
Ql6からは“゜H゛レベルの出力信号Pl6を出力し
第1の修正信号ゲート群26のANDゲート26aを開
くと共に、前記RS−FFl8の出力信号Pl8により
開かれていたANDゲート26cを通つて、前記0Rゲ
ート26dの出力端子から加算修正信号Xを出力する。
又、この時パルス信号Dにより前記RS−FFl7はリ
セットされ反転出力端子σ■からぱ゜H゛レベルの信号
蕗が出力され、前記第2の修正ゲート群27のハ■ゲー
27dを開くが、対応した前記パルス信号Fが出力され
ておらず減算修正信号Yは出力されない。
As an initial condition, RS-FFl6 is reset, RS-FF
l7 and l8 are in the set state, and in this state, when the user 20c is rotated in the normal direction, the pulse signals D, E, and F are output in order from the waveform shaping circuit, and the pulse signal D that comes first outputs the pulse signals D, E, and F. Then, RS-FFl6 is set, output signal Pl6 of "°H" level is output from output terminal Ql6, AND gate 26a of first correction signal gate group 26 is opened, and the output signal Pl8 of RS-FFl8 is opened. The addition correction signal X is outputted from the output terminal of the 0R gate 26d through the AND gate 26c which had been turned on.
Also, at this time, the RS-FF17 is reset by the pulse signal D, and a high level signal is output from the inverted output terminal σ, which opens the high gate 27d of the second correction gate group 27. The corresponding pulse signal F is not output, and the subtraction correction signal Y is not output.

次に前記パルス信号Eが出力されると、前記RS−FF
l7がセットされ出力端子Ql7から゜“H゛レベルの
出力信号Pl7が出力され、前記第1の修正信号ゲート
群26のANDゲート26bを開くと共に、前訃アS−
FFl6の出力信号Pl6によつて開かれていた前記A
NDゲート26aを通つて前記0Rゲート26dの出力
端子から加算修正信号xを出力する。
Next, when the pulse signal E is output, the RS-FF
17 is set, the output signal Pl7 of "H" level is output from the output terminal Ql7, and the AND gate 26b of the first correction signal gate group 26 is opened, and the pre-mortem gate S-
Said A opened by the output signal Pl6 of FFl6
The addition correction signal x is output from the output terminal of the 0R gate 26d through the ND gate 26a.

更にこの時前記パルス信号Eにより前記RS−FFl8
はリセットされる。該RS−FFl8がリセットされる
事により反転出力端子Q;には“゜H゛レベルの出力信
号?が出力され、前記第2のANDゲート27cが開か
れるが対応したパルス信号Dがこない為減算修正信号Y
は出力されない。次にパルス信号Fが来ると、前笛?S
−FFl8がセットされ出力端子Ql8から゛H゛レベ
ルの出力信号Pl8が出力され、第1の修正信号ゲート
群26のN1ゲート26cを開くと共に、RS−FFl
7の出力信号Pl6によつて開かれていたANDゲート
26bを通つて0Rゲート26dの出力端子から加算修
正信号xを出力する。又、この時パルス信号FによりR
S−FFl6がリセットされ、゜゜H゛レベルの反転出
力信号停を出力し、第2の修正信号ゲート群27のAN
Dゲート27aを開くが、これに対応したパルス信号E
がこない為、減算修正信号Yは出力されない。上述のご
とくりユーズ20cの正転を継続している間、前記パル
ス信号D,E,Fが方向検出回路15及び第1の修正信
号ゲート群26によつて選択され、加算修正信号Xとし
て連続的に出力される。
Furthermore, at this time, the pulse signal E causes the RS-FFl8 to
will be reset. As the RS-FF18 is reset, an output signal of "゜H" level is output to the inverted output terminal Q; and the second AND gate 27c is opened, but since the corresponding pulse signal D does not come, it is subtracted. Correction signal Y
is not output. Next time pulse signal F comes, is it a front whistle? S
-FFl8 is set, and output signal Pl8 of "H" level is output from output terminal Ql8, opens N1 gate 26c of first correction signal gate group 26, and RS-FFl8 is set.
The addition correction signal x is output from the output terminal of the 0R gate 26d through the AND gate 26b opened by the output signal Pl6 of 7. Also, at this time, the pulse signal F causes R
The S-FFl6 is reset and outputs an inverted output signal stop at the ゜゜H゛ level, and the AN of the second correction signal gate group 27
D gate 27a is opened, but the corresponding pulse signal E
Since the signal Y does not arrive, the subtraction correction signal Y is not output. While the user 20c continues to rotate normally as described above, the pulse signals D, E, and F are selected by the direction detection circuit 15 and the first correction signal gate group 26, and are continuously output as the addition correction signal X. is output as follows.

次にRS−FFl7,l8がリセット、RS−FFl6
がセットされた状態から前記りユーズ20cを逆転させ
ると、前記パルス化回路12,13,14からのパルス
信号はF.,E..Dの順で出力される。
Next, RS-FFl7 and l8 are reset, RS-FFl6
When the reverse use 20c is reversed from the state in which F. ,E. .. They are output in the order of D.

そして最初に来るパルス信号Fにより前記RS−FFl
8がセットされ出力端子Ql8から゛H゛レベルの出力
信号Pl8が出力され第1の修正信号ゲート群26のA
NDゲート26cを開くと共に、前緘S−FFl7の反
転出力信号蕗により開かれていた第2の修正信号ゲート
群27のの.ANDゲート27bを通つて減算修正信号
Yを前記0Rゲート27dの出力端子より出力する。又
、この時パルス信号FによりRS−FFl6がリセット
され反転出力端子Q=から“H゛レベルの・出力信号?
を出力し、第2の修正信号ゲート群27のN1ゲート2
7aを開く。次にパルス信号Eがくると、RS−FFl
7をセット、RS−FFl8をリセットすると共に前記
RS−FFl6の反転出力信号Pl6により開かれて)
いた前記第2の修正信号ゲート群27のANDゲート2
7aを通つて減算修正信号Yを出力する。この時第1の
修正信号ゲート群26のANDゲート26bは前記RS
−FFl7の出力信号P,7により開かれるが対応した
パルス信号Fがこない為加算修正信号Xは出力されない
。又、前証只S−FFl8の反転出力信号?により前記
第2の修正信号ゲート群27のANDゲート27cは開
かれる。
Then, the first pulse signal F causes the RS-FFl to
8 is set, and the output signal Pl8 of the "H" level is output from the output terminal Ql8, and the A of the first correction signal gate group 26
At the same time, the ND gate 26c is opened, and the second correction signal gate group 27, which had been opened by the inverted output signal of the front gate S-FF17, is opened. The subtraction correction signal Y is output from the output terminal of the 0R gate 27d through the AND gate 27b. Also, at this time, the RS-FF16 is reset by the pulse signal F, and an output signal of "H" level is output from the inverted output terminal Q=.
N1 gate 2 of the second correction signal gate group 27
Open 7a. Next, when pulse signal E comes, RS-FFl
7, resets RS-FFl8 and is opened by the inverted output signal Pl6 of said RS-FFl6)
AND gate 2 of the second modified signal gate group 27
A subtraction correction signal Y is output through 7a. At this time, the AND gate 26b of the first correction signal gate group 26
- It is opened by the output signals P and 7 of FF17, but since the corresponding pulse signal F does not come, the addition correction signal X is not output. Also, the inverted output signal of S-FFl8? Accordingly, the AND gate 27c of the second correction signal gate group 27 is opened.

次にパルス信号Dが来ると、前畜アS−FFl6がセッ
トされ出力端子Ql6から゜゜H゛レベルの信号Pl6
が出力され第1の修正信号ゲート群26のN1ゲート2
6aを開くと共に、前記RS−FFl7をリセットし、
反転出力信号覇により第2の修正信号27のANDゲー
ト27bを開く。
Next, when the pulse signal D comes, the previous address A S-FFl6 is set and the signal Pl6 of ゜゜H゛ level is sent from the output terminal Ql6.
is output and the N1 gate 2 of the first correction signal gate group 26
6a and reset the RS-FF17,
The AND gate 27b of the second correction signal 27 is opened by the inverted output signal.

そして、パルス信号Dは前記RS−FFl8の反転出力
信号席により開かれていた第2の修正信号ゲート群27
のANDゲート27cから0Rゲート27dを通つて減
算修正信号Yを出力する。又、この状態において5も第
1の修正信号ゲート群26の開かれたANDゲートに対
応するパルス信号は入力されず、加算修正信号Xは出力
されない。
Then, the pulse signal D is transmitted to the second modified signal gate group 27 which was opened by the inverted output signal seat of the RS-FF18.
A subtraction correction signal Y is output from the AND gate 27c through the 0R gate 27d. Further, in this state, the pulse signal corresponding to the opened AND gate 5 of the first correction signal gate group 26 is not input, and the addition correction signal X is not output.

上記の如く、前記りユーズ20cを正転させると回転ス
イッチ30からSl,S2,S3の順に接点信号が出力
され、ラッチ回路8、パルス化回路12,13,14を
介してパルス信号がD,E,Fの順で出力されることに
より、方向検出回路15と第1の修正信号ゲート群26
により前記パルス信号に対応した数の加算修正信号Xが
出力される。
As mentioned above, when the user 20c is rotated in the forward direction, the contact signals are outputted from the rotary switch 30 in the order of Sl, S2, and S3, and the pulse signals are outputted through the latch circuit 8 and the pulse circuits 12, 13, and 14 as D, By outputting E and F in this order, the direction detection circuit 15 and the first correction signal gate group 26
As a result, a number of addition correction signals X corresponding to the pulse signals are output.

又、前記りユーズ20cを逆転させると、回転スイッチ
30からSl,S2,S3の順に接点信号が出力され、
ラッチ回路8、パルス化回路12,13,14を介して
パルス信号がD,F,Eの順で.出力されることにより
、前記方向検出回路15と第2の修正信号ゲート群27
によつて前記パルス信号に対応した数の減算修正信号Y
を出力する。
Further, when the user 20c is reversed, contact signals are outputted from the rotary switch 30 in the order of Sl, S2, and S3.
The pulse signals are transmitted in the order of D, F, E through the latch circuit 8 and the pulse forming circuits 12, 13, 14. By being output, the direction detection circuit 15 and the second correction signal gate group 27
The number of subtraction correction signals Y corresponding to the pulse signal is determined by
Output.

前記各部の波形は第4図に示すものであり、パルス信号
D,E,Fは第4図卜,チ,りに示す電圧.波形になり
、前記方向検出回路15からの出力Pl69■LPl7
9[9P189巳−は第4図のヌ9ル,ヲ,ワ,力,ヨ
に示す電圧波形となり、加算修正信号X1減算修正信号
Yは各々第4図夕,レの如き電圧波形とする。そして、
前記加算修正信・号X1減算修正信号Yは各々前記計時
カウンター牡カレンダーカウンター5、アラームメモリ
ー回路21のアップカウント入力端子、ダウンカウント
入力端子に接続されており、前記機能選択回路23によ
り選択された機能の修正及びセットを前記りユーズ20
cの操作により行う。次に本発明デジタル電子時計の全
体の動作説明を行う。
The waveforms of each part are shown in FIG. 4, and the pulse signals D, E, and F are the voltages shown in FIG. waveform, and the output from the direction detection circuit 15 is Pl69■LPl7
9[9P189巳-- has the voltage waveforms shown in FIG. and,
The addition correction signal/signal X1 and the subtraction correction signal Y are connected to the up count input terminal and the down count input terminal of the time counter 5, alarm memory circuit 21, respectively, and are selected by the function selection circuit 23. Use 20 for modifying and setting functions.
Perform the operation in c. Next, the overall operation of the digital electronic timepiece of the present invention will be explained.

通常の状態に於いては、前記機能選択回路23により時
刻機能が選択されており、前記発振回路2からの発振信
号を入力として分周を行う分周回路3からの1Hz信号
を入力として計時動作を行う計時カウンター4により、
計時情報が表示切り換え回路6を介して表示装置7に表
示されてノいる。又、前記機能選択回路23から出力さ
れる時刻機能信号TKにより、前記計時カウンター4は
修正可能状態となり、前記加算修正信号X1減算修正信
号Yが入力されることにより該計時カウンター4の内容
を修正できる様になる。次にこの状態から時刻の修正を
行う為に前記りユーズ20cを1段引いて(N)ポジシ
ョンから(M)ポジションにすることで、前記機能修正
モードスイッチ20dが入り、ANDゲート9,10,
11を開いて修正信号の発生可能状態とする。
In a normal state, the time function is selected by the function selection circuit 23, and a 1Hz signal from the frequency divider circuit 3, which performs frequency division by inputting the oscillation signal from the oscillation circuit 2, is used as an input for timekeeping operation. By the time counter 4 that performs
Timing information is displayed on the display device 7 via the display switching circuit 6. Further, the time function signal TK outputted from the function selection circuit 23 enables the time counter 4 to be corrected, and the content of the time counter 4 is corrected by inputting the addition correction signal X1 and the subtraction correction signal Y. I will be able to do it. Next, in order to adjust the time from this state, the user 20c is pulled one step from the (N) position to the (M) position, and the function correction mode switch 20d is turned on, and the AND gates 9, 10,
11 to enable generation of a correction signal.

そしてりユーズ20cを正転させると、りユーズ20c
を回転させる早さに対応した、加算修正信号Xが出力さ
れ、前記計時カウンター4のアップカウント入力端子に
入力され計時カウンターの内容を増加させる方向に修正
する。又、前記りユーズ20cを逆転させれば、減算修
正信号Yが出力され、前記計時カウンター4のダウンカ
ウント入力端子に入力されて、計時カウンター4の内容
を減少方向に修正する。
And when you rotate the Riuse 20c in the normal direction, the Riuse 20c
An addition correction signal X corresponding to the speed of rotation is outputted and inputted to the up-count input terminal of the time counter 4 to correct the contents of the time counter in the direction of increasing it. Further, when the user 20c is reversed, a subtraction correction signal Y is outputted and inputted to the down count input terminal of the time counter 4, thereby correcting the contents of the time counter 4 in a decreasing direction.

修正が終つた段階で前記りユーズ20cを押し込むこと
により修正モードスイッチ20dを切れば通常の状態に
もどる。次に前記機能選択ボタン20eを1回押すと前
記機能選択回路23によりカレンダー機能が選択され、
表示装置7にはカレンダーカウンター5の内容が表示さ
れる。
When the correction is completed, the correction mode switch 20d is turned off by pushing in the user 20c to return to the normal state. Next, when the function selection button 20e is pressed once, the calendar function is selected by the function selection circuit 23,
The display device 7 displays the contents of the calendar counter 5.

又、機能選択回路23からのカレンダー機能選択信号C
Aによりカレンダーカウンター5は前記修正信号X,Y
を入力可能状態、すなわち修正可能状態とされる。カレ
ンダー内容を修正する為に前記りユーズ20cを1段引
いて修正信号発生可能状態とし、りユーズ20cを正転
又は逆転させると該りユーズの回転に対処した加算修正
信号X及び減算修正信号Yが出力され、カレンダーカウ
ンター5の内容を日から順次加算修正し月、年まて桁選
択することなく修正を行い前記表示装置7にその内容を
表示する。
In addition, the calendar function selection signal C from the function selection circuit 23
A, the calendar counter 5 receives the correction signals X, Y.
is in an input-enabled state, that is, in a modifiable state. In order to correct the contents of the calendar, the above-mentioned user 20c is pulled out by one step to make it possible to generate a correction signal, and when the above-mentioned user 20c is rotated forward or reverse, an addition correction signal X and a subtraction correction signal Y corresponding to the rotation of the corresponding use are generated. is output, the contents of the calendar counter 5 are sequentially added and corrected from the day, the month and year are corrected without selecting digits, and the contents are displayed on the display device 7.

修正が終つたら前記りユーズ20cを押して通常カレン
ダー機能にする。
When the correction is completed, press the use button 20c as described above to return to the normal calendar function.

さらに前記機能選択ボタン20eを1回押すと、機能選
択回路23によりアラーム機能が選択され、前記表示装
置7にはアラームメモリー回路21の内容が表示される
と同時に機能選択回路23からのアラーム機能選択信号
ALによりアラームメモリー回路21は修正可能状態と
なる。アラーム設定時刻を変更する場合には、前記りユ
ーズ20cを1段引いて修正信号信号発生可能状態とし
てから、該りユーズ20cを正転、又は逆転させること
により前記加算修正信号X1又は減算修正信号Yが出力
され、アラームメモリー回路2の内容を秒から順次加算
、又は減算方向に、分、時までの連続設定が可能となる
Further, when the function selection button 20e is pressed once, the alarm function is selected by the function selection circuit 23, and the contents of the alarm memory circuit 21 are displayed on the display device 7, and at the same time, the alarm function is selected from the function selection circuit 23. The signal AL brings the alarm memory circuit 21 into a modifiable state. To change the alarm setting time, pull the above-mentioned user 20c by one step to make it possible to generate a correction signal signal, and then rotate the corresponding use 20c forward or reverse to change the addition correction signal X1 or the subtraction correction signal. Y is output, and the contents of the alarm memory circuit 2 can be sequentially added or subtracted from seconds to minutes and hours.

上記操作によつてアラーム時刻の設定が終了したらりユ
ーズ20cをもとの(N)ポジションに押込んだ後、更
に前記機能選択ボタン20eを1回押して時刻機能に復
帰させることが出来る。上記のごとく本発明はりユーズ
によつて正、逆回転され、固定接点と可動接点とが共通
の約数を有さない数値関係にある回転スイッチと、該回
転スイッチの固定接点からの接点信号を成形する波形成
形回路と、該波形成形回路からの順次発生する接点信号
の順序を検出する方向検出回路とを設けることにより、
電子時計の時刻修正や、アラーム時刻の設定等を行う場
合、りユーズを正逆に回転させるだけで、増加又は減少
方向に修正することが出来、しかも修正速度をりユーズ
の回転速度によつて決めることが出来るため、電子時計
に於ける機能操作を著しく改良するものてある。
Once the setting of the alarm time is completed through the above operations, the user 20c can be pushed back to the original (N) position, and then the function selection button 20e can be pressed once to return to the time function. As described above, the rotary switch of the present invention is rotated forward and backward by the beam use, and the fixed contact and the movable contact have a numerical relationship that does not have a common divisor, and the contact signal from the fixed contact of the rotary switch. By providing a waveform shaping circuit for shaping and a direction detection circuit for detecting the order of contact signals sequentially generated from the waveform shaping circuit,
When adjusting the time on an electronic clock or setting an alarm time, the adjustment can be made in the direction of increase or decrease by simply rotating the dial in the forward or reverse direction. Since it can be determined, the function operation in electronic watches can be significantly improved.

しかも本願は、回転スイッチの可能接点と固定接点とを
各々複数とし、かつ両者を共通の約数を有さない数値関
係とすることによつて、りユーズ1回転当りのパルス発
生数を増加させることにより修正速度の変化巾を大きく
するとともに、この発生パルスの方向検出回路を、簡単
な回路構成により達成している。なお、本実施例ではデ
ジタル電子時計に於ける各機能の修正、セットを行う修
正信号発生装置について説明したが、指針式電子時計に
於いても、正、逆転するモータを備えたものに該修正信
号発生装置を設けることにより時刻修正を容易に行うこ
とが出来るし、さらに電子時計以外の各種装置に於ける
数値の設定や位置の設定用としても本発明の修正信号発
生装置は利用出来るものてある。
Moreover, the present invention increases the number of pulses generated per rotation of the rotary switch by providing a plurality of possible contacts and a plurality of fixed contacts of the rotary switch, and by setting them in a numerical relationship that does not have a common divisor. As a result, the range of change in the correction speed is increased, and the direction detection circuit for the generated pulses is achieved with a simple circuit configuration. In addition, in this embodiment, a correction signal generator for correcting and setting each function in a digital electronic watch was explained, but the correction signal generation device can also be applied to a pointer-type electronic watch equipped with a forward and reverse motor. By providing a signal generating device, time can be easily corrected, and the correction signal generating device of the present invention can also be used for setting numerical values and positioning in various devices other than electronic watches. be.

図面の簡単な説明第1図は本発明におけるデジタル電子
時計の外観図、第2図は第1図に示すりユーズの操作に
より制御される回転スイッチの平面図、第3図は回路ブ
ロック線図、第4図は第3図に於ける各部の電圧波形図
である。
BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an external view of the digital electronic timepiece according to the present invention, Fig. 2 is a plan view of a rotary switch shown in Fig. 1 and controlled by the user's operation, and Fig. 3 is a circuit block diagram. , FIG. 4 is a voltage waveform diagram of each part in FIG. 3.

20・・・・・・デジタル電子時計、20c・・・・・
りユーズ、30・・・・・・回転スイッチ、2・・・・
・・水晶発振回路、3・・・・・・分周回路、4・・・
・・・計時カウンター、8・・・・チヤタリング防止回
路、12,13,14・・・・・パルス化回路、15・
・・・・方向検出回路、16,17,18・・・・・・
RS−FFl26・・・・・・第1の修正信・号ゲート
群、27・・・・・・第2の修正信号ゲート群。
20...Digital electronic clock, 20c...
Reuse, 30...Rotary switch, 2...
...Crystal oscillation circuit, 3... Frequency divider circuit, 4...
...Time counter, 8...Chattering prevention circuit, 12, 13, 14...Pulsing circuit, 15.
...Direction detection circuit, 16, 17, 18...
RS-FF126...first modified signal/signal gate group, 27...second modified signal gate group.

Claims (1)

【特許請求の範囲】[Claims] 1 外部操作部材によつて正、逆回転され、固定接点と
可能接点とが共通の約数を有さない数値関係にある回転
スイッチと、前記各固定接点からの対応する接点信号に
よつてセットされ、かつ他の固定接点からの各々の接点
信号によつてリセットされる複数のフリップフロップよ
り成る接点信号ラッチ回路と、該接点信号ラッチ回路を
構成する各フリップフロップの出力信号をパルス化して
前記回転スイッチの動作に同期したパルス信号を出力す
るパルス化回路、前記回転スイッチを一方向に回転させ
ることによつてパルス化回路より順次発生される前記各
パルス信号によつて順次セットすると共に、セット信号
の次に発生するパルス信号によつてリセットされる複数
のフリップフロップより成る方向検出回路と、該方向検
出回路の各フリップフロップの出力と前記各パルス信号
を入力とする第1の修正信号ゲート群と、各フリップフ
ロップの反転出力と前記各パルス信号を入力とする第2
の修正信号ゲート群と、前記第1の修正信号ゲート群の
出力信号と第2の修正信号ゲート群の出力信号とを、各
々アップカウント入力及びダウンカウント入力とするア
ップダウンカウンタを備えたことを特徴とする電子時計
の修正信号発生装置。
1 Set by a rotary switch that is rotated forward and reverse by an external operating member and whose fixed contacts and possible contacts have a numerical relationship that does not have a common divisor, and corresponding contact signals from each of the fixed contacts. a contact signal latch circuit consisting of a plurality of flip-flops which are reset by respective contact signals from other fixed contacts; and the output signal of each flip-flop constituting the contact signal latch circuit is pulsed. A pulsing circuit that outputs a pulse signal synchronized with the operation of a rotary switch, which is sequentially set by each of the pulse signals sequentially generated by the pulsing circuit by rotating the rotary switch in one direction; a direction detection circuit consisting of a plurality of flip-flops that is reset by a pulse signal generated next to the signal; and a first correction signal gate receiving the output of each flip-flop of the direction detection circuit and each of the pulse signals as inputs. a second circuit whose inputs are the inverted output of each flip-flop and each of the pulse signals.
and an up/down counter that uses the output signal of the first modified signal gate group and the output signal of the second modified signal gate group as up-count input and down-count input, respectively. Features: Electronic clock correction signal generator.
JP54090808A 1979-07-17 1979-07-17 Electronic clock correction signal generator Expired JPS6051671B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP54090808A JPS6051671B2 (en) 1979-07-17 1979-07-17 Electronic clock correction signal generator
US06/169,066 US4367958A (en) 1979-07-17 1980-07-15 Correction signal generating system for an electronic timepiece
DE19803027127 DE3027127A1 (en) 1979-07-17 1980-07-17 CORRECTION SIGNAL GENERATOR ARRANGEMENT FOR AN ELECTRONIC CLOCK
GB8023383A GB2058413B (en) 1979-07-17 1980-07-17 Correction signal generating system for an electronic timepiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54090808A JPS6051671B2 (en) 1979-07-17 1979-07-17 Electronic clock correction signal generator

Publications (2)

Publication Number Publication Date
JPS5614979A JPS5614979A (en) 1981-02-13
JPS6051671B2 true JPS6051671B2 (en) 1985-11-15

Family

ID=14008888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54090808A Expired JPS6051671B2 (en) 1979-07-17 1979-07-17 Electronic clock correction signal generator

Country Status (1)

Country Link
JP (1) JPS6051671B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57161656A (en) * 1981-03-31 1982-10-05 Jeol Ltd Detection circuit for rotation

Also Published As

Publication number Publication date
JPS5614979A (en) 1981-02-13

Similar Documents

Publication Publication Date Title
US3928959A (en) Electronic timepiece
US4358837A (en) Time correcting method
JPS5833515B2 (en) clock
US4034551A (en) Safety feature for function control circuit
US3817023A (en) Clock devices
GB2027954A (en) Electronic timepieces
JPS6023317B2 (en) electronic clock
US4483230A (en) Illumination level/musical tone converter
US4493559A (en) Analogue alarm electronic timepiece
JPS6051671B2 (en) Electronic clock correction signal generator
US4110966A (en) Electronic timepiece with stop watch
US4367958A (en) Correction signal generating system for an electronic timepiece
US3955352A (en) Electronic watch with digital display having a correction mechanism for small errors
US4279029A (en) Electronic timepiece
GB1595278A (en) Electronic timepieces
JPS5928277B2 (en) digital electronic clock
JPS6045388B2 (en) Electronic equipment with notification function
JPS6133149B2 (en)
JPH0616360Y2 (en) Digital clock correction circuit
JPS6212870B2 (en)
JPS5934987B2 (en) electronic clock
JPS6352726B2 (en)
JPS5832354B2 (en) Electronic wristwatch with counting function
JPH0616361Y2 (en) Digital clock correction circuit
JPS58113884A (en) Electronic timepiece with timer