JPS6352726B2 - - Google Patents

Info

Publication number
JPS6352726B2
JPS6352726B2 JP54147210A JP14721079A JPS6352726B2 JP S6352726 B2 JPS6352726 B2 JP S6352726B2 JP 54147210 A JP54147210 A JP 54147210A JP 14721079 A JP14721079 A JP 14721079A JP S6352726 B2 JPS6352726 B2 JP S6352726B2
Authority
JP
Japan
Prior art keywords
signal
switch
output
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54147210A
Other languages
Japanese (ja)
Other versions
JPS5670486A (en
Inventor
Satoru Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP14721079A priority Critical patent/JPS5670486A/en
Publication of JPS5670486A publication Critical patent/JPS5670486A/en
Publication of JPS6352726B2 publication Critical patent/JPS6352726B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/001Electromechanical switches for setting or display
    • G04C3/007Electromechanical contact-making and breaking devices acting as pulse generators for setting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Rotary Switch, Piano Key Switch, And Lever Switch (AREA)

Description

【発明の詳細な説明】 本発明は、デジタル電子時計の時刻、カレンダ
ー及びアラーム機能等の修正を行う為の修正信号
を発生する電子時計の回転スイツチに関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rotary switch for an electronic timepiece that generates a correction signal for correcting the time, calendar, alarm functions, etc. of a digital electronic timepiece.

従来、デジタル電子時計に於いてアラーム時刻
のセツトを行う場合、機能選択スイツチにより機
能を選択し、修正桁選択スイツチにより修正桁を
選択し、設定スイツチによりセツトを行うと云う
いわゆるセレクト、アンド、セツト方式がとられ
て来ていた。
Conventionally, when setting the alarm time on a digital electronic clock, the function is selected using the function selection switch, the correction digit is selected using the correction digit selection switch, and the alarm time is set using the setting switch. A method was being adopted.

上記セツト方式に於いては、個々の桁に対する
修正桁選択を行う必要があり、又選択された修正
桁に対してセツトボタンを多数回押してセツトす
る方式である為、操作が複雑であると共に長いセ
ツト時間を必要とし、アラーム等の修正を行いに
くいものとしていた。
In the above set method, it is necessary to select the correction digit for each individual digit, and the selected correction digit is set by pressing the set button many times, so the operation is complicated and long. This required setup time, making it difficult to modify alarms, etc.

このような欠点を除くため、リユーズを回転さ
せることにより、多数の修正信号を高速度で発生
するスイツチ装置を設け、これにより修正桁の選
択を不要とした装置が提案されている。従来のス
イツチは、リユーズの回転速度と修正信号発生速
度との間に連続的な比例関係がないため、リユー
ズの回わし過ぎによる修正の行過ぎ等の不都合を
生じ易く操作に困難性があつた。
In order to eliminate this drawback, a device has been proposed in which a switch device is provided that generates a large number of correction signals at high speed by rotating the reuse, thereby eliminating the need for selecting a correction digit. Conventional switches are difficult to operate because there is no continuous proportional relationship between the rotational speed of the crown and the speed at which the correction signal is generated. .

本発明は、このような事実より、リユーズの回
転速度に比例した速度で修正信号が発生し、又、
リユーズの高速回転に対してもスイツチングの安
定性、確実性を保持し得る回転スイツチを提供せ
んとするものである。
Based on these facts, the present invention generates a correction signal at a speed proportional to the rotational speed of the reuse, and
It is an object of the present invention to provide a rotary switch that can maintain switching stability and reliability even when the reuse rotates at high speed.

以下、本発明の実施例を図面に基いて説明を行
なう。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明を適用したデジタル電子時計の
外観図で、20はデジタル電子時計、7はデジタ
ル表示装置、20bは機能選択ボタンでその操作
により時刻内容、カレンダー内容及びアラーム内
容を切り換え表示する。20cはリユーズで、押
込まれたNポジシヨンでは前記機能選択ボタン2
0bにより選択された機能の内容を通常表示し、
リユーズ20cを回転させても何の修正も行なわ
れない。リユーズ20cを一段引いてMポジシヨ
ンにすると、前記機能選択ボタン20bにより選
択された機能の修正又はセツト状態となり、リユ
ーズ20cを正・逆に回転させることにより、本
発明によるスイツチが作動し、カウントアツプ又
はダウンの修正又はセツトが行なわれる。
FIG. 1 is an external view of a digital electronic watch to which the present invention is applied, where 20 is a digital electronic watch, 7 is a digital display device, and 20b is a function selection button that switches and displays time, calendar, and alarm contents by operating the button. . 20c is reused, and in the pressed N position, the function selection button 2 is pressed.
Normally displays the contents of the function selected by 0b,
No correction is made by rotating the reuse 20c. When the reuse 20c is pulled out one step to the M position, the function selected by the function selection button 20b is corrected or set, and by rotating the reuse 20c forward or backward, the switch according to the present invention is activated and the count-up is started. Or a down correction or set is made.

以下、そのスイツチについて詳細に説明する。
第2図及び第3図を参照するに、リユーズ20c
の回転速度に比例した速度で回転するスイツチ車
30は、スイツチ受31と時計基板32の間に夫
夫穴石33及び34により回転可能に支持されて
いる。スイツチ伝工車35はスイツチ車30のカ
ナ36噛合つており、リユーズ20cの回転動作
を通常の時計の裏回り輪列(図示せず)から受け
とりそれを増速してスイツチ車30に伝えてい
る。又、スイツチ車30のカナ36にはプラスチ
ツク製のスイツチ絶縁座37が係合し、さらに同
軸に可動スイツチ板38が圧入固定されている。
スイツチ絶縁座37は第4図及び第5図に示すよ
うにスイツチ車30の軸と同心円の円弧形状外周
面を備えた円筒部37aを有し、該円筒部37a
に設けられた2個の切穴37b及び37cには、
可動スイツチ板38に設けられた2個の可動接点
S4及びS5が係合しており、スイツチ車30の中心
軸から該可動接点S4あるいはS5の先端までの長さ
は、スイツチ絶縁座37の円筒部37aの外周の
半径とほぼ同じかあるいは僅かに長くなるよう設
定されている。
The switch will be explained in detail below.
Referring to Figures 2 and 3, Reuse 20c
The switch wheel 30, which rotates at a speed proportional to the rotational speed of the switch wheel 30, is rotatably supported between the switch receiver 31 and the clock base plate 32 by the locking stones 33 and 34. The switch transmission wheel 35 is engaged with the pinion 36 of the switch wheel 30, and receives the rotational movement of the reuse 20c from a normal clock gear train (not shown), increases its speed, and transmits it to the switch wheel 30. . A plastic switch insulating seat 37 is engaged with the pinion 36 of the switch wheel 30, and a movable switch plate 38 is press-fitted coaxially therewith.
As shown in FIGS. 4 and 5, the switch insulating seat 37 has a cylindrical portion 37a having an arc-shaped outer peripheral surface concentric with the axis of the switch wheel 30.
The two cut holes 37b and 37c provided in the
Two movable contacts provided on the movable switch plate 38
S 4 and S 5 are engaged, and the length from the central axis of the switch wheel 30 to the tip of the movable contact S 4 or S 5 is approximately the same as the radius of the outer circumference of the cylindrical portion 37a of the switch insulating seat 37. or slightly longer.

一方、同一形状をした3個のスイツチバネ39
はそれぞれスイツチバネ軸40のスリツト部に挾
持固定されており、該スイツチバネ軸40を時計
基板32にネジ止メされているプラスチツク製の
スイツチ基板41に圧入固定する際に、スイツチ
バネ39の先端に設けられた下方への突出位置決
め部39aを、第6図に示す如くスイツチ基板4
1に設けられた3個の位置決め穴42の中に挿入
して該位置決め穴42のスイツチ車軸中心寄側縁
42aに接触させた状態にしておく。この3個の
位置決め穴42はスイツチ車中心からの距離がそ
れぞれ等しくなるように配置されており、従つて
3個のスイツチバネ39もそれぞれスイツチ車中
心から等距離に配置されることになるので、そこ
にスイツチ車30が組込まれた場合には、3個の
スイツチバネ39の先端に設けられた固定接点部
S1,S2,S3がそれぞれ設定された接触圧で均等に
スイツチ絶縁座37の円筒部37aの側面かある
いは可動接点S4,S5に接触させることができる。
スイツチバネ39はそれぞれ制御回路(図示せ
ず)に接続されており、修正信号を伝達するよう
になつている。なお、押エバネ43は可動接点
S4,S5を確実に電池の電極と同電位にしておく
ものである。
On the other hand, three switch springs 39 with the same shape
are clamped and fixed to the slit portions of the switch spring shaft 40, respectively. As shown in FIG.
The switch is inserted into the three positioning holes 42 provided in the switch 1 and brought into contact with the side edge 42a of the positioning holes 42 near the center of the switch axle. These three positioning holes 42 are arranged so that the distances from the center of the switch wheel are the same, and therefore the three switch springs 39 are also arranged at the same distance from the center of the switch wheel. When the switch wheel 30 is installed in the
S 1 , S 2 , and S 3 can be evenly brought into contact with the side surface of the cylindrical portion 37a of the switch insulating seat 37 or the movable contacts S 4 and S 5 with respective set contact pressures.
Each of the switch springs 39 is connected to a control circuit (not shown) and is adapted to transmit a correction signal. Note that the pressing spring 43 is a movable contact.
This ensures that S 4 and S 5 are at the same potential as the battery electrode.

次に作動について説明すると、リユーズ20c
を第1図に示すM位置に引き出し2回転すると、
その回転はスイツチ伝え車35よりスイツチカナ
36を経て増速してスイツチ車30に伝えられ、
スイツチ絶縁座37、可動スイツチ板38及び可
動接点S4,S5が高速度で回転する。この回転によ
りスイツチ絶縁座37の切欠部37b,37cか
ら露出している可動接点S4,S5は固定接点S1
S2,S3に順次接触して夫々接点を閉じる。この
時、可動接点は2個、固定接触片は3個で、互い
に共通約数を持たず、そして同時に2組の接点が
閉じることなく順次閉じて行くよう配置されてい
る。又、リユーズを正転させた時には接点S1
S2,S3の順序に閉じ、逆転させた時にはその逆の
順序で閉じることになる。従つて制御回路はスイ
ツチからの信号がどのような順序で送られて来た
かを検出した後、夫々正逆方向の修正信号を発生
することができる。而して、リユーズの回転速度
に比例して修正信号が発生するので、修正すべき
時間長さに応じて適宜リユーズ回転速度を加減す
ることにより、簡易に修正を行うことができる。
又可動接点が2個、そして固定接点が3個あるこ
とにより、スイツチ車の1回転に対する修正信号
の発生数が6個となり、多数の信号を発生させて
修正時間を短縮することができる。
Next, to explain the operation, Reuse 20c
When pulled out to the M position shown in Figure 1 and rotated twice,
The rotation is transmitted from the switch transmission wheel 35 to the switch wheel 30 via the switch pinion 36 at increased speed,
The switch insulating seat 37, the movable switch plate 38, and the movable contacts S 4 and S 5 rotate at high speed. Due to this rotation, the movable contacts S 4 and S 5 exposed from the cutouts 37b and 37c of the switch insulating seat 37 are replaced by the fixed contacts S 1 and
Contact S 2 and S 3 in sequence to close the respective contacts. At this time, there are two movable contacts and three fixed contact pieces, which do not have a common divisor and are arranged so that the two sets of contacts do not close at the same time but close one after another. Also, when the reuse is rotated in the normal direction, the contacts S 1 ,
They close in the order of S 2 and S 3 , and when reversed, they close in the opposite order. Therefore, after detecting the order in which the signals from the switches are sent, the control circuit can generate correction signals in the forward and reverse directions, respectively. Since the correction signal is generated in proportion to the rotational speed of the reuse, correction can be easily performed by adjusting the reuse rotational speed as appropriate depending on the length of time to be corrected.
Furthermore, since there are two movable contacts and three fixed contacts, the number of correction signals generated per one rotation of the switch wheel is six, and a large number of signals can be generated to shorten the correction time.

そして固定接点が可動接点に接触する圧力を正
確にかつ必要最小限の値に設定することができ、
又、固定接点がスイツチ絶縁座37の円筒部37
aの側面に接触している状態と可動接点に接触し
ている状態との間での変位量を最小限にすること
ができ、リユーズの高速回転時にも確実に接点の
開閉を行なうことができる。
The pressure at which the fixed contact contacts the movable contact can be set accurately and to the minimum necessary value.
Moreover, the fixed contact is the cylindrical part 37 of the switch insulating seat 37.
The amount of displacement between the state of contacting the side surface of a and the state of contacting the movable contact can be minimized, and the contact can be opened and closed reliably even when the reuse rotates at high speed. .

次に回転スイツチからの信号を受けて修正動作
を行なう回路の一例について説明すると、第7図
は、前記回転スイツチからの信号を受けるデジタ
ル電子時計の回路ブロツク線図であり、第8図は
第7図回路ブロツク線図中の主要電圧波形図であ
る。2は水晶発振器、3は分周回路であり、前記
水晶発振器2からの信号を入力し1Hz及び2KHz
の分周信号を出力する。4は時計カウンターであ
り、アツプダウンカウンターより構成されており
前記分周回路3からの1Hzの分周信号を入力とし
て計時動作を行い時、分、秒の計時情報を出力す
る。5はカレンダーカウンターであり、アツプダ
ウンカウンターより構成されており前記計時カウ
ンター4の桁上げ信号によりカウント動作し年、
月、日、のカレンダー情報を出力する。21はア
ラームメモリー回路であり、アツプダウンカウン
ター構成となつており時、分、秒のアラーム情報
を出力すると共に、アラーム一致回路22により
前記計時カウンター4との一致を検出し、音響駆
動回路24を介して音響装置25により報知音を
出力する。
Next, an example of a circuit that performs corrective action in response to a signal from a rotary switch will be explained. FIG. 7 is a circuit block diagram of a digital electronic watch that receives a signal from the rotary switch, and FIG. 7 is a main voltage waveform diagram in the circuit block diagram of FIG. 2 is a crystal oscillator, 3 is a frequency divider circuit, which inputs the signal from the crystal oscillator 2 and outputs 1Hz and 2KHz.
Outputs a frequency-divided signal. Reference numeral 4 denotes a clock counter, which is composed of an up-down counter, receives the 1 Hz frequency divided signal from the frequency dividing circuit 3 as input, performs a timekeeping operation, and outputs timekeeping information of hours, minutes, and seconds. Reference numeral 5 denotes a calendar counter, which is composed of an up-down counter, and counts by the carry signal of the time counter 4 to indicate the year,
Outputs month, day, and calendar information. Reference numeral 21 denotes an alarm memory circuit, which has an up-down counter configuration and outputs hour, minute, and second alarm information, and also detects coincidence with the time counter 4 by an alarm matching circuit 22 and activates an acoustic drive circuit 24. The audio device 25 outputs notification sound via the audio device 25.

23は機能選択回路であり、3段のシフトレジ
スターで構成され、前記機能選択ボタン20bの
操作により機能選択用スイツチ20eが動作し該
機能選択回路23から時刻機能、カレンダー機
能、アラーム機能が選択され、各々TK,CA,
ALの機能選択信号が出力される。
Reference numeral 23 denotes a function selection circuit, which is composed of a three-stage shift register, and when the function selection button 20b is operated, a function selection switch 20e is operated, and the time function, calendar function, and alarm function are selected from the function selection circuit 23. , TK, CA, respectively.
AL function selection signal is output.

前記機能選択回路23からの機能選択信号
TK,CA,ALにより前記計時カウンター4、カ
レンダーカウンター5、アラームメモリ回路21
の情報が表示切り換え回路6により選択的に表示
装置7に表示されると共に、前記計時カウンター
4、カレンダーカウンター5、アラームメモリー
回路21が選択的に修正又はセツト可能状態とな
る。
Function selection signal from the function selection circuit 23
The time counter 4, calendar counter 5, and alarm memory circuit 21 are provided by TK, CA, and AL.
The information is selectively displayed on the display device 7 by the display switching circuit 6, and the time counter 4, calendar counter 5, and alarm memory circuit 21 can be selectively modified or set.

8はチヤタリング防止回路であり、前記3個の
スイツチバネ39の固定接点S1,S2,S3、に対応
してラツチ回路8a,8d,8eが設けられてい
る。該ラツチ回路8aは、セツトリセツトフリツ
プフロツプ8cとORゲート8bから構成されて
おり該セツトリセツトフリツプフロツプ8aのセ
ツト端子は前記固定接点S1と接続され、リセツト
端子は前記固定接点S2,S3がORゲート8bを介
して接続されている。
8 is a chattering prevention circuit, and latch circuits 8a, 8d, 8e are provided corresponding to the fixed contacts S 1 , S 2 , S 3 of the three switch springs 39. The latch circuit 8a is composed of a set-reset flip-flop 8c and an OR gate 8b.The set terminal of the set-reset flip-flop 8a is connected to the fixed contact S1 , and the reset terminal is connected to the fixed contact S1. 2 and S3 are connected via an OR gate 8b.

前記ラツチ回路8d,8eもラツチ回路8aと
同様な構成を取り、ラツチ回路8dのセツト端子
は前記固定接点S2と接続され、リセツト端子は固
定接点S1,S3がORゲートを介して接続されてい
る。又、ラツチ回路8eのセツト端子は固定接点
S3に接続され、リセツト端子は固定接点S1,S2
ORゲートを介して接続されている。
The latch circuits 8d and 8e have the same configuration as the latch circuit 8a, and the set terminal of the latch circuit 8d is connected to the fixed contact S2 , and the reset terminal is connected to the fixed contacts S1 and S3 via an OR gate. has been done. Also, the set terminal of the latch circuit 8e is a fixed contact.
S 3 and the reset terminal is connected to fixed contacts S 1 and S 2 .
Connected through an OR gate.

次にチヤタリング防止回路8の動作を説明す
る。
Next, the operation of the chattering prevention circuit 8 will be explained.

前記スイツチ車30が時計方向に回転される
と、該スイツチ車30の可動接点S4,S5が固定接
点S1,S2,S3と接触し、S1,S2,S3の順に“H”
レベルの接点信号を出力する。
When the switch wheel 30 is rotated clockwise, the movable contacts S 4 and S 5 of the switch wheel 30 come into contact with the fixed contacts S 1 , S 2 , and S 3 in the order of S 1 , S 2 , and S 3 . “H”
Outputs a level contact signal.

しかるに、最初の状態に於いて前記固定接点S1
が可動接点S4と接触していて“H”レベルの接点
信号を出力すると、前記ラツチ回路8aのセツト
リセツトフリツプフロツプ8cがセツトされラツ
チ信号Aは“H”レベルの信号を出力する。同時
に前記ラツチ回路8d,8eはリセツト状態とな
り各々のラツチ信号B,Cは“L”レベルにな
る。
However, in the initial state, the fixed contact S 1
is in contact with the movable contact S4 and outputs a contact signal of the "H" level, the reset flip-flop 8c of the latch circuit 8a is set and the latch signal A outputs a signal of the "H" level. At the same time, the latch circuits 8d and 8e are reset, and their respective latch signals B and C become "L" level.

そして前記スイツチ車30が回転されることに
より次の状態として、前記固定接点S1,S2,S3
らの接点信号はいずれもがオープンとなるが前記
ラツチ回路8a,8d,8eからの各ラツチ信号
は前のレベルを維持する。
Then, as the switch wheel 30 is rotated, in the next state, the contact signals from the fixed contacts S 1 , S 2 , and S 3 are all open, but the contact signals from the latch circuits 8 a , 8 d , and 8 e are all open. The latch signal maintains its previous level.

更に前記スイツチ車30が回転されると、固定
接点S2の接点信号が“H”レベルとなりラツチ回
路8dがセツトされラツチ信号Bが“H”レベル
になると共に、ラツチ回路8a,8eはリセツト
状態となりラツチ回路8aのラツチ信号Aは
“H”レベルから“L”レベルに変化する。
When the switch wheel 30 is further rotated, the contact signal of the fixed contact S2 becomes "H" level, the latch circuit 8d is set, the latch signal B becomes "H" level, and the latch circuits 8a and 8e are reset. Therefore, the latch signal A of the latch circuit 8a changes from the "H" level to the "L" level.

更に前記スイツチ車30が回転されると、固定
接点S1,S2,S3からの接点信号はいずれも再びオ
ープンとなるが前記ラツチ回路8a,8d,8e
のラツチ信号A,B,Cは前のレベルを維持す
る。そして前記スイツチ車30が更に回転する事
により、前記固定接点S3の接点信号が“H”レベ
ルになり前記ラツチ回路8eからのラツチ信号C
が“H”レベルにされると共に、前記ラツチ回路
8a,8dはリセツトされ、ラツチ信号A及びB
は“L”レベルになる。
When the switch wheel 30 is further rotated, the contact signals from the fixed contacts S 1 , S 2 , S 3 are all opened again, but the latch circuits 8a, 8d, 8e
The latch signals A, B, and C maintain their previous levels. Then, as the switch wheel 30 further rotates, the contact signal of the fixed contact S3 becomes "H" level, and the latch signal C from the latch circuit 8e is output.
is set to the "H" level, the latch circuits 8a and 8d are reset, and the latch signals A and B are reset.
becomes “L” level.

更に前記スイツチ車30が回転されて固定接点
S1の接点信号が“H”レベルになると、前記ラツ
チ回路8aがセツトされラツチ信号Aは“L”レ
ベルから“H”レベルになると共にラツチ回路8
d,8eはリセツトされ、ラツチ信号B及びCは
“L”レベルにされる。
Further, the switch wheel 30 is rotated to close the fixed contact.
When the contact signal of S1 goes to the "H" level, the latch circuit 8a is set, and the latch signal A goes from the "L" level to the "H" level and the latch circuit 8a is set.
d and 8e are reset, and latch signals B and C are brought to the "L" level.

上記の如くチヤタリング防止回路8は、前記3
個のスイツチバネ39の固定接点S1,S2,S3に対
応してラツチ回路8a,8d,8eを設けること
により、固定接点からの唯一の接点信号により接
点信号に対応したラツチ回路をセツト、他のラツ
チ回路をリセツトし、次の接点信号が来るまで状
態を維持すると同時にチヤタリングを防止する機
能を有する。
As mentioned above, the chattering prevention circuit 8
By providing the latch circuits 8a , 8d, 8e corresponding to the fixed contacts S1, S2 , S3 of the switch springs 39, the latch circuit corresponding to the contact signal is set by the only contact signal from the fixed contact, It has the function of resetting other latch circuits, maintaining the state until the next contact signal arrives, and at the same time preventing chattering.

前記接点信号S1,S2,S3は第8図イ,ロ,ハに
示す電圧波形であり、前記ラツチ回路8からのラ
ツチ信号A,B,Cは第8図ニ,ホ,ヘに示すと
おりである。
The contact signals S 1 , S 2 , and S 3 have voltage waveforms shown in FIG. 8 A, B, and C, and the latch signals A, B, and C from the latch circuit 8 have voltage waveforms shown in FIG. It is shown.

20dは前記リユーズ20cに対応して設けら
れた修正モードスイツチ、9,10,11は
ANDゲートであり、前記ラツチ信号A,B,C
を入力として前記修正モードスイツチ20dによ
り修正可能状態にセツトされる。
20d is a correction mode switch provided corresponding to the reuse 20c; 9, 10, 11 are
is an AND gate, and the latch signals A, B, C
is input and the modification mode switch 20d sets the state to a modification possible state.

上記構成により通常前記リユーズ20cはNポ
ジシヨンにあるので前記修正モードスイツチ20
dはOFF状態で、スイツチ信号は“L”レベル
にある。従つて前記ANDゲート9,10,11
は閉じられておりラツチ信号A,B,Cは出力さ
れない。従つて、この状態で前記リユーズ20c
をまわしても修正又はセツト動作は行なわれな
い。
With the above configuration, the reuse 20c is normally in the N position, so the correction mode switch 20
d is in the OFF state, and the switch signal is at the "L" level. Therefore, the AND gates 9, 10, 11
is closed and latch signals A, B, and C are not output. Therefore, in this state, the reuse 20c
No correction or set operation will be performed even if turned.

次に前記リユーズ20cを一段引いてMポジシ
ヨンにすると、前記修正モードスイツチ20dが
入りスイツチ信号は“H”とされ、前記ANDゲ
ート9,10,11を開きラツチ信号A,B,C
を出力する修正可能状態となる。
Next, when the reuse 20c is pulled one step to the M position, the correction mode switch 20d is turned on and the switch signal becomes "H", and the AND gates 9, 10, 11 are opened and the latch signals A, B, C are turned on.
It becomes a state where it can be modified by outputting .

12はパルス化回路であり、前記リユーズ20
cに操作に連動しチヤタリング防止回路8より発
生されるラツチ信号Aをデーター入力とし、前記
分周回路3からの2KHzの分周信号をクロツク入
力とする第1のDタイプフリツプフロツプ12a
と、該フリツプフロツプ12aのQ出力をデータ
ー入力とし、前記2KHzの分周信号をインバータ
ー19を介して反転させた信号をクロツク入力と
する第2のDタイプフリツプフロツプ12bと、
該第2のDタイプフリツプフロツプ12bのQ出
力と前記第1のDタイプフリツプフロツプ12a
の出力とを入力としてパルス信号Dを出力する
NORゲート12cから構成されている。13,
14も上記パルス化回路12と同様の構成を取
り、各々前記チヤタリング防止回路8からのラツ
チ信号B,Cに対応して設けられ、パルス信号
E,Fを出力する。
12 is a pulsing circuit, and the reuse 20
c, a first D-type flip-flop 12a which takes as a data input the latch signal A generated by the chattering prevention circuit 8 in conjunction with the operation, and takes the 2KHz divided signal from the frequency divider circuit 3 as a clock input;
and a second D-type flip-flop 12b, which has the Q output of the flip-flop 12a as its data input and a signal obtained by inverting the 2KHz frequency-divided signal via an inverter 19 as its clock input;
The Q output of the second D-type flip-flop 12b and the first D-type flip-flop 12a
Outputs a pulse signal D using the output of
It consists of a NOR gate 12c. 13,
14 also has the same configuration as the above-mentioned pulsing circuit 12, is provided corresponding to the latch signals B and C from the above-mentioned chattering prevention circuit 8, and outputs pulse signals E and F, respectively.

前記パルス化回路12の動作は、前記ANDゲ
ート9を介して入力されるラツチ信号Aが“H”
レベルになると前記パルス化回路12の第1のフ
リツプフロツプ12aのデーター入力がセツトさ
れ、分周回路3からの2KHz信号の最初の立下り
に同期して該第1のフリツプフロツプ12aのQ
出力が“H”レベルになり第2のフリツプフロツ
プ12bのデーター入力がセツトされる。そして
分周回路3からインバーター19を介して入力さ
れる2KHzの信号の最初の立下りに同期して前期
第2のフリツプフロツプ12bのQ出力が“H”
レベルにされる。上記動作によつて第1のフリツ
プフロツプ12aの出力が“L”レベルになつ
た時点から第2のフリツプフロツプ12bのQ出
力が“H”レベルに変化するまでの時間巾、すな
わちクロツク信号2KHzの半周期巾のパルス信号
DがORゲート12cの出力端子に出力される。
The operation of the pulsing circuit 12 is performed when the latch signal A input through the AND gate 9 is "H".
When the level is reached, the data input of the first flip-flop 12a of the pulse generator 12 is set, and the Q of the first flip-flop 12a is set in synchronization with the first fall of the 2KHz signal from the frequency divider circuit 3.
The output becomes "H" level and the data input of the second flip-flop 12b is set. Then, in synchronization with the first fall of the 2KHz signal inputted from the frequency divider circuit 3 via the inverter 19, the Q output of the second flip-flop 12b becomes "H".
be leveled. The time period from when the output of the first flip-flop 12a changes to the "L" level through the above operation until the Q output of the second flip-flop 12b changes to the "H" level, that is, a half period of the clock signal 2KHz. The width pulse signal D is output to the output terminal of the OR gate 12c.

前記13,14のパルス化回路からも上記と同
様に前記チヤタリング防止回路8からのラツチ信
号B,Cが入力されるごとに、分周回路3からの
2KHz信号に同期した2KHz信号の半周期分のパル
ス信号E,Fが出力される。
Similarly to the above, each time the latch signals B and C from the chattering prevention circuit 8 are input from the pulsing circuits 13 and 14, the latching signals from the frequency dividing circuit 3 are inputted.
Pulse signals E and F for half a period of the 2KHz signal synchronized with the 2KHz signal are output.

上記パルス化回路12,13,14と前記チヤ
タリング防止回路8とにより、前記回転スイツチ
30による接点信号のチヤタリングを除去し、同
期パルスを発生する波形成形回路を構成してい
る。
The pulsing circuits 12, 13, and 14 and the chattering prevention circuit 8 constitute a waveform shaping circuit that eliminates chattering of the contact signal caused by the rotary switch 30 and generates a synchronizing pulse.

15は方向検出回路であり、前記パルス化回路
12,13,14に対応して設けられた3ケのセ
ツトリセツトフリツプフロツプ(以下RS―FFと
略記)16,17,18から構成されている。
Reference numeral 15 denotes a direction detection circuit, which is composed of three reset flip-flops (hereinafter abbreviated as RS-FF) 16, 17, and 18 provided corresponding to the pulse generators 12, 13, and 14. There is.

そして前記RS―FF16のセツト端子には前記
パルス化回路12からのパルス信号Dが入力さ
れ、リセツト端子には前記パルス化回路14から
のパルス信号Fが入力されて、出力端子Q16には
出力信号P16が出力され反転出力端子16には、出
力信号16が出力される。
The pulse signal D from the pulse generator 12 is input to the set terminal of the RS-FF 16, the pulse signal F from the pulse generator 14 is input to the reset terminal, and the output signal is input to the output terminal Q 16 . The signal P 16 is output, and the output signal 16 is output to the inverting output terminal 16 .

又、RS―FF17のセツト端子にはパルス化回
路13からのパルス信号Eが入力され、リセツト
端子にはパルス化回路12からのパルス信号Dが
入力されていて、出力端子Q17には出力信号P17
出力され、反転出力端子17には出力信号17が出
力される。さらにRS―FF18のセツト端子には
パルス化回路14からのパルス信号Fが入力さ
れ、リセツト端子にはパルス化回路13からのパ
ルス信号Eが入力されていて、出力端子Q13には
出力信号P18が出力され、反転出力端子18には出
力信号18が出力される。
Further, the pulse signal E from the pulse generator 13 is input to the set terminal of RS-FF17, the pulse signal D from the pulse generator 12 is input to the reset terminal, and the output signal is input to the output terminal Q17 . P 17 is output, and an output signal 17 is output to the inverting output terminal 17 . Furthermore, the pulse signal F from the pulse generator 14 is input to the set terminal of the RS-FF 18, the pulse signal E from the pulse generator 13 is input to the reset terminal, and the output signal P is input to the output terminal Q13 . 18 is output, and the output signal 18 is output to the inverting output terminal 18 .

26は第1の修正信号ゲート群であり、3ケの
ANDゲート26a,26b,26cとORゲート
26dから構成されている。又、ANDゲート2
6a,26b,26cの一方の入力端子には各々
前記RS―FF16,17,18の出力端子Q16
Q17,Q18が接続されており、もう一方の入力端
子には各々パルス化回路13,14,12からの
出力端子が接続されていており、又、ANDゲー
ト26a,26b,26cの各出力端子がORゲ
ート26dの入力端子に接続されることにより
ORゲート26dの出力端子からは加算修正信号
Xが出力される。
26 is the first modified signal gate group, consisting of three
It is composed of AND gates 26a, 26b, 26c and an OR gate 26d. Also, AND gate 2
One input terminal of 6a, 26b, 26c is connected to the output terminal Q 16 of the RS-FF 16, 17, 18, respectively.
Q 17 and Q 18 are connected, and the output terminals from the pulse generators 13, 14, and 12 are connected to the other input terminal, and the output terminals of the AND gates 26a, 26b, and 26c are connected to each other. By connecting the terminal to the input terminal of OR gate 26d,
An addition correction signal X is output from the output terminal of the OR gate 26d.

27は第2の修正信号ゲート群であり、3ケの
ANDゲート27a,27b,27cとORゲート
27dから構成されている。そして各ANDゲー
ト27a,27b,27cの一方の入力端子は
各々前記RS―FF16,17,18からの反転出
力端子161718が接続され、もう一方の入
力端子は各々パルス化回路13,14,12から
の出力端子が接続されており、又、ANDゲート
27a,27b,27cの各出力端子が前記OR
ゲート27dの入力端子に接続されることにより
ORゲート26dの出力端子からは減算修正信号
Yが出力される。
27 is a second modified signal gate group, consisting of three
It is composed of AND gates 27a, 27b, 27c and an OR gate 27d. One input terminal of each AND gate 27a, 27b, 27c is connected to the inverted output terminals 16 , 17, 18 from the RS-FF 16, 17 , 18, respectively, and the other input terminal is connected to the pulse generator 13, respectively. 14 and 12 are connected, and each output terminal of AND gates 27a, 27b, and 27c is connected to the OR gate.
By being connected to the input terminal of the gate 27d
A subtraction correction signal Y is output from the output terminal of the OR gate 26d.

次に上記構成に於ける修正信号発生装置の動作
を説明する。初期条件としてRS―FF16がリセ
ツト、RS―FF17,18がセツト状態にあり、
この状態に於いてリユーズ20cを正転させる
と、前期波形成形回路からはパルス信号D,E,
Fが順番に出力され、最初に来るパルス信号Dに
よつてRS―FF16がセツトされ出力端子Q16
らは“H”レベルの出力信号P16を出力し第1の
修正信号ゲート群26のANDゲート26aを開
くと共に、前記RS―FF18の出力信号P18によ
り開かれていた前記ANDゲート26cを通つて、
前記ORゲート26dの出力端子から加算修正信
号Xを出力する。
Next, the operation of the correction signal generating device in the above configuration will be explained. As an initial condition, RS-FF16 is reset, RS-FF17 and 18 are in set state,
When the reuse 20c is rotated in the forward direction in this state, the pulse signals D, E,
F are output in order, the RS-FF 16 is set by the pulse signal D that comes first, and the output terminal Q 16 outputs an output signal P 16 of "H" level, and the AND of the first correction signal gate group 26 is output. While opening the gate 26a, the signal passes through the AND gate 26c which was opened by the output signal P18 of the RS-FF18.
An addition correction signal X is output from the output terminal of the OR gate 26d.

又、この時パルス信号Dにより前記RS―FF1
7はセツトされ反転出力端子17からは“H”レ
ベルの信号17が出力され、前記第2の修正ゲー
ト群27のANDゲート27bを開くが、対応し
た前記パルス信号Fが出力されておらず減算修正
信号Yは出力されない。
Also, at this time, the pulse signal D causes the RS-FF1
7 is set and an "H" level signal 17 is output from the inverted output terminal 17 , opening the AND gate 27b of the second correction gate group 27, but the corresponding pulse signal F is not output and subtraction is performed. Correction signal Y is not output.

次に前記パルス信号Eが出力されると、前記
RS―FF17がセツトされ出力端子Q17から“H”
レベルの出力信号P17が出力され、前記第1の修
正信号ゲート群26のANDゲート26bを開く
と共に、前記RS―FF16の出力信号P16によつ
て開かれていた前記ANDゲート26aを通つて
前記ORゲート26dの出力端子から加算修正信
号Xを出力する。更にこの時前記パルス信号Eに
より前記RS―FF18はリセツトされる。該RS
―FF18がリセツトされる事により反転出力端
18には“H”レベルの出力信号18が出力さ
れ、前記第2のANDゲート27cが開かれるが
対応したパルス信号Dがこない為減算修正信号Y
は出力されない。
Next, when the pulse signal E is output, the
RS-FF17 is set and output terminal Q17 goes “H”
The level output signal P 17 is output, opens the AND gate 26b of the first correction signal gate group 26, and passes through the AND gate 26a which was opened by the output signal P 16 of the RS-FF 16. An addition correction signal X is output from the output terminal of the OR gate 26d. Furthermore, at this time, the RS-FF 18 is reset by the pulse signal E. The RS
- By resetting the FF 18, an "H" level output signal 18 is output to the inverted output terminal 18 , and the second AND gate 27c is opened, but since the corresponding pulse signal D does not come, the subtraction correction signal Y is output.
is not output.

次にパルス信号Fが来ると、前記RS―FF18
がセツトされ出力端子Q18から“H”レベルの出
力信号P18が出力され、第1の修正信号ゲート群
26のANDゲート26cを開くと共に、RS―
FF17の出力信号P16によつて開かれていた
ANDゲート26bを通つてORゲート26dの出
力端子から加算修正信号Xを出力する。又、この
時パルス信号FによりRS―FF16がリセツトさ
れ、“H”レベルの反転出力信号16を出力し、第
2の修正信号ゲート群27のANDゲート27a
を開くが、これに対応したパルス信号Eがこない
為、減算修正信号Yは出力されない。
Next, when the pulse signal F comes, the RS-FF18
is set, an output signal P18 of "H" level is outputted from the output terminal Q18 , the AND gate 26c of the first correction signal gate group 26 is opened, and the RS-
Opened by FF17 output signal P16
The addition correction signal X is output from the output terminal of the OR gate 26d through the AND gate 26b. Also, at this time, the RS-FF 16 is reset by the pulse signal F, and outputs the inverted output signal 16 at the "H" level, and the AND gate 27a of the second correction signal gate group 27
However, since the corresponding pulse signal E does not arrive, the subtraction correction signal Y is not output.

上述のごとくリユーズ20cの正転を継続して
いる間、前記パルス信号D,E,Fが方向検出回
路15及び第1の修正信号ゲート群26によつて
選択され、加算修正信号Xとして連続的に出力さ
れる。
While the reuse 20c continues to rotate normally as described above, the pulse signals D, E, and F are selected by the direction detection circuit 15 and the first correction signal gate group 26, and are continuously output as the addition correction signal X. is output to.

次にRS―FF17,18がリセツト、RS―FF
16がセツトされた状態から前記リユーズ20c
を逆転させると、前記パルス化回路12,13,
14からのパルス信号はF,E,Dの順で出力さ
れる。そして最初に来るパルス信号Fにより前記
RS―FF18がセツトされ出力端子Q18からH″レ
ベルの出力信号P18が出力され第1の修正信号ゲ
ート群26のANDゲート26cを開くと共に前
記RS―FF17の反転出力信号17により開かれ
ていた第2の修正信号ゲート群27のANDゲー
ト27bを通つて減算修正信号Yを前記ORゲー
ト27dの出力端子より出力する。又、この時パ
ルス信号FによりRS―FF16がリセツトされ反
転出力端子16からH″レベルの出力信号16を出
力し、第2の修正信号ゲート群27のANDゲー
ト27aを開く。
Next, RS-FF17 and 18 are reset, RS-FF
16 is set, the reuse 20c
When reversed, the pulsing circuits 12, 13,
The pulse signals from 14 are output in the order of F, E, and D. Then, the pulse signal F that comes first causes the above-mentioned
The RS-FF 18 is set and an output signal P 18 of H'' level is output from the output terminal Q 18 to open the AND gate 26c of the first correction signal gate group 26, and is also opened by the inverted output signal 17 of the RS-FF 17. The subtraction correction signal Y is outputted from the output terminal of the OR gate 27d through the AND gate 27b of the second correction signal gate group 27. At this time, the RS-FF 16 is reset by the pulse signal F and the inverted output terminal 16 is output. outputs an output signal 16 of H'' level from , and opens the AND gate 27a of the second correction signal gate group 27.

次にパルス信号Eがくると、RS―FF17をセ
ツト、RS―FF18をリセツトすると共に前記
RS―FF16の反転出力信号16により開かれて
いた前記第2の修正信号ゲート群27のANDゲ
ート27aを通つて減算修正信号Yを出力する。
この時第1の修正信号ゲート群26のANDゲー
ト26bは前記RS―FF17の出力信号P17によ
り開かれるが対応したパルス信号Fがこない為加
算修正信号Xは出力されない。
Next, when pulse signal E comes, RS-FF17 is set, RS-FF18 is reset, and the above-mentioned
The subtraction correction signal Y is outputted through the AND gate 27a of the second correction signal gate group 27, which was opened by the inverted output signal 16 of the RS-FF 16.
At this time, the AND gate 26b of the first correction signal gate group 26 is opened by the output signal P17 of the RS-FF 17, but since the corresponding pulse signal F does not arrive, the addition correction signal X is not output.

又、前記RS―FF18の反転出力信号18によ
り前記第2の修正信号ゲート群27のANDゲー
ト27cは開かれる。
Further, the AND gate 27c of the second correction signal gate group 27 is opened by the inverted output signal 18 of the RS-FF 18.

次にパルス信号Dが来ると、前記RS―FF16
がセツトされ出力端子Q16から“H”レベルの信
号P16が出力され第1の修正信号ゲート群26の
ANDゲート26aを開くと共に、前記RS―FF
17をリセツトし、反転出力信号17により第2
の修正信号27のANDゲート27bを開く。そ
して、パルス信号Dは前記RS―FF18の反転出
力信号18により開かれていた第2の修正信号ゲ
ート群27のANDゲート27cからORゲート2
7dを通つて減算修正信号Yを出力する。
When the pulse signal D comes next, the RS-FF16
is set, a signal P16 of "H" level is output from the output terminal Q16 , and the first correction signal gate group 26 outputs the "H" level signal P16.
While opening the AND gate 26a, the RS-FF
17 , and the second
The AND gate 27b of the correction signal 27 is opened. Then, the pulse signal D is transmitted from the AND gate 27c of the second correction signal gate group 27 opened by the inverted output signal 18 of the RS-FF 18 to the OR gate 2.
A subtraction correction signal Y is output through 7d.

又、この状態においても第1の修正信号ゲート
群26の開かれたANDゲートに対応するパルス
信号は入力されず、加算修正信号Xは出力されな
い。
Also, in this state, the pulse signal corresponding to the opened AND gate of the first correction signal gate group 26 is not input, and the addition correction signal X is not output.

上記の如く、前記リユーズ20cを正転させる
と固定接点S1,S2,S3の順に接点信号が出力さ
れ、ラツチ回路8、パルス化回路12,13,1
4を介してパルス信号がD,E,Fの順で出力さ
れることにより、方向検出回路15と第1の修正
信号ゲート群26により前記パルス信号に対応し
た数の加算修正信号Xが出力される。
As mentioned above, when the reuse 20c is rotated in the normal direction, contact signals are outputted in the order of the fixed contacts S 1 , S 2 , S 3 , and the latch circuit 8, pulse generator 12, 13, 1
4, the pulse signals are output in the order of D, E, and F, so that the direction detection circuit 15 and the first correction signal gate group 26 output a number of addition correction signals X corresponding to the pulse signals. Ru.

又、前記リユーズ20cを逆転させると、固定
接点S3,S2,S1の順に接点信号が出力され、ラツ
チ回路8、パルス化回路14,13,12を介し
てパルス信号がF,E,Dの順で出力されること
により、前記方向検出回路15と第2の修正信号
ゲート群27によつて前記パルス信号に対応した
数の減算修正信号Yを出力する。前記各部の波形
は第8図に示すものであり、パルス信号D,E,
Fは第8図ト,チ,リに示す電圧波形になり、前
記方向検出回路15からの出力P1616,P17
P17,P1818は第8図のヌ,ル,ヲ,ワ,カ,
ヨに示す電圧波形となり、加算修正信号X、減算
修正信号Yは各々第8図タ,レの如き電圧波形と
する。そして、前記加算修正信号X、減算修正信
号Yは各々前記計時カウンター4、カレンダーカ
ウンター5、アラームメモリー回路21のアツプ
カウント入力端子、ダウンカウント入力端子に接
続されており、前記機能選択回路23により選択
された機能の修正及びセツトを前記リユーズ20
cの操作により行う。
Further, when the reuse 20c is reversed, contact signals are outputted in the order of fixed contacts S 3 , S 2 , S 1 , and pulse signals are outputted through the latch circuit 8 and the pulsing circuits 14 , 13 , 12 as F, E, By outputting in the order of D, the direction detection circuit 15 and the second correction signal gate group 27 output subtraction correction signals Y corresponding to the number of the pulse signals. The waveforms of each part are shown in FIG. 8, and the pulse signals D, E,
F has the voltage waveform shown in FIG .
P 17 , P 18 , 18 are nu, ru, wo, wa, ka, in Figure 8.
The voltage waveform is as shown in y, and the addition correction signal X and subtraction correction signal Y have voltage waveforms as shown in ta and d in FIG. 8, respectively. The addition correction signal X and the subtraction correction signal Y are connected to the up count input terminal and down count input terminal of the time counter 4, calendar counter 5, and alarm memory circuit 21, respectively, and are selected by the function selection circuit 23. Reuse 20 to modify and set the functions
Perform the operation in c.

以上の如く本発明は、リユーズ1回転当りの信
号発生数が多く、リユーズの回転速度に比例した
信号を発生し、リユーズの高速回転に対しても効
率良く且つ確実にスイツチングを行ない、しか
も、なめらかな操作感覚で耐久性のある回転スイ
ツチを可能にするものであり、信頼性が高く、ま
た操作性の良い時計用スイツチを実現するもので
ある。
As described above, the present invention generates a large number of signals per revolution of the reuse, generates signals proportional to the rotational speed of the reuse, performs switching efficiently and reliably even when the reuse rotates at high speed, and moreover, switches smoothly. This makes it possible to create a durable rotary switch with a comfortable operating feel, and to realize a watch switch that is highly reliable and easy to operate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明が適用されたデジタル電子時計
の外観図、第2図は本発明の一実施例を示す切断
側面図、第3図は同平面図、第4図はスイツチ絶
縁座の平面図、第5図はその一部切断側面図、第
6図はスイツチ基板部分を示す平面図、第7図は
デジタル時計の回路ブロツク線図、第8図第7図
回路ブロツク線図中の主要電圧破形図である。 20c…リユーズ、30…スイツチ車、37…
スイツチ絶縁座、38…可動スイツチ板、S4,S5
…可動接点、39…スイツチバネ、S1,S2,S3
固定接点、41…スイツチ基板、42…位置決め
穴、2…水晶発振回路、3…分周回路、4…計時
カウンター、8…チヤタリング防止回路、12,
13,14…パルス化回路、15…方向検出回
路、16,17,18…RS―FF、26…第1の
修正信号ゲート群、27…第2の修正信号ゲート
群。
Fig. 1 is an external view of a digital electronic watch to which the present invention is applied, Fig. 2 is a cutaway side view showing an embodiment of the present invention, Fig. 3 is a plan view of the same, and Fig. 4 is a plan view of a switch insulator. Figure 5 is a partially cutaway side view, Figure 6 is a plan view showing the switch board, Figure 7 is a circuit block diagram of a digital watch, Figure 8 is a main circuit block diagram of the circuit. It is a voltage broken diagram. 20c...Reuse, 30...Switch car, 37...
Switch insulator, 38...Movable switch plate, S 4 , S 5
...Movable contact, 39...Switch spring, S 1 , S 2 , S 3 ...
Fixed contact, 41... Switch board, 42... Positioning hole, 2... Crystal oscillation circuit, 3... Frequency division circuit, 4... Time counter, 8... Chattering prevention circuit, 12,
13, 14... Pulsing circuit, 15... Direction detection circuit, 16, 17, 18... RS-FF, 26... First modified signal gate group, 27... Second modified signal gate group.

Claims (1)

【特許請求の範囲】[Claims] 1 可動スイツチと固定スイツチによりスイツチ
入力を行なう電子時計の回転スイツチにおいて、
リユーズ等の如く押引操作と正逆回転が可能な外
部操作部材と、該外部操作部材の回転速度に比例
し且つ該外部操作部材の回転に連動して回転する
スイツチ車と、該スイツチ車と一体的に回転し少
なくとも2ケの可動接点を有する可動スイツチ
と、前記スイツチ車の回転中心からほヾ等距離に
少なくとも3ケの固定接点を有する固定スイツチ
とより成り、前記可動接点の数と前記固定接点の
数とを互いに共通の約数を有さない関係に設定し
たことを特徴とする電子時計の回転スイツチ。
1. In the rotary switch of an electronic watch that performs switch input using a movable switch and a fixed switch,
An external operating member that can be pushed and pulled and rotated in forward and backward directions, such as a reuse; a switch wheel that rotates in proportion to the rotational speed of the external operating member and in conjunction with the rotation of the external operating member; It consists of a movable switch that rotates integrally and has at least two movable contacts, and a fixed switch that has at least three fixed contacts approximately equidistant from the center of rotation of the switch wheel, and the number of movable contacts and the A rotary switch for an electronic watch, characterized in that the number of fixed contacts is set in a relationship that does not have a common divisor.
JP14721079A 1979-11-14 1979-11-14 Rotary switch of electronic clock Granted JPS5670486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14721079A JPS5670486A (en) 1979-11-14 1979-11-14 Rotary switch of electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14721079A JPS5670486A (en) 1979-11-14 1979-11-14 Rotary switch of electronic clock

Publications (2)

Publication Number Publication Date
JPS5670486A JPS5670486A (en) 1981-06-12
JPS6352726B2 true JPS6352726B2 (en) 1988-10-20

Family

ID=15425048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14721079A Granted JPS5670486A (en) 1979-11-14 1979-11-14 Rotary switch of electronic clock

Country Status (1)

Country Link
JP (1) JPS5670486A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561049A (en) * 1983-03-23 1985-12-24 Tektronix, Inc. Control system employing a rotary knob

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609753Y2 (en) * 1975-12-29 1985-04-05 セイコーインスツルメンツ株式会社 Watch switch mechanism
JPS54128476U (en) * 1978-02-27 1979-09-06

Also Published As

Publication number Publication date
JPS5670486A (en) 1981-06-12

Similar Documents

Publication Publication Date Title
US4236241A (en) Electronic timepiece
US4358837A (en) Time correcting method
US4196583A (en) Analogue electronic alarm timepiece
US4245338A (en) Time correction system for an electronic timepiece
US4308607A (en) Electronic timepiece
JP3043015B2 (en) Electronic clock with analog time display
US4277840A (en) Electronic timepiece
US4374622A (en) Digital alarm timepiece with setting pointer
US4188776A (en) Electronic watch
JPS6352726B2 (en)
US4263666A (en) Device for correcting digital display used in electronic timepieces
US4257114A (en) Electronic timepiece
US4344161A (en) Electronic timepiece
US4367958A (en) Correction signal generating system for an electronic timepiece
US4279029A (en) Electronic timepiece
US4208866A (en) Electronic timepiece equipped with alarm
GB1595278A (en) Electronic timepieces
JPS6051671B2 (en) Electronic clock correction signal generator
JPS6045388B2 (en) Electronic equipment with notification function
JPS5942272B2 (en) alarm electronic clock
JPS5928277B2 (en) digital electronic clock
JP2820418B2 (en) Pointer clock
JPH0616360Y2 (en) Digital clock correction circuit
JPS6212870B2 (en)
JPH0330875Y2 (en)