JPS6051465A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS6051465A JPS6051465A JP58157159A JP15715983A JPS6051465A JP S6051465 A JPS6051465 A JP S6051465A JP 58157159 A JP58157159 A JP 58157159A JP 15715983 A JP15715983 A JP 15715983A JP S6051465 A JPS6051465 A JP S6051465A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- transistor
- detection circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/285—Arrangements for protecting lamps or circuits against abnormal operating conditions
- H05B41/2851—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
- H05B41/2855—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions against abnormal lamp operating conditions
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は、１〜ランジスタインバータを有し、負荷に高
周波出力を供給する電源装置に関する。
周波出力を供給する電源装置に関する。
（発明の背…）
従来、この神の電源装置どして第１図に示す構成のｂの
が知られている。同図の装置は、交流電′＃１、整流装
量２、高周波ｌ！ｌ＋Ｌフィルタ３、補助電源回路４、
出ノＪ（〜ランス５１おＪ：び出力１〜ランジスタ；１
２等からなる１７ｉ式のブロッキング発振型トランジス
タインバータ５．０荷としての放電灯６を具備ｌ）、さ
らに、インバータ５またはこのインバーク５に接続され
る負荷６等を交流型に！１等で発生するサージ電圧によ
る過負荷または過電圧から保護するため、ザイリスタ７
１ Ａ３ 、ｌ：びげナーダイオード７２等からなる電
源サージ保護回路７が付加されている。
が知られている。同図の装置は、交流電′＃１、整流装
量２、高周波ｌ！ｌ＋Ｌフィルタ３、補助電源回路４、
出ノＪ（〜ランス５１おＪ：び出力１〜ランジスタ；１
２等からなる１７ｉ式のブロッキング発振型トランジス
タインバータ５．０荷としての放電灯６を具備ｌ）、さ
らに、インバータ５またはこのインバーク５に接続され
る負荷６等を交流型に！１等で発生するサージ電圧によ
る過負荷または過電圧から保護するため、ザイリスタ７
１ Ａ３ 、ｌ：びげナーダイオード７２等からなる電
源サージ保護回路７が付加されている。
この装置においては、動作中、交流電源１等においてサ
ージ電圧が発生し、保護回路７にお（ｊるゼナーダイオ
ード７２のゼナー電ＬＦより高い電圧がインバータ５の
入力回路に現われると、ゼナーダイオード７２がオンし
、１ノイリスタ７１はこのゼナーダイオード７２を介し
て流れる電流により抵抗７３両端に発生する電圧がゲー
トに印加されてオンＪる。
ージ電圧が発生し、保護回路７にお（ｊるゼナーダイオ
ード７２のゼナー電ＬＦより高い電圧がインバータ５の
入力回路に現われると、ゼナーダイオード７２がオンし
、１ノイリスタ７１はこのゼナーダイオード７２を介し
て流れる電流により抵抗７３両端に発生する電圧がゲー
トに印加されてオンＪる。
これにより、インバータ５の出力１ヘランジスタ５２は
ベース・エミッタ間が短絡されてオフし、インバータ５
は発振を停止してこのインバータ５お、１−び負荷６等
はこの１）−ジ電圧による過ｉｌ ６：ｉまた（、１過
電圧から保護される。
ベース・エミッタ間が短絡されてオフし、インバータ５
は発振を停止してこのインバータ５お、１−び負荷６等
はこの１）−ジ電圧による過ｉｌ ６：ｉまた（、１過
電圧から保護される。
また、このようイＴインバータにＡ３１する付加回路す
なわち付加機能としてはこのイ１！！に、放電灯６の片
道放電による電圧または電流の歪からラン−ｌ寿命を検
出１）で出力１〜ランジスタ５２をオフさせ放電＊Ｔ６
の寿命未明にお【Ｊる電極巽富加熱によるランプバルブ
破壊、およびインバータ５への過負荷を防止力る安仝回
路や、本発明者等が先に提案したｂので、第２図に示？
Ｊ−Ｊ、うな、インバータ５の出力トランジスタ５２０
ベース・エミッタ間に接続されたスイッチング素子例え
ばトランジスタ８１を備え、このインバータ５の発生ず
る高周波出力の各周期ごどに出力トランジスタ５２の］
レクタ・−「ミッタ間電圧がｌ！［］り［！１する前で
あるにも拘らずベース電流がｉ［になる区間ごどにこの
トランジスタ８１をオンしにのベース電流をバイパスす
ることにより出力１〜ランジスタ５２のスイッチングロ
スの減少を図るベース電流制御回路等が知られている。
なわち付加機能としてはこのイ１！！に、放電灯６の片
道放電による電圧または電流の歪からラン−ｌ寿命を検
出１）で出力１〜ランジスタ５２をオフさせ放電＊Ｔ６
の寿命未明にお【Ｊる電極巽富加熱によるランプバルブ
破壊、およびインバータ５への過負荷を防止力る安仝回
路や、本発明者等が先に提案したｂので、第２図に示？
Ｊ−Ｊ、うな、インバータ５の出力トランジスタ５２０
ベース・エミッタ間に接続されたスイッチング素子例え
ばトランジスタ８１を備え、このインバータ５の発生ず
る高周波出力の各周期ごどに出力トランジスタ５２の］
レクタ・−「ミッタ間電圧がｌ！［］り［！１する前で
あるにも拘らずベース電流がｉ［になる区間ごどにこの
トランジスタ８１をオンしにのベース電流をバイパスす
ることにより出力１〜ランジスタ５２のスイッチングロ
スの減少を図るベース電流制御回路等が知られている。
しかし、従来、これらの付加回路はイれぞれ独１γ別ｌ
１７ＩＩにとえられでおり、これら各回路をインバータ
に付加りるど回路構成もそれに応じて複雑になるという
不都合があった。
１７ＩＩにとえられでおり、これら各回路をインバータ
に付加りるど回路構成もそれに応じて複雑になるという
不都合があった。
（発明の１゛１的）
本発明の目的は、上述の従来形にお１ノる問題点に鑑み
、トランジスタインバータを用いて高周波出力を発生す
る電源装置において、このインバータの回路効率を向上
させるとともに電源サージ、負荷異常等に対する保護を
簡略な回路構成により実現することにある。
、トランジスタインバータを用いて高周波出力を発生す
る電源装置において、このインバータの回路効率を向上
させるとともに電源サージ、負荷異常等に対する保護を
簡略な回路構成により実現することにある。
（発明の構成）
上記目的を達成するため本発明では、ブロッキング発振
型トランジスタインバータを備え負荷に高周波出力を供
給するＮ源装置において、前記高周波８１力の各周期に
おける前記出力トランジスタに順方向のベース電流が供
給される区間であってコレクタ・エミッタ間に印加され
る共振電圧がゼロクロスするまでの間出力を発生ずる不
要ドライブ電圧検出回路と、電源、負荷および当該電源
装置等に異常が発生したとき出力を発生する異常検出回
路ど、これらの不要ドライブ電圧検出回路および異常検
出回路がそれぞれ発生する出力の論理和出力により動作
して前記インバータの出力１−ランジスタのベース電流
をバイパスするスイッチン５− グ素子とを段Ｉノたことを特徴と覆る。
型トランジスタインバータを備え負荷に高周波出力を供
給するＮ源装置において、前記高周波８１力の各周期に
おける前記出力トランジスタに順方向のベース電流が供
給される区間であってコレクタ・エミッタ間に印加され
る共振電圧がゼロクロスするまでの間出力を発生ずる不
要ドライブ電圧検出回路と、電源、負荷および当該電源
装置等に異常が発生したとき出力を発生する異常検出回
路ど、これらの不要ドライブ電圧検出回路および異常検
出回路がそれぞれ発生する出力の論理和出力により動作
して前記インバータの出力１−ランジスタのベース電流
をバイパスするスイッチン５− グ素子とを段Ｉノたことを特徴と覆る。
（実施例の説明）
１ス下、図ｉｒ＋ｉを用いＣ本発明の詳細な説明する。
なお、従来例ど共通Ｊ］たは対応する部分については同
一の符ｇて゛表わす、。
一の符ｇて゛表わす、。
第３図は本発明の１実施例に係る電源装置の回路構成を
示す。同図において、１は交流電源で、この交流電源１
に整流装置２を接続し、この整流装置２の出力端子ａ、
ｂ間に高周波田庄フィルタ３を介して補助電源回路１の
電力蓄積用］ンデンザ４１ど充電電流限流用インダクタ
４２どアイソレート用ダイオード４３との直列回路およ
び１石式のブロッキング発振型トランジスタインバータ
５を接続している。
示す。同図において、１は交流電源で、この交流電源１
に整流装置２を接続し、この整流装置２の出力端子ａ、
ｂ間に高周波田庄フィルタ３を介して補助電源回路１の
電力蓄積用］ンデンザ４１ど充電電流限流用インダクタ
４２どアイソレート用ダイオード４３との直列回路およ
び１石式のブロッキング発振型トランジスタインバータ
５を接続している。
整流装置２は、全波整流回路２１、短絡保護フユーズ２
２、ｃ１３Ｊ：び双方向定電圧素子例えばバリスタ２３
で構成される電源サージ吸収回路を備え、交流電源１よ
り非平滑の整流出力（脈流出力）を発生する。
２、ｃ１３Ｊ：び双方向定電圧素子例えばバリスタ２３
で構成される電源サージ吸収回路を備え、交流電源１よ
り非平滑の整流出力（脈流出力）を発生する。
高周波用１１゛フィルタ３は、インダクタ３１および６
− コンデンサ３２および平衡トランス３３からなり、補助
電源回路４のコンデンサ４１への充電電流やインバータ
への供給電流等高周波電流の交流電源１への流入を防止
して雑音端子電圧の低減を図っている。また、インダク
タ３１はインダクタ４２とともに補助電源回路４のコン
デンサ４１への充電電流を限流してコンデンサ４１に蓄
積される電力を調整する役割も有する。
− コンデンサ３２および平衡トランス３３からなり、補助
電源回路４のコンデンサ４１への充電電流やインバータ
への供給電流等高周波電流の交流電源１への流入を防止
して雑音端子電圧の低減を図っている。また、インダク
タ３１はインダクタ４２とともに補助電源回路４のコン
デンサ４１への充電電流を限流してコンデンサ４１に蓄
積される電力を調整する役割も有する。
インバータ５は、出ノＪトランス５１、出力１〜ランジ
スタ５２およびベース駆動回路５３等を具備し、出カド
ランス５１０１次巻線５１ｐは一端をフィルタチョーク
３１を介して整流装置２の正側出力端子ａに接続し、他
端を出力トランジスタ５２のコレクタに接続するととも
にこの１次巻線５１ρと並列に共振コンデンサ５４を接
続し、出力１−ランジスタ５２のＴミッタをダイオード
５５を介して整流装置２の負側出力端子すに接続し、出
力１ヘランス５１のベース巻線５１ｂは一端を出力トラ
ンジスタ５２のベースにベース駆動回路５３の］ンデン
ザ５３１ｄ、３Ｊ、びインダクタ５３２等を介して接続
するとと１プに他端は整流装置２の負側用ツノ端子すに
接続している。ダイオード５５はトランジスタ５２をエ
ミッタベース間逆電圧から保護するどどもに過不足の４
１いベース引抜電流を供給するためのものである。
スタ５２およびベース駆動回路５３等を具備し、出カド
ランス５１０１次巻線５１ｐは一端をフィルタチョーク
３１を介して整流装置２の正側出力端子ａに接続し、他
端を出力トランジスタ５２のコレクタに接続するととも
にこの１次巻線５１ρと並列に共振コンデンサ５４を接
続し、出力１−ランジスタ５２のＴミッタをダイオード
５５を介して整流装置２の負側出力端子すに接続し、出
力１ヘランス５１のベース巻線５１ｂは一端を出力トラ
ンジスタ５２のベースにベース駆動回路５３の］ンデン
ザ５３１ｄ、３Ｊ、びインダクタ５３２等を介して接続
するとと１プに他端は整流装置２の負側用ツノ端子すに
接続している。ダイオード５５はトランジスタ５２をエ
ミッタベース間逆電圧から保護するどどもに過不足の４
１いベース引抜電流を供給するためのものである。
さらに、このインバータ５の出力１〜ランジスタ５２の
ベースど前記整流装置２のｈ側出力端子すとの間には、
本発明の特徴とするスイッチング素子例えばｔ〜ランジ
スタ９を接続し、このトランジスタ９のベースに電源（
Ｊ−−ジ検出回路７と不要ドライブ電圧検出回路８の出
力端を接続している。そし−（、出力トランジスタ５２
の］レクタと補助電源回路４のインダクタ４２およびダ
イオード４３の接続点ｄとをダイオード４４を介し−Ｃ
接続ηるどともに出カドランス５１の２次巻線５１Ｓに
は負荷として放電灯６を接続しＣいる。
ベースど前記整流装置２のｈ側出力端子すとの間には、
本発明の特徴とするスイッチング素子例えばｔ〜ランジ
スタ９を接続し、このトランジスタ９のベースに電源（
Ｊ−−ジ検出回路７と不要ドライブ電圧検出回路８の出
力端を接続している。そし−（、出力トランジスタ５２
の］レクタと補助電源回路４のインダクタ４２およびダ
イオード４３の接続点ｄとをダイオード４４を介し−Ｃ
接続ηるどともに出カドランス５１の２次巻線５１Ｓに
は負荷として放電灯６を接続しＣいる。
次に以上のように構成した装置の作用を述べる。
今、交流電源１が投入されるど、整流装置２より全波整
流出力が発生し、これがインバータ５にりえられる。こ
れにより、インバータ５では前記整流出力が起動抵抗５
６を介してトランジスタ５２にベース電流として与えら
れ、トランジスタ５２がオンする。以後トランジスタ５
２は］レクタベース間の正帰還および１次巻線５１ｐの
インダクタンス分とコンデンサ５４の共振により発振し
、出力］〜ランス５１の各巻線５１ｐ 、 ５１ｓ 、
５１ｂに高周波出力を発生する。
流出力が発生し、これがインバータ５にりえられる。こ
れにより、インバータ５では前記整流出力が起動抵抗５
６を介してトランジスタ５２にベース電流として与えら
れ、トランジスタ５２がオンする。以後トランジスタ５
２は］レクタベース間の正帰還および１次巻線５１ｐの
インダクタンス分とコンデンサ５４の共振により発振し
、出力］〜ランス５１の各巻線５１ｐ 、 ５１ｓ 、
５１ｂに高周波出力を発生する。
補助電源回路４においては、インバータ５の１〜ランジ
スタ５２がオンするごとにコンデンサ３２に対し、コン
デンサ４１、インダクタ４２、ダイオード４４、前記］
ヘランジスタ５２およびダイオード５５を経由する閉回
路が形成され、コンデンサ４１は整流装置２の整流出力
から供給されトランジスタ５２によって高周波ヂョッパ
された電流にＪこり所定方向に充電される。また、この
コンデンサ４１は整流装置２の整流出力が交流電源１の
半サイクルごとに所定電圧すなわち本実施例においてコ
ンデンサ４１の充電電圧以下になるとダイオード４３を
介して放電し、この放電出力をインバータ５に与える。
スタ５２がオンするごとにコンデンサ３２に対し、コン
デンサ４１、インダクタ４２、ダイオード４４、前記］
ヘランジスタ５２およびダイオード５５を経由する閉回
路が形成され、コンデンサ４１は整流装置２の整流出力
から供給されトランジスタ５２によって高周波ヂョッパ
された電流にＪこり所定方向に充電される。また、この
コンデンサ４１は整流装置２の整流出力が交流電源１の
半サイクルごとに所定電圧すなわち本実施例においてコ
ンデンサ４１の充電電圧以下になるとダイオード４３を
介して放電し、この放電出力をインバータ５に与える。
この装置はメインの整流装置２に平滑コンデンサを有し
ないため入力力率が高く、しかも整流回９− 路の出力電圧が所定電圧Ｊ：り低い区間では補助電源回
路４からインバータ！′）に直流電圧を供給しているの
で体１１区間がなくリップルの少ない高周波出力を負荷
に供給することができる。
ないため入力力率が高く、しかも整流回９− 路の出力電圧が所定電圧Ｊ：り低い区間では補助電源回
路４からインバータ！′）に直流電圧を供給しているの
で体１１区間がなくリップルの少ない高周波出力を負荷
に供給することができる。
また、不要ドライブ電ＬＬ検出回路８においては、出力
１〜ランスペ一ス巻線５１ｈ（ｒ）誘起電圧をコンデン
サ８２で微分して進相し、これを１ナーダイオード８３
のゼナー電ｎ−でスライスすることにより、前記高周波
出力の各周期にお【ノる出力１〜ランジスタ５２に順方
向のベース電流が供給される区間であってゼ日り１１ス
以前のコレクタ・、−Ｌミッタ間電圧が印加される期間
を検出（）、この検出出力によって１〜ランジスタ９を
オンすることににって、上記期間における出力１〜ラン
ジスタ５２へのベース電流をバイパスづる。これにより
、コレクタ・エミッタ間電圧がゼロク［」スする前には
出力１−ランジスタ５２がＡ）状態と（１りこの出力１
〜ランジスタ５２がＡン状態にある従来例に比べ出力ト
ランジスタ５２のスイップーング１１スを減少さｌるこ
とができる。なお、ダイオード９１は出力１ヘランジス
タ５２に対する１０− ダイオードと同様に１〜ランジスタ９をベース・−［ミ
ッタ間逆電圧から保護するためのものである。
１〜ランスペ一ス巻線５１ｈ（ｒ）誘起電圧をコンデン
サ８２で微分して進相し、これを１ナーダイオード８３
のゼナー電ｎ−でスライスすることにより、前記高周波
出力の各周期にお【ノる出力１〜ランジスタ５２に順方
向のベース電流が供給される区間であってゼ日り１１ス
以前のコレクタ・、−Ｌミッタ間電圧が印加される期間
を検出（）、この検出出力によって１〜ランジスタ９を
オンすることににって、上記期間における出力１〜ラン
ジスタ５２へのベース電流をバイパスづる。これにより
、コレクタ・エミッタ間電圧がゼロク［」スする前には
出力１−ランジスタ５２がＡ）状態と（１りこの出力１
〜ランジスタ５２がＡン状態にある従来例に比べ出力ト
ランジスタ５２のスイップーング１１スを減少さｌるこ
とができる。なお、ダイオード９１は出力１ヘランジス
タ５２に対する１０− ダイオードと同様に１〜ランジスタ９をベース・−［ミ
ッタ間逆電圧から保護するためのものである。
このダイオード９１は、トランジスタ９と出力トランジ
スタ５２のエミッタを第４図に示すように共通接続して
省略するようにしてもよい。また、コンデンサ８２は第
５図に示すようにコンデンサ５３１を介してベース巻線
５１ｂに接続してもよい。
スタ５２のエミッタを第４図に示すように共通接続して
省略するようにしてもよい。また、コンデンサ８２は第
５図に示すようにコンデンサ５３１を介してベース巻線
５１ｂに接続してもよい。
さらに、トランジスタ９、ゼナーダイオード１２および
抵抗７３等は第１図に示したと同様の電源サージ保護回
路を構成しており、第１図で説明したと同様に動作する
。すなわち、交流電源１等においてサージ電圧が発生し
、サージ電圧検出回路７のゼナーダイオード７２のゼナ
ー電圧より高い電圧がインバータ５の入力回路に現われ
ると、１−ランジスタ９はゼナーダイオード１２、抵抗
７４およびダイオード７５を介してベース電流が供給さ
れオンする。これにより、インバータ５は出力トランジ
スタ５２がオフして発振を停止し、このインバータ５お
よび負荷の放電灯６等は過負荷または過電圧から保護さ
れる。
抵抗７３等は第１図に示したと同様の電源サージ保護回
路を構成しており、第１図で説明したと同様に動作する
。すなわち、交流電源１等においてサージ電圧が発生し
、サージ電圧検出回路７のゼナーダイオード７２のゼナ
ー電圧より高い電圧がインバータ５の入力回路に現われ
ると、１−ランジスタ９はゼナーダイオード１２、抵抗
７４およびダイオード７５を介してベース電流が供給さ
れオンする。これにより、インバータ５は出力トランジ
スタ５２がオフして発振を停止し、このインバータ５お
よび負荷の放電灯６等は過負荷または過電圧から保護さ
れる。
なお、第３図の装置においては、インバータ５の出力１
−ランスペース巻線５１ｂに巻ぎ」−げ端子Ｃを設置）
、この端子０をトランジスタ５３３のベースに接続する
とともにこのトランジスタのコレクタ・Ｘ［ミッタをコ
ンデンサ５３１Ｊ３Ｊ、び不要ドライブ電圧検出回路８
のコンデンサ８２それぞれの両端にそれぞれダイオード
５３４おにび８４を介して接続している。これにより、
１−ランジスタ５３３はベース巻線５１１）電圧が負の
ときオンしてベース巻線５１ｂが正のとぎ］ンデン（ｉ
５３１おＪ：び８２に充電された電荷を放電し、これら
のコンデンサ５３１および８２をリセットづる。このよ
うにトランジスタ５３３等【こＪ：す］ンｊ２ンリ５３
１おＪ、び８２を強制的にリセッｈ−ｄれば、各コンデ
ンサど並列に放電抵抗を設けることにＪ：るｊ（振Ｑの
イ１（下ｉｔ’； Ｊ：び動作レベルのずれや動作タイ
ミングのＨ延等の問題を生ずることなくコンデン１Ｊを
各１ナイクルごとに初期化することかできる。従って上
述の点において差し支えない限り、例えば第６図に示づ
ように、ベース巻線巻き」二げ端子ｃ、ｌ〜ランジスタ
５３３、ダイオード５３４、抵抗５３５ 、５３６等を
省略して回路構成の簡略化およびコストダウンを図るこ
とができる。
−ランスペース巻線５１ｂに巻ぎ」−げ端子Ｃを設置）
、この端子０をトランジスタ５３３のベースに接続する
とともにこのトランジスタのコレクタ・Ｘ［ミッタをコ
ンデンサ５３１Ｊ３Ｊ、び不要ドライブ電圧検出回路８
のコンデンサ８２それぞれの両端にそれぞれダイオード
５３４おにび８４を介して接続している。これにより、
１−ランジスタ５３３はベース巻線５１１）電圧が負の
ときオンしてベース巻線５１ｂが正のとぎ］ンデン（ｉ
５３１おＪ：び８２に充電された電荷を放電し、これら
のコンデンサ５３１および８２をリセットづる。このよ
うにトランジスタ５３３等【こＪ：す］ンｊ２ンリ５３
１おＪ、び８２を強制的にリセッｈ−ｄれば、各コンデ
ンサど並列に放電抵抗を設けることにＪ：るｊ（振Ｑの
イ１（下ｉｔ’； Ｊ：び動作レベルのずれや動作タイ
ミングのＨ延等の問題を生ずることなくコンデン１Ｊを
各１ナイクルごとに初期化することかできる。従って上
述の点において差し支えない限り、例えば第６図に示づ
ように、ベース巻線巻き」二げ端子ｃ、ｌ〜ランジスタ
５３３、ダイオード５３４、抵抗５３５ 、５３６等を
省略して回路構成の簡略化およびコストダウンを図るこ
とができる。
第７図は本発明の他の実施例に係る電源装量の回路構成
を示す。この装置は第３図の装置に対しランプ寿命検出
回路１０を付加したものである。
を示す。この装置は第３図の装置に対しランプ寿命検出
回路１０を付加したものである。
第７図を参照して、放電灯６が寿命末期になって放電電
流が一方に片寄りいわゆる片道放電状態になると、出カ
ドランス５１の検出巻線５１ｄの誘起電圧は負荷電流の
小さい極性側のピーク値が」：昇する。このランプ寿命
検出回路１０は、検出巻線５１ｄ誘起電圧を整流する全
波整流回路１０１とこの整流回路１０１の出力電圧のほ
ぼピーク値が充電されるコンデンサ１０２等を具備する
もので、片道放電状態すなわらランプ寿命末期になり、
コンデンサ１０２の端子電圧がゼナーダイオード１０３
のゼナー電圧を超えると、このゼナーダイオードがオン
する。従って、抵抗１０４は電流が流れてその両端に電
圧が発生し、サイリスタ１０５はゲートにこの抵抗１０
４の両端電圧が与えられてオンし、トランジスタ９はコ
ンデンサ１０２からサイリスタ１０５お１３− Ｊ、びダイオード１０６、抵抗７４を介しベース電流が
供給されてオンする。これにＪ：す、出力トランジスタ
５２はオフし、インバータ５は動作を停止する。
流が一方に片寄りいわゆる片道放電状態になると、出カ
ドランス５１の検出巻線５１ｄの誘起電圧は負荷電流の
小さい極性側のピーク値が」：昇する。このランプ寿命
検出回路１０は、検出巻線５１ｄ誘起電圧を整流する全
波整流回路１０１とこの整流回路１０１の出力電圧のほ
ぼピーク値が充電されるコンデンサ１０２等を具備する
もので、片道放電状態すなわらランプ寿命末期になり、
コンデンサ１０２の端子電圧がゼナーダイオード１０３
のゼナー電圧を超えると、このゼナーダイオードがオン
する。従って、抵抗１０４は電流が流れてその両端に電
圧が発生し、サイリスタ１０５はゲートにこの抵抗１０
４の両端電圧が与えられてオンし、トランジスタ９はコ
ンデンサ１０２からサイリスタ１０５お１３− Ｊ、びダイオード１０６、抵抗７４を介しベース電流が
供給されてオンする。これにＪ：す、出力トランジスタ
５２はオフし、インバータ５は動作を停止する。
但し、この場合、インバータ５が動作を停止すると検出
巻線５１（１の出力が零になるため、］ンｆン（ｊ−１
０２は充電されない。従つＣ、コンデンサ１０２は、サ
イリスタ１０５、抵抗７４、トランジスタ９のベースお
よびエミッタの経路を介しＣコンデンサ１０２おＪ、び
抵抗７４等の時定数で定まる時間で放電してしまい、コ
ンデンＩＪ−１０２から供給される電流、 で仙作りる
サイリスタ １０５および１〜ランジスタ９はオフＪる
。このため、インバータ５は再び発振して高周波出力を
発生し放電灯は片道放電状態で点灯する。１ス後、再び
コンデンサ１０２への充電、片道放電検出、リーイリス
タ１０５およびトランジスタ９オン、インバータ５停止
、さらにコンデンサ１０２の放電にＪ、る−ＩＪ゛イリ
スタ１０５およびトランジスタ９のＡ）どインバータ５
の再起動というサイクルを繰り返１ので、この装置にａ
３いては、放電灯寿命未明におい−Ｃはインバータ５は
間欠的に高−１４＝ 周波出力を発生し、ｈＩｉ電灯はけば一定周期で１１！
１減を繰り返すことになる。
巻線５１（１の出力が零になるため、］ンｆン（ｊ−１
０２は充電されない。従つＣ、コンデンサ１０２は、サ
イリスタ１０５、抵抗７４、トランジスタ９のベースお
よびエミッタの経路を介しＣコンデンサ１０２おＪ、び
抵抗７４等の時定数で定まる時間で放電してしまい、コ
ンデンＩＪ−１０２から供給される電流、 で仙作りる
サイリスタ １０５および１〜ランジスタ９はオフＪる
。このため、インバータ５は再び発振して高周波出力を
発生し放電灯は片道放電状態で点灯する。１ス後、再び
コンデンサ１０２への充電、片道放電検出、リーイリス
タ１０５およびトランジスタ９オン、インバータ５停止
、さらにコンデンサ１０２の放電にＪ、る−ＩＪ゛イリ
スタ１０５およびトランジスタ９のＡ）どインバータ５
の再起動というサイクルを繰り返１ので、この装置にａ
３いては、放電灯寿命未明におい−Ｃはインバータ５は
間欠的に高−１４＝ 周波出力を発生し、ｈＩｉ電灯はけば一定周期で１１！
１減を繰り返すことになる。
なお、本発明は上述の実施例に限定されることなく、本
発明の思想を逸脱しない範囲で適宜変形して実施覆るこ
とができる。例えば、上述にａ３いてはコンデンサ４１
等からなる補助電源４を用いた電源装置について述べた
が、本発明はこの補助電［４のない場合であっても適用
ぐきることは勿論である。また、上述の実施例においで
は直流電源として交流電源と非平滑整流装置とからなり
非平滑の脈流出力を発生するものを用いているが、この
整流出力を平滑したものまたはバッテリ等の純直流電源
を用いてもよい。
発明の思想を逸脱しない範囲で適宜変形して実施覆るこ
とができる。例えば、上述にａ３いてはコンデンサ４１
等からなる補助電源４を用いた電源装置について述べた
が、本発明はこの補助電［４のない場合であっても適用
ぐきることは勿論である。また、上述の実施例においで
は直流電源として交流電源と非平滑整流装置とからなり
非平滑の脈流出力を発生するものを用いているが、この
整流出力を平滑したものまたはバッテリ等の純直流電源
を用いてもよい。
（発明の効果）
以上のように本発明によると、インバータの出力用スイ
ッチングトランジスタのベース電流をバイパスすること
により、種々の機能を実現Ｊるどともに、このバイパス
用スイッヂング素子を各機能で兼用するようにしたため
スイッチング素子のうち（機能付加数−１）個を省略す
ることができ回路の簡略化、−１ストダウンを図ること
ができる。
ッチングトランジスタのベース電流をバイパスすること
により、種々の機能を実現Ｊるどともに、このバイパス
用スイッヂング素子を各機能で兼用するようにしたため
スイッチング素子のうち（機能付加数−１）個を省略す
ることができ回路の簡略化、−１ストダウンを図ること
ができる。
第１ ｉＪｉ Ｊ、’び第２図ＬＬ従来の電源装置の回
路図、第３図は本発明の１実施例に係る電源装置の回路
図、第４〜６図は第３図の！！ｉ置の変形例を示１部分
回路図、イして第７図は本発明の他の実施例に係る電源
装置の回路図である。 １・・・交流電源、 ２・・・全波整流回路、５・・・
インバータ、 ５〉１・・・出力］−ランス、５２・・
・出力トランジスタ、 ６・・・負荷、７・・・電源１
ノ一ジ検出回路、 ８・・・不要ドライブ電圧検出回路、 ９・・・１〜ランジスタ、 １０・・・ランプ寿命検出
回路。 特許出羅１人 東芝電材株式会社 代理人 弁理士 伊東辰雄 代理人 弁理士 伊東哲也
路図、第３図は本発明の１実施例に係る電源装置の回路
図、第４〜６図は第３図の！！ｉ置の変形例を示１部分
回路図、イして第７図は本発明の他の実施例に係る電源
装置の回路図である。 １・・・交流電源、 ２・・・全波整流回路、５・・・
インバータ、 ５〉１・・・出力］−ランス、５２・・
・出力トランジスタ、 ６・・・負荷、７・・・電源１
ノ一ジ検出回路、 ８・・・不要ドライブ電圧検出回路、 ９・・・１〜ランジスタ、 １０・・・ランプ寿命検出
回路。 特許出羅１人 東芝電材株式会社 代理人 弁理士 伊東辰雄 代理人 弁理士 伊東哲也
Claims (1)
- 【特許請求の範囲】 １、直流電源ど、出力１〜ランスと該出ノ〕トランスの
１次巻線を付勢する出力］・ランジスタを有し該出カド
ランスのベース帰還巻線から正帰還されるベース電流に
よって発振し前記直流電源より高周波出力を発生Ｊるト
ランジスタインバータを備え、負荷に該高周波出力を供
給する電源装置において、 前記高周波出力の各周期にお（Ｊる前記出力トランジス
タに順方向のベース電流が供給される区間であってコレ
クタ・エミッタ間に印加される共振電圧がゼロクロスす
るまでの開信号を発生する不要ドライブ電圧検出回路と
、前記直流電源、負荷またはインバータに異常が発生し
たとき信号を発生する異常検出回路と、これらの不要ド
ライブ電圧検出回路および異常検出回路がそれぞれ発生
する信号の論理和出力により動作して前記出力トランジ
スタのベース電流をバイパスＪるスイッチング素子とを
設【）たことを特徴とする電源装置。 ２、前記異常検出回路は電源υ−ジ検出回路を含む前記
特許請求の範囲第１項記載の電源装置。 ３、前記１荷（よ放電灯′ｃｄうり、前記異常検出回路
は該放電灯の片道放電ににる電圧または電流の歪を検出
するランプ寿命検出回路を含む前記特許請求の範囲第１
Ｊ：たは２項記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157159A JPS6051465A (ja) | 1983-08-30 | 1983-08-30 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157159A JPS6051465A (ja) | 1983-08-30 | 1983-08-30 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051465A true JPS6051465A (ja) | 1985-03-22 |
| JPH0320989B2 JPH0320989B2 (ja) | 1991-03-20 |
Family
ID=15643469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157159A Granted JPS6051465A (ja) | 1983-08-30 | 1983-08-30 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61227676A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Electric Equip Corp | インバ−タ回路 |
-
1983
- 1983-08-30 JP JP58157159A patent/JPS6051465A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61227676A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Electric Equip Corp | インバ−タ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320989B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067999B1 (en) | Solid state ballast with high frequency inverter fault protection | |
| EP0439248B1 (en) | Lamp ballast | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| JPS6051465A (ja) | 電源装置 | |
| US4435749A (en) | High frequency inverter fault protection system | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| CA2046153A1 (en) | High frequency oscillator-inverter with improved regenerative power supply | |
| JPH07231650A (ja) | 昇圧チョッパー回路 | |
| JPH041587B2 (ja) | ||
| KR100347113B1 (ko) | 고출력 방전램프용 전자식 안정기회로 | |
| JP2934166B2 (ja) | 点灯装置 | |
| JP3081478B2 (ja) | 低電圧点灯回路 | |
| JPH07245949A (ja) | リンギングチョ−クコンバ−タ | |
| JPH0534850Y2 (ja) | ||
| JPS6022573B2 (ja) | 突入電流制限回路 | |
| JP3051758B2 (ja) | 放電灯点灯装置 | |
| JP3335639B2 (ja) | シリコン制御整流器フルブリッジ回路を有するインバータ | |
| JPH0732598B2 (ja) | スイッチング電源装置 | |
| JPH033671A (ja) | 電源装置 | |
| JP2512164B2 (ja) | インバ―タ装置 | |
| JPH03285561A (ja) | 電源装置 | |
| JPH0522933A (ja) | スイツチング電源装置 | |
| JPH07169579A (ja) | 放電灯点灯装置 | |
| JPS6016190B2 (ja) | 交流電源装置 | |
| JPH0445960B2 (ja) |