JPS6051302A - 移相器制御回路 - Google Patents
移相器制御回路Info
- Publication number
- JPS6051302A JPS6051302A JP15922183A JP15922183A JPS6051302A JP S6051302 A JPS6051302 A JP S6051302A JP 15922183 A JP15922183 A JP 15922183A JP 15922183 A JP15922183 A JP 15922183A JP S6051302 A JPS6051302 A JP S6051302A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- terminal
- circuit
- level
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
- H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
- H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
- H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
- H01Q3/38—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters the phase-shifters being digital
- H01Q3/385—Scan control logics
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は特に半導体移相器を用いた。フェイズドアレ
イアンテナ装置において、半導体の１に障を検出し、そ
の移相器の特性劣化がフェイズドアレイアンテナ装置に
与える影響を最小に抑えるように移相器の制御信号を処
理する移相器制御回路に関するものである。
イアンテナ装置において、半導体の１に障を検出し、そ
の移相器の特性劣化がフェイズドアレイアンテナ装置に
与える影響を最小に抑えるように移相器の制御信号を処
理する移相器制御回路に関するものである。
なお説明の便宜上半導体移相器として、ピンダイオード
を用いたハイブリッド結合型ピンダイオード移相器につ
いて説明する。
を用いたハイブリッド結合型ピンダイオード移相器につ
いて説明する。
ハイブリッド（１）は第１図に示す記号で示されるもの
で、その入出力の関係は第（１）式で表わされる。
で、その入出力の関係は第（１）式で表わされる。
ここで、■□は入力、ｖに出力全示ｌ〜、サフィックス
１〜４は端子番号Ｔ１〜Ｔ４を表わす。また、Ｊは虚数
単位である。
１〜４は端子番号Ｔ１〜Ｔ４を表わす。また、Ｊは虚数
単位である。
次に、このハイブリッド（１）全相いた移相器を第２図
に示す。
に示す。
第２図において、（１）はハイブリッド。
（２ａ）、（２ｂ）は位相変戻器、 （３ａ）、（３ｂ
）ｆｄ：ピンダイオード、（４）は駆動回路、Ｔ１は移
相器の？ｈ；波入力端子＋ Ｔ ２ ＃ Ｔ ５はハイ
ブリッドの入出力端子、Ｔ４１１移相器の市、波出力端
子、 Ｔ５． Ｔ６は駆動回路（４）を制御する信号入
力端子である。
）ｆｄ：ピンダイオード、（４）は駆動回路、Ｔ１は移
相器の？ｈ；波入力端子＋ Ｔ ２ ＃ Ｔ ５はハイ
ブリッドの入出力端子、Ｔ４１１移相器の市、波出力端
子、 Ｔ５． Ｔ６は駆動回路（４）を制御する信号入
力端子である。
さて、端子Ｔ１より入力された電波はハイブリッド＋Ｉ
ｌで端子Ｔ２． Ｔ、Ｋ ３ ｄＢに分配されて出力さ
れる。この％１． ｈ（ｔ、はピンダイオード（５ａ、
）、（３ｂ）と位相変換器（２ａ）、（２ｂ）で所望の
位相偏移を受けた後。
ｌで端子Ｔ２． Ｔ、Ｋ ３ ｄＢに分配されて出力さ
れる。この％１． ｈ（ｔ、はピンダイオード（５ａ、
）、（３ｂ）と位相変換器（２ａ）、（２ｂ）で所望の
位相偏移を受けた後。
ハイブリッド（１）で合成され端子Ｔ４に出力される。
移相器としては端子Ｔ５． Ｔ６に印加される制御信号
により駆Ｕｊｌ＋回に！８ ｆ４）でピンダイオード（
３ａ）（３ｂ）を導ノＩ！Ｊ状態と非５・Ｉ？： ｊＩ
＆状態に切−り替えた時の端子Ｔ４における位相差を用
いており２通常ピンダイオード（３ａ）、 （３ｂ）ｉ
ｒ同じ状態（導通または非導通）で使用される。
により駆Ｕｊｌ＋回に！８ ｆ４）でピンダイオード（
３ａ）（３ｂ）を導ノＩ！Ｊ状態と非５・Ｉ？： ｊＩ
＆状態に切−り替えた時の端子Ｔ４における位相差を用
いており２通常ピンダイオード（３ａ）、 （３ｂ）ｉ
ｒ同じ状態（導通または非導通）で使用される。
」二ｄ己ｉｆｆ？、 ｊ！’Ｉ Ｐ、−、ｔ、ピンダイ
オード（５ａ）（３ｂ ）７５Ｅ正常に動作している場
合であるが、移相器の人力または出力に高′…、力等が
印ｊＪｎされてピンダイオード（３ｂ）がショート状態
で故障した場合全力え、その時の位相偏移全骨けた電波
のへｒ相がハイブリッド（１）の端子Ｔ ２１１ＩＩＩ
テ０１． ’ｒ５ｆｔｉｌｌ Ｔａ２−９０°（−９０
”はハイブリッドｉｌｌでＴ２端子に比し、Ｔ３端子で
位相が９０°遅れることを示す）とすると。
オード（５ａ）（３ｂ ）７５Ｅ正常に動作している場
合であるが、移相器の人力または出力に高′…、力等が
印ｊＪｎされてピンダイオード（３ｂ）がショート状態
で故障した場合全力え、その時の位相偏移全骨けた電波
のへｒ相がハイブリッド（１）の端子Ｔ ２１１ＩＩＩ
テ０１． ’ｒ５ｆｔｉｌｌ Ｔａ２−９０°（−９０
”はハイブリッドｉｌｌでＴ２端子に比し、Ｔ３端子で
位相が９０°遅れることを示す）とすると。
端子ＴＫ−，，Ｖ −’ｅＪθ１− ’ｅ ｊθ２，２
）１ １２ ２ なる電波が出力される。ここで第（２）式は入力側に反
射される値を示し、第（３）式は出力側に透過する値を
示す。また、この移相器に用いているピンダイオード（
５ａ）、（３ｂ）の等両回路を第３図に示す。
）１ １２ ２ なる電波が出力される。ここで第（２）式は入力側に反
射される値を示し、第（３）式は出力側に透過する値を
示す。また、この移相器に用いているピンダイオード（
５ａ）、（３ｂ）の等両回路を第３図に示す。
ここで、第３図（ａ）は正常なピンダイオード（３ａ）
の導通状態イと非導通状態口の等両回路、第３図（ｂ）
は高電力等が印加されてショート状態で故障したピンダ
イオード（３ｂ）の等両回路である。この等両回路で正
常なピンダイオード（３ａ）が示す導通状態イの抵抗値
は非常に小さく位相に与える影響はほとんどないため第
３図（ｂ）に示す故障したピンダイオード（３ｂ）は正
常なものとほり等価な特性を示す。このため、ピンダイ
オード（３ｂ）がショート状態で故障した場合にピンダ
イオード（５ａ）が導通状態イに設定されておれば２位
相偏移を受けた電波ｔま端子Ｔ ２１１１１１でθ１．
端子’Ｉ’３ｆｌｌ１１ではθ、−９０°となるため。
の導通状態イと非導通状態口の等両回路、第３図（ｂ）
は高電力等が印加されてショート状態で故障したピンダ
イオード（３ｂ）の等両回路である。この等両回路で正
常なピンダイオード（３ａ）が示す導通状態イの抵抗値
は非常に小さく位相に与える影響はほとんどないため第
３図（ｂ）に示す故障したピンダイオード（３ｂ）は正
常なものとほり等価な特性を示す。このため、ピンダイ
オード（３ｂ）がショート状態で故障した場合にピンダ
イオード（５ａ）が導通状態イに設定されておれば２位
相偏移を受けた電波ｔま端子Ｔ ２１１１１１でθ１．
端子’Ｉ’３ｆｌｌ１１ではθ、−９０°となるため。
端子Ｔ、には第（２）式より
Ｖ−−！−ｅ’θ１−’ｅ’θ、−８ ．４）１２ ２
端子Ｔ４には第（３）式より
７−ヨー！−８ｊθ１゜１８ｊθ１＝−４゜Ｊθ１（５
）４ ２ ２ なる電波が出力されることになる。これはピンダイオー
ド（３ｂ）が導通状態イに設定されたときの正常動作と
等しい特性が得られることを示している。
）４ ２ ２ なる電波が出力されることになる。これはピンダイオー
ド（３ｂ）が導通状態イに設定されたときの正常動作と
等しい特性が得られることを示している。
一方、ピンダイオード（３ａ）が非導通状態口に設定さ
れており、その時の設定移相骨ヲθとすれば。
れており、その時の設定移相骨ヲθとすれば。
位相偏移を受けた電波は端子Ｔ２側でθ、十〇、端子Ｔ
３側で０１−９０’となるため。
３側で０１−９０’となるため。
端子Ｔ１にけ第（２）式より
’ Ｊ（θ十θ几１．ｊ＃１ （６）
１２ ２
端子Ｔ４には第（３）式より
なる電波が出力されることになる。
これは設定移相量θが１８０°の場合にはｔ波は移相器
を透過せず完全反射となってしまう。また他の設定移相
量でも反射緻が大きくなり、移相器も設定移相量θの１
／２となってしまうなど、従来のようにビーム走査に必
要な位相側σＭ信号を移相器の駆動回路（４）に印加し
ていたのではフェイズドアレイアンテナ装置の性能を劣
化させてしまう欠点があった。
を透過せず完全反射となってしまう。また他の設定移相
量でも反射緻が大きくなり、移相器も設定移相量θの１
／２となってしまうなど、従来のようにビーム走査に必
要な位相側σＭ信号を移相器の駆動回路（４）に印加し
ていたのではフェイズドアレイアンテナ装置の性能を劣
化させてしまう欠点があった。
この発明は、このような従来の欠点を解消するため移相
器に使用されるピンダイオード（３ａ）。
器に使用されるピンダイオード（３ａ）。
（３ｂ）のショート状態での故障を検出し、その時ピン
ダイオード（３ａ）、（３ｂ）全位相制御信号の状態に
かかわらず強制的に導通状態イに切替えることによ勺、
フェイズドアレイアンテナ装置の性能劣化を最小に抑え
るようにした移相器制御回路を提供するものである。
ダイオード（３ａ）、（３ｂ）全位相制御信号の状態に
かかわらず強制的に導通状態イに切替えることによ勺、
フェイズドアレイアンテナ装置の性能劣化を最小に抑え
るようにした移相器制御回路を提供するものである。
第４図幻：この発明の一実施例を示すブロック図で、Ｔ
７は位相切替信号入力端子、 （５ａ）（５ｂ）は故障
検出回路、 （６ａ）（Ｓｂ）ＦｉＡ Ｎ Ｄゲート、
（７）はノリツブフロップ、（８）は微分回路である。
７は位相切替信号入力端子、 （５ａ）（５ｂ）は故障
検出回路、 （６ａ）（Ｓｂ）ＦｉＡ Ｎ Ｄゲート、
（７）はノリツブフロップ、（８）は微分回路である。
第５図は動作を説明するタイムチャートである。
この発明の回路の動作は端子Ｔ７に位相切替信号がＬ
レベルで入力されたとき、駆動回路（４）はピンダイオ
ード（３ａ）（５ｂ）を導通状態とするよう働き、端子
Ｔ７に位相切替信号がＨレベルで入力されたとき駆ｄ（
１１回路（４）はピンダイオード（５ａ）（３ｂ）を非
導通４Ｊに態とするように働く。
レベルで入力されたとき、駆動回路（４）はピンダイオ
ード（３ａ）（５ｂ）を導通状態とするよう働き、端子
Ｔ７に位相切替信号がＨレベルで入力されたとき駆ｄ（
１１回路（４）はピンダイオード（５ａ）（３ｂ）を非
導通４Ｊに態とするように働く。
一方、故障検出回路（５ａ）（５ｂ）に例えば電流検出
口ｈＫ’（ｒ用い、 、”！ＩＹ！ＩＩｈ回ｆ−ｆｉ
（４１でピンダイオード（３ａ）（３ｂ）′に導通状態
に設定した時には管流が流れ、非運ｊ【′ｆ１状態に設
定した時にはη１流が流れていないことを検出ｌ−１こ
の時故障検出回路（５ａ）（５ｂ）は正常と判定し、Ｈ
レベル全出力する回路で構成し。
口ｈＫ’（ｒ用い、 、”！ＩＹ！ＩＩｈ回ｆ−ｆｉ
（４１でピンダイオード（３ａ）（３ｂ）′に導通状態
に設定した時には管流が流れ、非運ｊ【′ｆ１状態に設
定した時にはη１流が流れていないことを検出ｌ−１こ
の時故障検出回路（５ａ）（５ｂ）は正常と判定し、Ｈ
レベル全出力する回路で構成し。
端子Ｔ７に印加された位相切替信号が変化した時に故障
検出データｋ 読み込むため微分回路（８）で位相切替
信号を微分してフリップフロップ（７）に故障検出回路
（５ａ）（５ｂ）の出力をゲート回路（６ａ）によ勺Ａ
ＮＤｉとり読み込む。このフリップフロップ（７）に読
み込んだゲート回路（６ａ）の出力がＨレベルであれば
、ゲート回路（６ｂ）は開いた状態となり、端子Ｔ７に
印加された１位相切替信号はそのまま駆動回路（４）に
印加される。しかしゲート回路（６ａ）の出力がＬレベ
ルであれば、ノリツブフロップ（７）の出力がＬレベル
となり、ゲート回路（６ｂ）が閉じた状態となるため、
端子Ｔ７に印加された１位相切替信号のレベルに関係な
く駆動回路（４）はピンダイオード（３ａ）（５ｂ）ｉ
導通状態とするように動作する。
検出データｋ 読み込むため微分回路（８）で位相切替
信号を微分してフリップフロップ（７）に故障検出回路
（５ａ）（５ｂ）の出力をゲート回路（６ａ）によ勺Ａ
ＮＤｉとり読み込む。このフリップフロップ（７）に読
み込んだゲート回路（６ａ）の出力がＨレベルであれば
、ゲート回路（６ｂ）は開いた状態となり、端子Ｔ７に
印加された１位相切替信号はそのまま駆動回路（４）に
印加される。しかしゲート回路（６ａ）の出力がＬレベ
ルであれば、ノリツブフロップ（７）の出力がＬレベル
となり、ゲート回路（６ｂ）が閉じた状態となるため、
端子Ｔ７に印加された１位相切替信号のレベルに関係な
く駆動回路（４）はピンダイオード（３ａ）（５ｂ）ｉ
導通状態とするように動作する。
したがって、ピンダイオード（３ａ）（３ｂ）が正常な
場合には故障検出回路（５ａ）（５ｂ）の出力がＨレベ
ルであるため端子Ｔ、に印加された位相切替信号はその
まま駆動回路（４）に印加される。しかし、ピンダイオ
ード（３ａ）（５ｂ）のどちらか一方でもショート状態
で故障した場合には、駆動回路（４）で非導通状態に設
定しても電流が流れてしまうため故障検出回路（５ａ）
あるいは（５ｂ）の出力が°Ｌ”レベルとなる。したが
ってゲート回路（６ａ）の出力も Ｌレベルとなりノリ
ツブフロップ（７）の出力はＬレベルとなりゲート回路
（６ｂ）に閉じるため、端子Ｔ７の位相切替信号のレベ
ルに関係なく駆動回路（４）はピンダイオード（３ａＸ
３ｂ）ｉ導通状態とするよう動作する。壕だゲート回路
（６ｂ）の出力は変化しないため、ノリツブフロップ（
７）はホールドされたままの状態となるため、ゲート回
路（６ｂ）が開くことはない。
場合には故障検出回路（５ａ）（５ｂ）の出力がＨレベ
ルであるため端子Ｔ、に印加された位相切替信号はその
まま駆動回路（４）に印加される。しかし、ピンダイオ
ード（３ａ）（５ｂ）のどちらか一方でもショート状態
で故障した場合には、駆動回路（４）で非導通状態に設
定しても電流が流れてしまうため故障検出回路（５ａ）
あるいは（５ｂ）の出力が°Ｌ”レベルとなる。したが
ってゲート回路（６ａ）の出力も Ｌレベルとなりノリ
ツブフロップ（７）の出力はＬレベルとなりゲート回路
（６ｂ）に閉じるため、端子Ｔ７の位相切替信号のレベ
ルに関係なく駆動回路（４）はピンダイオード（３ａＸ
３ｂ）ｉ導通状態とするよう動作する。壕だゲート回路
（６ｂ）の出力は変化しないため、ノリツブフロップ（
７）はホールドされたままの状態となるため、ゲート回
路（６ｂ）が開くことはない。
この発明はり、上説明したとおり、ピンダイオード（３
ａ）（５ｂ）のショート状態での故障を検出し。
ａ）（５ｂ）のショート状態での故障を検出し。
その時にピンダイオード（３ａ）（３ｂ）ｅ強制的に導
通状態に制１ａ１１することにより、移相器の反引損失
特性の劣化を最小限に抑えることが出来、また位相、振
幅の状態が既知でおるため、フェイズドアレイアンテナ
装置の各移相器に与える位相を変更することにより性能
劣化を最小に抑えることが可能となり、このように移相
器制御回路を構成するメリットは非常に大きい。
通状態に制１ａ１１することにより、移相器の反引損失
特性の劣化を最小限に抑えることが出来、また位相、振
幅の状態が既知でおるため、フェイズドアレイアンテナ
装置の各移相器に与える位相を変更することにより性能
劣化を最小に抑えることが可能となり、このように移相
器制御回路を構成するメリットは非常に大きい。
またこの実施例ではピンダイオードを用いた移相器につ
いて説明したが、他の半導体素子でも導通状態と非導通
状態の特性を利用した移相器全故障時に導通状態として
使用する場合にも同様な特性が得られるのは当然である
。
いて説明したが、他の半導体素子でも導通状態と非導通
状態の特性を利用した移相器全故障時に導通状態として
使用する場合にも同様な特性が得られるのは当然である
。
第１図はハイブリッドの各端子を示す図、第２図はハイ
ブリッド結合型ピンダイオード移相器と駆動回路を示す
図、第３図（、）はピンダイオードが正常な場合の導通
状態と非導通状態の等価回路図。 第３図（ｂ）はショート状態で故障したピンダイオード
の等価回路図、第４図れこの発明の一実施例を示す回路
図、第５図は第４図に示された回路の動作全説明するた
めのタイムチャート図である。 図において、 （２ａ）（２ｂ）は位相変換器＃ （３
ａ）（５ｂ）はピンダイオード、（４）は駆動回路、
（５ａ）（５ｂ）は故障検出回路、 （Ｓａ）（６ｂ）
はゲート回路。 （７）はフリップフロップ、（８）は微分回路である。 なお図中、同一あるいは相当部分には同一符号を付１−
で示しである。 代理人 大岩増雄 第１図 第２図 （１１） 第３図 （α） Ｃｂ） ０イ
ブリッド結合型ピンダイオード移相器と駆動回路を示す
図、第３図（、）はピンダイオードが正常な場合の導通
状態と非導通状態の等価回路図。 第３図（ｂ）はショート状態で故障したピンダイオード
の等価回路図、第４図れこの発明の一実施例を示す回路
図、第５図は第４図に示された回路の動作全説明するた
めのタイムチャート図である。 図において、 （２ａ）（２ｂ）は位相変換器＃ （３
ａ）（５ｂ）はピンダイオード、（４）は駆動回路、
（５ａ）（５ｂ）は故障検出回路、 （Ｓａ）（６ｂ）
はゲート回路。 （７）はフリップフロップ、（８）は微分回路である。 なお図中、同一あるいは相当部分には同一符号を付１−
で示しである。 代理人 大岩増雄 第１図 第２図 （１１） 第３図 （α） Ｃｂ） ０イ
Claims (1)
- 半導体移相器の故障有無を検出する故１１ノヲ検出回路
と、前記故障検出回路の出力を保持する回路とを有し、
前記故障検出回路により半導体移相器が故障と判定され
た時に前記半導体素子全導通状態とする故障検出機能付
駆動回路を具備したことを特徴とする移相器制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15922183A JPS6051302A (ja) | 1983-08-31 | 1983-08-31 | 移相器制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15922183A JPS6051302A (ja) | 1983-08-31 | 1983-08-31 | 移相器制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6051302A true JPS6051302A (ja) | 1985-03-22 |
Family
ID=15688977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15922183A Pending JPS6051302A (ja) | 1983-08-31 | 1983-08-31 | 移相器制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051302A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664574A1 (fr) * | 1994-01-21 | 1995-07-26 | Thomson-Csf | Dispositif de compensation des erreurs de pointage pour une antenne à balayage électronique |
| RU2745363C1 (ru) * | 2020-02-03 | 2021-03-24 | Сергей Николаевич Шабунин | Способ минимизации управляющих токов фазовращателей системы управления фар |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137709A (en) * | 1980-03-31 | 1981-10-27 | Mitsubishi Electric Corp | Electronic control antenna |
-
1983
- 1983-08-31 JP JP15922183A patent/JPS6051302A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137709A (en) * | 1980-03-31 | 1981-10-27 | Mitsubishi Electric Corp | Electronic control antenna |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0664574A1 (fr) * | 1994-01-21 | 1995-07-26 | Thomson-Csf | Dispositif de compensation des erreurs de pointage pour une antenne à balayage électronique |
| FR2715511A1 (fr) * | 1994-01-21 | 1995-07-28 | Thomson Csf | Dispositif de compensation des erreurs de pointage causées par des pannes de déphaseurs d'antennes à balayage électronique ou de coefficients d'antennes à formation de faisceaux par le calcul. |
| RU2745363C1 (ru) * | 2020-02-03 | 2021-03-24 | Сергей Николаевич Шабунин | Способ минимизации управляющих токов фазовращателей системы управления фар |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR200155486Y1 (ko) | 차동 라인 드라이버 | |
| US6625206B1 (en) | Simultaneous bidirectional data transmission system and method | |
| US5379405A (en) | SCSI converter with simple logic circuit arbitration for providing bilateral conversion between single ended signals and differential signals | |
| US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
| US6714038B2 (en) | Apparatus for controlling input termination of semiconductor memory device and method for the same | |
| JPS6051302A (ja) | 移相器制御回路 | |
| JP2002007308A (ja) | メモリバスシステムおよび信号線の接続方法 | |
| KR100723486B1 (ko) | 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템 | |
| US3718762A (en) | Pulse transmitting apparatus | |
| US4475049A (en) | Redundant serial communication circuit | |
| JPH07273624A (ja) | ラインドライバ回路 | |
| US6845424B2 (en) | Memory pass-band signaling | |
| US4819208A (en) | Biodirectional elastic store circuit | |
| US5742186A (en) | Asynchronous serial communication channel network | |
| JPH08190963A (ja) | コネクタシステム | |
| JPS60253332A (ja) | デ−タ伝送装置の動作機能異常チエツク用回路装置 | |
| US6335632B1 (en) | CMOS small signal switchable terminator network | |
| KR102191678B1 (ko) | 시스템 온 칩(SoC) 테스트 시스템 | |
| JPS6024620B2 (ja) | パルス送受信回路 | |
| KR200245069Y1 (ko) | 직렬통신선로 연결점검회로 | |
| KR0184152B1 (ko) | 출력 회로 | |
| JPH07107020A (ja) | 送受信装置 | |
| JPS6022853B2 (ja) | 矩形波信号絶縁伝送回路 | |
| JPS6213101A (ja) | 単極双投スイツチ | |
| JPH0964716A (ja) | インターフェース回路 |