JPS6048564A - 負荷分担方式 - Google Patents
負荷分担方式Info
- Publication number
- JPS6048564A JPS6048564A JP15540583A JP15540583A JPS6048564A JP S6048564 A JPS6048564 A JP S6048564A JP 15540583 A JP15540583 A JP 15540583A JP 15540583 A JP15540583 A JP 15540583A JP S6048564 A JPS6048564 A JP S6048564A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- connection
- load
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は情報処理システムにおける端末装置を負荷とす
る芭シ2のり、:す未制御装置間の負荷分相方式(1〕
)技術の背景 近年、情報処理技術の発達とその普及に伴い、情報処理
システムはより高速化、大規模化、且つ多様化するよう
Qてなった0 (C)従来技術と問題点 第1図(a)に従来の、第1 p4(b)に従来および
本発明の一実施例の情報処理システムにおける負荷分担
方式の概念図を示す。図において1はホスト計算機(H
O8T)、2は入出力チャネル(CH)、3a、3bは
端末制御aii(Tc)および4+ −4$。
る芭シ2のり、:す未制御装置間の負荷分相方式(1〕
)技術の背景 近年、情報処理技術の発達とその普及に伴い、情報処理
システムはより高速化、大規模化、且つ多様化するよう
Qてなった0 (C)従来技術と問題点 第1図(a)に従来の、第1 p4(b)に従来および
本発明の一実施例の情報処理システムにおける負荷分担
方式の概念図を示す。図において1はホスト計算機(H
O8T)、2は入出力チャネル(CH)、3a、3bは
端末制御aii(Tc)および4+ −4$。
仙/、+1〜4nは端末装置(T)である。従来はυ数
のT4.−4n例えばN台を2台のTC3a、 TC3
bで負荷分担して制御する場合&″iN/2を片系のT
0nで、残りのN/2′を他のTC3bで第1図(a)
のようにT4+ 〜4 n/z l T4n/2 +
1〜Tnを固定的に設定するか、第1iN(b)のよう
に接続してもコマンドで同様に例えばN/2台ごとに半
固定的に設定して運用するので、内容としては全(f、
1図(a)と共通の(II7成となシ、T4.〜nの
内ある台数が故障して負荷分担が片谷ってしまう場合が
存在する。このような負荷分Jυが不平衡となった場合
、均等に負荷分担を再配分するにはT4.〜nをその都
度接艙変更するか、プログラムのコマンドを設定変更す
る煩1つしさがあった。
のT4.−4n例えばN台を2台のTC3a、 TC3
bで負荷分担して制御する場合&″iN/2を片系のT
0nで、残りのN/2′を他のTC3bで第1図(a)
のようにT4+ 〜4 n/z l T4n/2 +
1〜Tnを固定的に設定するか、第1iN(b)のよう
に接続してもコマンドで同様に例えばN/2台ごとに半
固定的に設定して運用するので、内容としては全(f、
1図(a)と共通の(II7成となシ、T4.〜nの
内ある台数が故障して負荷分担が片谷ってしまう場合が
存在する。このような負荷分Jυが不平衡となった場合
、均等に負荷分担を再配分するにはT4.〜nをその都
度接艙変更するか、プログラムのコマンドを設定変更す
る煩1つしさがあった。
(d) 発りjの目的
本発明の目的は、上記の問題点を解決するためにロート
ノエアの負荷分担を任章に輸末毎に変更出来るようm
1::1(b)の形で予め’1’C3a、TC3bの何
れにも接続可能としておき、従来のように固定のコマン
ドで接続するのではなく、TC3aまたはTC3bの制
御機能によシ谷殉末装置接続対応の接続データについて
何れのTC3a、TC3bに接続するかを書込み、TC
3a、3bへの*x’y:機ス1ヒヒス1ヒ置の接続を
該接続データに従って実行するように構成することによ
pO荷分担を嬬末装置謙毎に自由に設定出来る端末装置
負荷分用方式を提供しようとするものである。
ノエアの負荷分担を任章に輸末毎に変更出来るようm
1::1(b)の形で予め’1’C3a、TC3bの何
れにも接続可能としておき、従来のように固定のコマン
ドで接続するのではなく、TC3aまたはTC3bの制
御機能によシ谷殉末装置接続対応の接続データについて
何れのTC3a、TC3bに接続するかを書込み、TC
3a、3bへの*x’y:機ス1ヒヒス1ヒ置の接続を
該接続データに従って実行するように構成することによ
pO荷分担を嬬末装置謙毎に自由に設定出来る端末装置
負荷分用方式を提供しようとするものである。
(e) 発明の構成
この目的は、データを入出力する複数のJiiH末装置
および該端末装置Rの各桁毎にデータ′f:集配信する
複数の端末制御装置を配し、ホスト計算機により制御す
る情報処理システムにおいて、複数の端末制御値f’d
はMA末装置〃を分担τi制御する世当ruff末制御
装置の接続データを保持し、複数の端末制御装置より共
用アクセスする記1わ手段、該記1.τユ手段の接続デ
ータを職別して選択信号を出力する端末接続レジスタ手
段を備えると共に、各九騎末制御装置にホスト計算機に
対応してデータを入出力する紀工の入出力手段、該デー
タを複数のI)f:、!床装置に対応して入出力する第
2の入出力手段および該レジスタ手段の選択信号に従い
第2人出力手段f、S択し、@1人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の1ト11御部く端末装置ひの実
動数に基き前記記憶手段に接続データを設定すると共に
送受信制御手段は該接続データに基くレジスタ手段によ
る選択イぽちに従い第2人出力手段を選択して中継制側
1を行い、複数の端末装置に対する負荷分担を実行する
ことを特徴とする情報処理システムにおける負荷分担方
式を提供することによって達成することが出来る。
および該端末装置Rの各桁毎にデータ′f:集配信する
複数の端末制御装置を配し、ホスト計算機により制御す
る情報処理システムにおいて、複数の端末制御値f’d
はMA末装置〃を分担τi制御する世当ruff末制御
装置の接続データを保持し、複数の端末制御装置より共
用アクセスする記1わ手段、該記1.τユ手段の接続デ
ータを職別して選択信号を出力する端末接続レジスタ手
段を備えると共に、各九騎末制御装置にホスト計算機に
対応してデータを入出力する紀工の入出力手段、該デー
タを複数のI)f:、!床装置に対応して入出力する第
2の入出力手段および該レジスタ手段の選択信号に従い
第2人出力手段f、S択し、@1人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の1ト11御部く端末装置ひの実
動数に基き前記記憶手段に接続データを設定すると共に
送受信制御手段は該接続データに基くレジスタ手段によ
る選択イぽちに従い第2人出力手段を選択して中継制側
1を行い、複数の端末装置に対する負荷分担を実行する
ことを特徴とする情報処理システムにおける負荷分担方
式を提供することによって達成することが出来る。
(f) 発明の実施例
以下、図面を参照しつつ本発明の一実ノ、齢同について
説明する。第2図は本発明の一実施V1+Jにおける負
荷分担方式のブロック図、第3図はその接続レジスタの
ブロック図および2ハ4図は他の実施例における接続1
/ジスタのブロック図である。図において31a、31
bは例えばマイクロプロセッサで構成される制イ卸m(
CONT)、32は両CO1”JT31a。
説明する。第2図は本発明の一実施V1+Jにおける負
荷分担方式のブロック図、第3図はその接続レジスタの
ブロック図および2ハ4図は他の実施例における接続1
/ジスタのブロック図である。図において31a、31
bは例えばマイクロプロセッサで構成される制イ卸m(
CONT)、32は両CO1”JT31a。
31bに共用の記憶領域を有する記憶部、32aは接続
データ9域、33は両C0NT31a、31bK共用の
接続レジスタ(CON REG)、33aはフリツプフ
ロツプ回路(FF)、33cはレジスタ、33dはデコ
ーダ、34a、34bh第1のドライバ/レシーバ(第
1DV/RV)、35’dA7タ71−ス部、36a、
36bif:送受信制御部(TIえC)、37a。
データ9域、33は両C0NT31a、31bK共用の
接続レジスタ(CON REG)、33aはフリツプフ
ロツプ回路(FF)、33cはレジスタ、33dはデコ
ーダ、34a、34bh第1のドライバ/レシーバ(第
1DV/RV)、35’dA7タ71−ス部、36a、
36bif:送受信制御部(TIえC)、37a。
37bは送受信部(T R)、38a、38bは端末ア
ドレスレジスタ(AD REG)、39a、39bはコ
マンドレジスタ(CMR)、40a、40bはステーp
スV9スタ(STR)、41a、41bはメモリアドレ
スレジス久42a、42bはバイトカウントレジスタ(
BCR)、43a、43bはデマルチプレクサ(DgM
PX)、44a。
ドレスレジスタ(AD REG)、39a、39bはコ
マンドレジスタ(CMR)、40a、40bはステーp
スV9スタ(STR)、41a、41bはメモリアドレ
スレジス久42a、42bはバイトカウントレジスタ(
BCR)、43a、43bはデマルチプレクサ(DgM
PX)、44a。
44bにマルチプレクサ(ニジ1PX)、45は分担切
換臥46、〜46r、は第2ドライバ(第2DV)およ
び、471〜47nは第2レンーバ(4”2Rv)、4
8a。
換臥46、〜46r、は第2ドライバ(第2DV)およ
び、471〜47nは第2レンーバ(4”2Rv)、4
8a。
48b煉記憶部(MEM)、更にANDはアンド回路、
ORはオア回路である。本実施例においてはMEM32
.CON REG33は共用部であり、購成部材はC0
NT31aまたはC0NT 31 b 4J!他的に属
してツクセスされるo C0NT 31 a (i M
F、M48 aのtte憶頒域に保持するプログラムお
よびステータスに従って自系のCMR39a、 5TR
40a、 MAR41a、 BCR42aにコマンドま
たはデータを設定しデータ処理を実行する。またC0N
T31bはMEM48bのプログラムおよびステータス
に従って自系のCMR39b。
ORはオア回路である。本実施例においてはMEM32
.CON REG33は共用部であり、購成部材はC0
NT31aまたはC0NT 31 b 4J!他的に属
してツクセスされるo C0NT 31 a (i M
F、M48 aのtte憶頒域に保持するプログラムお
よびステータスに従って自系のCMR39a、 5TR
40a、 MAR41a、 BCR42aにコマンドま
たはデータを設定しデータ処理を実行する。またC0N
T31bはMEM48bのプログラムおよびステータス
に従って自系のCMR39b。
5TR40b、MAR41b、BClえ42bにコマン
ドまたはデータを設定し同様にデータ処理を実行する。
ドまたはデータを設定し同様にデータ処理を実行する。
第1DV/RV34aはCH2に対応してその並列送受
1シデータをTR37aに中1.・体入出力する。’f
’R37aはTRC36aの制御に従い、f21 D
V / RV 34aからの並列受信データを直列デー
タに変換してDEMPX43aに送出する。iyたMP
X44 a 7)hらの+I−を列送信データを並列デ
ータに変換して第1DV/RV34aに送出し、T4I
〜4nとのデータ転送を実行する。またデータ転送に伴
う送受・1aタイミング。
1シデータをTR37aに中1.・体入出力する。’f
’R37aはTRC36aの制御に従い、f21 D
V / RV 34aからの並列受信データを直列デー
タに変換してDEMPX43aに送出する。iyたMP
X44 a 7)hらの+I−を列送信データを並列デ
ータに変換して第1DV/RV34aに送出し、T4I
〜4nとのデータ転送を実行する。またデータ転送に伴
う送受・1aタイミング。
データの送受′lΔ制御およびデータ転送の誤9制御を
行う。DEMPX43aはAD IREG38aの端末
アドレスデータをデコードしてT41〜4nに対応する
第2DV46./第2DV47.〜第2 DV 46
n /’p 2RVb 分担切換部45を介して送出する。゛またMPX44a
は同様にAD REG38aの端末アドレスデータをデ
ユードしてT4.〜4nに対応する第2DV46゜/
第2 DV47+ 〜fl’= 21.)V 46 n
/ ’J’= 2 RV47 nを選択し、T4.〜
4nの中細れかの受信データを分JiF切pノi部45
を介してT R37aに受信する。尚DEMPX43a
とMPX44aのデμmド機能は共用でも良く、i 2
DV461 /EK 21)V47.−第2DV46
n/第2 RV47 nはドライバおよびレシーバを独
立して設は各T1〜nに対応せしめたが送受が同時に発
生するこはないのでDEMPX43 a、 i°v4P
X44 aに対応する側を2人線とし、1’4.〜n
J、Ti1lを1人力綜とする切換形で第1DV/RV
34aのように構成しても良い。C0NT31a以下サ
フイツクスaを有するC0NT31a系について述べた
が、本実施例ではC0NT31b系も同様に動作し、一
方の例えば、C0NT31a系が故障した場合でもT4
.−nのデータ処理について他のC0NT31bが児全
にフォールバックする2M制御のロードシェアの構成と
なっている。従来は以−ヒの構成でC0NT 31 a
、 31 b系の負荷分JO,はコマンドでブロック単
位に設定しており半固定で運用していたのに対し、ここ
では負荷分担を端末毎(プログラムで自由に設定出来る
接続データ領域32aを備えている。この接続データ領
域32aの内容に従ってCON REG33にデータが
設定され、該データに従って分担切候部45が各T4.
−11 f C0NT31 a、 ’JたUCON’f
’31bの一方に負荷分担させることが出来る。ここで
はT41−nに対応する第3図のCON REG33の
1ピントレジスタ1〜Nに接続データ領域32aのデー
タに従って°1″′または0″を設定すればパl″が設
定されたレジスタからはFF33aを介しA1〜A N
からJ″を出力され、0″が設定されたレジスタからは
FF’33ai介しB1−13Nから1′が出力され、
負荷分担部45のANDに印加され、Al−AN、B]
、−BNに従ってTI!、−nはCON’L31 al
’l:たけ31b側の<ilかに負荷分担される。
行う。DEMPX43aはAD IREG38aの端末
アドレスデータをデコードしてT41〜4nに対応する
第2DV46./第2DV47.〜第2 DV 46
n /’p 2RVb 分担切換部45を介して送出する。゛またMPX44a
は同様にAD REG38aの端末アドレスデータをデ
ユードしてT4.〜4nに対応する第2DV46゜/
第2 DV47+ 〜fl’= 21.)V 46 n
/ ’J’= 2 RV47 nを選択し、T4.〜
4nの中細れかの受信データを分JiF切pノi部45
を介してT R37aに受信する。尚DEMPX43a
とMPX44aのデμmド機能は共用でも良く、i 2
DV461 /EK 21)V47.−第2DV46
n/第2 RV47 nはドライバおよびレシーバを独
立して設は各T1〜nに対応せしめたが送受が同時に発
生するこはないのでDEMPX43 a、 i°v4P
X44 aに対応する側を2人線とし、1’4.〜n
J、Ti1lを1人力綜とする切換形で第1DV/RV
34aのように構成しても良い。C0NT31a以下サ
フイツクスaを有するC0NT31a系について述べた
が、本実施例ではC0NT31b系も同様に動作し、一
方の例えば、C0NT31a系が故障した場合でもT4
.−nのデータ処理について他のC0NT31bが児全
にフォールバックする2M制御のロードシェアの構成と
なっている。従来は以−ヒの構成でC0NT 31 a
、 31 b系の負荷分JO,はコマンドでブロック単
位に設定しており半固定で運用していたのに対し、ここ
では負荷分担を端末毎(プログラムで自由に設定出来る
接続データ領域32aを備えている。この接続データ領
域32aの内容に従ってCON REG33にデータが
設定され、該データに従って分担切候部45が各T4.
−11 f C0NT31 a、 ’JたUCON’f
’31bの一方に負荷分担させることが出来る。ここで
はT41−nに対応する第3図のCON REG33の
1ピントレジスタ1〜Nに接続データ領域32aのデー
タに従って°1″′または0″を設定すればパl″が設
定されたレジスタからはFF33aを介しA1〜A N
からJ″を出力され、0″が設定されたレジスタからは
FF’33ai介しB1−13Nから1′が出力され、
負荷分担部45のANDに印加され、Al−AN、B]
、−BNに従ってTI!、−nはCON’L31 al
’l:たけ31b側の<ilかに負荷分担される。
このA1〜ANまたはB1〜BNへの出力はFF33a
によって相反的に出力され、負荷が重化するようなこと
ばない。このよう(C朴゛j成されているのでイニシャ
ルプログラムローデング(IPL)もしくけイニシャル
設定時、端末装置TI−nの内実際に接続されているか
どうか全示す端末登録データが第1表のように1.乏大
i’i:a末台数をNとし1.3!、際に接続されてい
る台数をEとすれば、但し第1表の“1″は登録有り、
0″は登録なしとする。
によって相反的に出力され、負荷が重化するようなこと
ばない。このよう(C朴゛j成されているのでイニシャ
ルプログラムローデング(IPL)もしくけイニシャル
設定時、端末装置TI−nの内実際に接続されているか
どうか全示す端末登録データが第1表のように1.乏大
i’i:a末台数をNとし1.3!、際に接続されてい
る台数をEとすれば、但し第1表の“1″は登録有り、
0″は登録なしとする。
ψ;1.!末接続データ領域33aの端末接快データは
、ここでは2系統に均等(/CC負荷相和るとし、ナE
/2−φCとすれば第2表に示すようにI P l、時
モジくハイニシャル設定プログラムで設定される。
、ここでは2系統に均等(/CC負荷相和るとし、ナE
/2−φCとすれば第2表に示すようにI P l、時
モジくハイニシャル設定プログラムで設定される。
但し、”1′はC0NT31a系接続、“0″rJ:C
0NT31b接続、′×″は無効とする。
0NT31b接続、′×″は無効とする。
また、ある端末群が故障した場合、ここではφへ〜すB
が故障した例えば+A〜φBとの通信において応答が規
定回数以上なかった場合、登録データ例は第3表のよう
にデータが書替えられる。
が故障した例えば+A〜φBとの通信において応答が規
定回数以上なかった場合、登録データ例は第3表のよう
にデータが書替えられる。
第3表 端末登録データ例(故障時例)第3表のデータ
に従って均停に負荷分担するため故障したφへ〜すBの
穴埋めのために端末接続データも第4表のように存替え
られる。
に従って均停に負荷分担するため故障したφへ〜すBの
穴埋めのために端末接続データも第4表のように存替え
られる。
aR4表 端末接続データ例(故障時例)但しくすA−
φB)/2−すC+1〜φDとする。
φB)/2−すC+1〜φDとする。
このように故障したC0NT31a系の負荷分担の穴埋
めのために、φC+ 1〜+Dの端末をC0NT31b
系からC0NT31a系へ接続替えとする。以上のよう
に端末接続データ領域32aのデータを書替えれば、C
ON REG33のデータが書替えられ、分担切換(4
45がそのデータに従ってεH’; 2 DV46.〜
n/第2 DV47.−nを選択してDEMPX43a
、MPX44aiたはDEMPX43b、八(1)X4
4bの何れかを介しTR37atたはTR37bに送受
信データを入出力するよう制御するので、負荷分担は一
1i13末接続データ領域32aにデータを書替えるプ
ログラムによって自由に操作が可能なので、C0NT3
1a系接続の負荷分担を均等に設定することが出来る。
めのために、φC+ 1〜+Dの端末をC0NT31b
系からC0NT31a系へ接続替えとする。以上のよう
に端末接続データ領域32aのデータを書替えれば、C
ON REG33のデータが書替えられ、分担切換(4
45がそのデータに従ってεH’; 2 DV46.〜
n/第2 DV47.−nを選択してDEMPX43a
、MPX44aiたはDEMPX43b、八(1)X4
4bの何れかを介しTR37atたはTR37bに送受
信データを入出力するよう制御するので、負荷分担は一
1i13末接続データ領域32aにデータを書替えるプ
ログラムによって自由に操作が可能なので、C0NT3
1a系接続の負荷分担を均等に設定することが出来る。
以上は負荷分担を2系統ilC分割する手段について説
明したが、3系統以上の場合にはCON RI!〕G3
3を第4図に示す他のぶ施1タリにおける接続レジスタ
33cのように対応する端末装負、の番号毎に複数ピン
ト、ここでは例えば4ビツトにより設定し、M系統ここ
では42の16系統をデコーダ33dに選択せしめ、図
示省略したが対応する分担切換部を設けて16系統を選
択すれば同様に3系統以上による分担が自由に設定出来
ることはいう迄もない。
明したが、3系統以上の場合にはCON RI!〕G3
3を第4図に示す他のぶ施1タリにおける接続レジスタ
33cのように対応する端末装負、の番号毎に複数ピン
ト、ここでは例えば4ビツトにより設定し、M系統ここ
では42の16系統をデコーダ33dに選択せしめ、図
示省略したが対応する分担切換部を設けて16系統を選
択すれば同様に3系統以上による分担が自由に設定出来
ることはいう迄もない。
(g) 発明の詳細
な説明したように本発明によれば、従来固定的であった
情報処理システムにおけるう荷分担を接続データに従っ
て湯沢出来るように構成し、端末装置毎に自由に設定出
来る負荷分担方式が得られるので有用である。
情報処理システムにおけるう荷分担を接続データに従っ
て湯沢出来るように構成し、端末装置毎に自由に設定出
来る負荷分担方式が得られるので有用である。
第1図(a) U従来の負荷分担方式の概念函、硝′τ
11i:4 (bJ仁従従来よび本発明の一実施圓にお
ける負荷分担方式の概念図、第2図は本発明の一友施例
における負荷分担方式のブロック図、第31図(はその
接続レジスタのブロック図、4.・よび第4図はイIL
lの実JJ犯′【〆りにおける接続レジスタのブロック
図である。 図において、1はホスト計算イ幾(■1O8T)、2は
入出力チャネル(C1f)、3.3a、 3bは端末制
#装b−Y、 (T C)および4t −4n/2 +
4n/2+1− nは唱末装置ff(T)、31 a
、3 l b ’rJ、 CoNT% 32は共用記憶
15 (M E i”v’]−)、32aは接続データ
領域、33は接続レジスタ(CON IIEG)、34
a、34bは第1ドライバ/レシーバ(mlDV/RV
)、37a。 37bは送受イも部(TR)、38 a、 38 bは
アドレスレジスタ(AI)REG)、43a、43bは
デマ’A/チブレクサ(D EMP X )、44a、
44bはマルチプレクサ(MPX)、45に分担切換部
、461−nは第2ドライバ(2742D V )およ
び47.−n I−I:m 2レシーバ(第2RV)、
48a、 48bは記憶部(MEI通)である。 蔓3 図 第4図
11i:4 (bJ仁従従来よび本発明の一実施圓にお
ける負荷分担方式の概念図、第2図は本発明の一友施例
における負荷分担方式のブロック図、第31図(はその
接続レジスタのブロック図、4.・よび第4図はイIL
lの実JJ犯′【〆りにおける接続レジスタのブロック
図である。 図において、1はホスト計算イ幾(■1O8T)、2は
入出力チャネル(C1f)、3.3a、 3bは端末制
#装b−Y、 (T C)および4t −4n/2 +
4n/2+1− nは唱末装置ff(T)、31 a
、3 l b ’rJ、 CoNT% 32は共用記憶
15 (M E i”v’]−)、32aは接続データ
領域、33は接続レジスタ(CON IIEG)、34
a、34bは第1ドライバ/レシーバ(mlDV/RV
)、37a。 37bは送受イも部(TR)、38 a、 38 bは
アドレスレジスタ(AI)REG)、43a、43bは
デマ’A/チブレクサ(D EMP X )、44a、
44bはマルチプレクサ(MPX)、45に分担切換部
、461−nは第2ドライバ(2742D V )およ
び47.−n I−I:m 2レシーバ(第2RV)、
48a、 48bは記憶部(MEI通)である。 蔓3 図 第4図
Claims (1)
- データを入出力する枚数の端末装置および該端末装置の
各群毎にデータを集配信する複数の端末制御装置を配し
、ホスト計算機によシ制御する情報処理システムにおい
て、υ数の端末制御装置は端末装置を分担制御する担当
端末制御装置の接続データを保持し ’HIQ数の’Y
jA末制御煙制御装置用アクセスする記憶手段、該記憶
手段の接続データを識別して選択信号を両力する端末接
続レジスタ手段を備えると共に、各シR末制御装置はホ
スト計算機に対応してデータを入出力する第1の入出力
手段、該データを複数の端末装置に対応して入出力する
第2の入出力手段および該レジスタ手段の選択信号に従
い第2人出力手段を選択し、第1人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の制御部は咄末装置の実動数に基
き前記記憶手段に接続データを設定すると共に送受信制
御手段は該接続データに基くレジスタ手段による選択信
号に従い、第2人出力手段を選択して中F≦制御を行い
、祈数の端末装置に対する負荷分用を実行することを特
徴とする情報処理システムにおける口付分担方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15540583A JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15540583A JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6048564A true JPS6048564A (ja) | 1985-03-16 |
Family
ID=15605255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15540583A Pending JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6048564A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255350A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | System recomposition control unit |
JPS54113228A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Component switching control system |
-
1983
- 1983-08-25 JP JP15540583A patent/JPS6048564A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255350A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | System recomposition control unit |
JPS54113228A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Component switching control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5204949A (en) | Multi-channel/multi-circuit communication controller | |
US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
KR930004947B1 (ko) | 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법 | |
KR930003441B1 (ko) | 서로 다른 시스템으로 작동하는 데이타 처리 시스템에 있어서, 자원을 분할하여 변경 가능하게 실행하기 위한 장치 및 방법 | |
CA1336204C (en) | Packet switching system for a distributed processing isdn switch | |
US20070239925A1 (en) | PCI express link, multi host computer system, and method of reconfiguring PCI express link | |
JP2000311156A (ja) | 再構成可能並列計算機 | |
JPS60160463A (ja) | プロセツサシステム | |
CN100367258C (zh) | 主从系统中直接内存存取控制器及总线结构 | |
US6263415B1 (en) | Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks | |
US5349673A (en) | Master/slave system and its control program executing method | |
US7418549B2 (en) | Storage system with disk array controllers that independently manage data transfer | |
JP2766424B2 (ja) | 論理ボリューム装置 | |
US5822422A (en) | Method and apparatus for controlling an exchange | |
CN112214445A (zh) | RapidIO交换网络数据速率可重配置硬件电路 | |
US6597692B1 (en) | Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks | |
US6279098B1 (en) | Method of and apparatus for serial dynamic system partitioning | |
JPS6048564A (ja) | 負荷分担方式 | |
JP2011248503A (ja) | 情報サービスシステム | |
CN101881946B (zh) | 自动化设备和自动化系统 | |
US4633461A (en) | Switching control for multiple stage time division switch | |
US8045573B2 (en) | Bit ordering for packetised serial data transmission on an integrated circuit | |
CN111190345B (zh) | 每个硬件单元配有多个处理器单元的冗余的自动化系统 | |
EP1044577A1 (en) | Channel multiplexing for a communication system | |
US6253233B1 (en) | Multi-cut system |