JPS6048564A - 負荷分担方式 - Google Patents
負荷分担方式Info
- Publication number
- JPS6048564A JPS6048564A JP15540583A JP15540583A JPS6048564A JP S6048564 A JPS6048564 A JP S6048564A JP 15540583 A JP15540583 A JP 15540583A JP 15540583 A JP15540583 A JP 15540583A JP S6048564 A JPS6048564 A JP S6048564A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- connection
- load
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は情報処理システムにおける端末装置を負荷とす
る芭シ２のり、：す未制御装置間の負荷分相方式（１〕
）技術の背景 近年、情報処理技術の発達とその普及に伴い、情報処理
システムはより高速化、大規模化、且つ多様化するよう
Ｑてなった０ （Ｃ）従来技術と問題点 第１図（ａ）に従来の、第１ ｐ４（ｂ）に従来および
本発明の一実施例の情報処理システムにおける負荷分担
方式の概念図を示す。図において１はホスト計算機（Ｈ
Ｏ８Ｔ）、２は入出力チャネル（ＣＨ）、３ａ、３ｂは
端末制御ａｉｉ（Ｔｃ）および４＋ −４＄。
る芭シ２のり、：す未制御装置間の負荷分相方式（１〕
）技術の背景 近年、情報処理技術の発達とその普及に伴い、情報処理
システムはより高速化、大規模化、且つ多様化するよう
Ｑてなった０ （Ｃ）従来技術と問題点 第１図（ａ）に従来の、第１ ｐ４（ｂ）に従来および
本発明の一実施例の情報処理システムにおける負荷分担
方式の概念図を示す。図において１はホスト計算機（Ｈ
Ｏ８Ｔ）、２は入出力チャネル（ＣＨ）、３ａ、３ｂは
端末制御ａｉｉ（Ｔｃ）および４＋ −４＄。
仙／、＋１〜４ｎは端末装置（Ｔ）である。従来はυ数
のＴ４．−４ｎ例えばＮ台を２台のＴＣ３ａ、 ＴＣ３
ｂで負荷分担して制御する場合＆″ｉＮ／２を片系のＴ
０ｎで、残りのＮ／２′を他のＴＣ３ｂで第１図（ａ）
のようにＴ４＋ 〜４ ｎ／ｚ ｌ Ｔ４ｎ／２ ＋
１〜Ｔｎを固定的に設定するか、第１ｉＮ（ｂ）のよう
に接続してもコマンドで同様に例えばＮ／２台ごとに半
固定的に設定して運用するので、内容としては全（ｆ、
１図（ａ）と共通の（ＩＩ７成となシ、Ｔ４．〜ｎの
内ある台数が故障して負荷分担が片谷ってしまう場合が
存在する。このような負荷分Ｊυが不平衡となった場合
、均等に負荷分担を再配分するにはＴ４．〜ｎをその都
度接艙変更するか、プログラムのコマンドを設定変更す
る煩１つしさがあった。
のＴ４．−４ｎ例えばＮ台を２台のＴＣ３ａ、 ＴＣ３
ｂで負荷分担して制御する場合＆″ｉＮ／２を片系のＴ
０ｎで、残りのＮ／２′を他のＴＣ３ｂで第１図（ａ）
のようにＴ４＋ 〜４ ｎ／ｚ ｌ Ｔ４ｎ／２ ＋
１〜Ｔｎを固定的に設定するか、第１ｉＮ（ｂ）のよう
に接続してもコマンドで同様に例えばＮ／２台ごとに半
固定的に設定して運用するので、内容としては全（ｆ、
１図（ａ）と共通の（ＩＩ７成となシ、Ｔ４．〜ｎの
内ある台数が故障して負荷分担が片谷ってしまう場合が
存在する。このような負荷分Ｊυが不平衡となった場合
、均等に負荷分担を再配分するにはＴ４．〜ｎをその都
度接艙変更するか、プログラムのコマンドを設定変更す
る煩１つしさがあった。
（ｄ） 発りｊの目的
本発明の目的は、上記の問題点を解決するためにロート
ノエアの負荷分担を任章に輸末毎に変更出来るようｍ
１：：１（ｂ）の形で予め’１’Ｃ３ａ、ＴＣ３ｂの何
れにも接続可能としておき、従来のように固定のコマン
ドで接続するのではなく、ＴＣ３ａまたはＴＣ３ｂの制
御機能によシ谷殉末装置接続対応の接続データについて
何れのＴＣ３ａ、ＴＣ３ｂに接続するかを書込み、ＴＣ
３ａ、３ｂへの＊ｘ’ｙ：機ス１ヒヒス１ヒ置の接続を
該接続データに従って実行するように構成することによ
ｐＯ荷分担を嬬末装置謙毎に自由に設定出来る端末装置
負荷分用方式を提供しようとするものである。
ノエアの負荷分担を任章に輸末毎に変更出来るようｍ
１：：１（ｂ）の形で予め’１’Ｃ３ａ、ＴＣ３ｂの何
れにも接続可能としておき、従来のように固定のコマン
ドで接続するのではなく、ＴＣ３ａまたはＴＣ３ｂの制
御機能によシ谷殉末装置接続対応の接続データについて
何れのＴＣ３ａ、ＴＣ３ｂに接続するかを書込み、ＴＣ
３ａ、３ｂへの＊ｘ’ｙ：機ス１ヒヒス１ヒ置の接続を
該接続データに従って実行するように構成することによ
ｐＯ荷分担を嬬末装置謙毎に自由に設定出来る端末装置
負荷分用方式を提供しようとするものである。
（ｅ） 発明の構成
この目的は、データを入出力する複数のＪｉｉＨ末装置
および該端末装置Ｒの各桁毎にデータ′ｆ：集配信する
複数の端末制御装置を配し、ホスト計算機により制御す
る情報処理システムにおいて、複数の端末制御値ｆ’ｄ
はＭＡ末装置〃を分担τｉ制御する世当ｒｕｆｆ末制御
装置の接続データを保持し、複数の端末制御装置より共
用アクセスする記１わ手段、該記１．τユ手段の接続デ
ータを職別して選択信号を出力する端末接続レジスタ手
段を備えると共に、各九騎末制御装置にホスト計算機に
対応してデータを入出力する紀工の入出力手段、該デー
タを複数のＩ）ｆ：、！床装置に対応して入出力する第
２の入出力手段および該レジスタ手段の選択信号に従い
第２人出力手段ｆ、Ｓ択し、＠１人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の１ト１１御部く端末装置ひの実
動数に基き前記記憶手段に接続データを設定すると共に
送受信制御手段は該接続データに基くレジスタ手段によ
る選択イぽちに従い第２人出力手段を選択して中継制側
１を行い、複数の端末装置に対する負荷分担を実行する
ことを特徴とする情報処理システムにおける負荷分担方
式を提供することによって達成することが出来る。
および該端末装置Ｒの各桁毎にデータ′ｆ：集配信する
複数の端末制御装置を配し、ホスト計算機により制御す
る情報処理システムにおいて、複数の端末制御値ｆ’ｄ
はＭＡ末装置〃を分担τｉ制御する世当ｒｕｆｆ末制御
装置の接続データを保持し、複数の端末制御装置より共
用アクセスする記１わ手段、該記１．τユ手段の接続デ
ータを職別して選択信号を出力する端末接続レジスタ手
段を備えると共に、各九騎末制御装置にホスト計算機に
対応してデータを入出力する紀工の入出力手段、該デー
タを複数のＩ）ｆ：、！床装置に対応して入出力する第
２の入出力手段および該レジスタ手段の選択信号に従い
第２人出力手段ｆ、Ｓ択し、＠１人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の１ト１１御部く端末装置ひの実
動数に基き前記記憶手段に接続データを設定すると共に
送受信制御手段は該接続データに基くレジスタ手段によ
る選択イぽちに従い第２人出力手段を選択して中継制側
１を行い、複数の端末装置に対する負荷分担を実行する
ことを特徴とする情報処理システムにおける負荷分担方
式を提供することによって達成することが出来る。
（ｆ） 発明の実施例
以下、図面を参照しつつ本発明の一実ノ、齢同について
説明する。第２図は本発明の一実施Ｖ１＋Ｊにおける負
荷分担方式のブロック図、第３図はその接続レジスタの
ブロック図および２ハ４図は他の実施例における接続１
／ジスタのブロック図である。図において３１ａ、３１
ｂは例えばマイクロプロセッサで構成される制イ卸ｍ（
ＣＯＮＴ）、３２は両ＣＯ１”ＪＴ３１ａ。
説明する。第２図は本発明の一実施Ｖ１＋Ｊにおける負
荷分担方式のブロック図、第３図はその接続レジスタの
ブロック図および２ハ４図は他の実施例における接続１
／ジスタのブロック図である。図において３１ａ、３１
ｂは例えばマイクロプロセッサで構成される制イ卸ｍ（
ＣＯＮＴ）、３２は両ＣＯ１”ＪＴ３１ａ。
３１ｂに共用の記憶領域を有する記憶部、３２ａは接続
データ９域、３３は両Ｃ０ＮＴ３１ａ、３１ｂＫ共用の
接続レジスタ（ＣＯＮ ＲＥＧ）、３３ａはフリツプフ
ロツプ回路（ＦＦ）、３３ｃはレジスタ、３３ｄはデコ
ーダ、３４ａ、３４ｂｈ第１のドライバ／レシーバ（第
１ＤＶ／ＲＶ）、３５’ｄＡ７タ７１−ス部、３６ａ、
３６ｂｉｆ：送受信制御部（ＴＩえＣ）、３７ａ。
データ９域、３３は両Ｃ０ＮＴ３１ａ、３１ｂＫ共用の
接続レジスタ（ＣＯＮ ＲＥＧ）、３３ａはフリツプフ
ロツプ回路（ＦＦ）、３３ｃはレジスタ、３３ｄはデコ
ーダ、３４ａ、３４ｂｈ第１のドライバ／レシーバ（第
１ＤＶ／ＲＶ）、３５’ｄＡ７タ７１−ス部、３６ａ、
３６ｂｉｆ：送受信制御部（ＴＩえＣ）、３７ａ。
３７ｂは送受信部（Ｔ Ｒ）、３８ａ、３８ｂは端末ア
ドレスレジスタ（ＡＤ ＲＥＧ）、３９ａ、３９ｂはコ
マンドレジスタ（ＣＭＲ）、４０ａ、４０ｂはステーｐ
スＶ９スタ（ＳＴＲ）、４１ａ、４１ｂはメモリアドレ
スレジス久４２ａ、４２ｂはバイトカウントレジスタ（
ＢＣＲ）、４３ａ、４３ｂはデマルチプレクサ（ＤｇＭ
ＰＸ）、４４ａ。
ドレスレジスタ（ＡＤ ＲＥＧ）、３９ａ、３９ｂはコ
マンドレジスタ（ＣＭＲ）、４０ａ、４０ｂはステーｐ
スＶ９スタ（ＳＴＲ）、４１ａ、４１ｂはメモリアドレ
スレジス久４２ａ、４２ｂはバイトカウントレジスタ（
ＢＣＲ）、４３ａ、４３ｂはデマルチプレクサ（ＤｇＭ
ＰＸ）、４４ａ。
４４ｂにマルチプレクサ（ニジ１ＰＸ）、４５は分担切
換臥４６、〜４６ｒ、は第２ドライバ（第２ＤＶ）およ
び、４７１〜４７ｎは第２レンーバ（４”２Ｒｖ）、４
８ａ。
換臥４６、〜４６ｒ、は第２ドライバ（第２ＤＶ）およ
び、４７１〜４７ｎは第２レンーバ（４”２Ｒｖ）、４
８ａ。
４８ｂ煉記憶部（ＭＥＭ）、更にＡＮＤはアンド回路、
ＯＲはオア回路である。本実施例においてはＭＥＭ３２
．ＣＯＮ ＲＥＧ３３は共用部であり、購成部材はＣ０
ＮＴ３１ａまたはＣ０ＮＴ ３１ ｂ ４Ｊ！他的に属
してツクセスされるｏ Ｃ０ＮＴ ３１ ａ （ｉ Ｍ
Ｆ、Ｍ４８ ａのｔｔｅ憶頒域に保持するプログラムお
よびステータスに従って自系のＣＭＲ３９ａ、 ５ＴＲ
４０ａ、 ＭＡＲ４１ａ、 ＢＣＲ４２ａにコマンドま
たはデータを設定しデータ処理を実行する。またＣ０Ｎ
Ｔ３１ｂはＭＥＭ４８ｂのプログラムおよびステータス
に従って自系のＣＭＲ３９ｂ。
ＯＲはオア回路である。本実施例においてはＭＥＭ３２
．ＣＯＮ ＲＥＧ３３は共用部であり、購成部材はＣ０
ＮＴ３１ａまたはＣ０ＮＴ ３１ ｂ ４Ｊ！他的に属
してツクセスされるｏ Ｃ０ＮＴ ３１ ａ （ｉ Ｍ
Ｆ、Ｍ４８ ａのｔｔｅ憶頒域に保持するプログラムお
よびステータスに従って自系のＣＭＲ３９ａ、 ５ＴＲ
４０ａ、 ＭＡＲ４１ａ、 ＢＣＲ４２ａにコマンドま
たはデータを設定しデータ処理を実行する。またＣ０Ｎ
Ｔ３１ｂはＭＥＭ４８ｂのプログラムおよびステータス
に従って自系のＣＭＲ３９ｂ。
５ＴＲ４０ｂ、ＭＡＲ４１ｂ、ＢＣｌえ４２ｂにコマン
ドまたはデータを設定し同様にデータ処理を実行する。
ドまたはデータを設定し同様にデータ処理を実行する。
第１ＤＶ／ＲＶ３４ａはＣＨ２に対応してその並列送受
１シデータをＴＲ３７ａに中１．・体入出力する。’ｆ
’Ｒ３７ａはＴＲＣ３６ａの制御に従い、ｆ２１ Ｄ
Ｖ ／ ＲＶ ３４ａからの並列受信データを直列デー
タに変換してＤＥＭＰＸ４３ａに送出する。ｉｙたＭＰ
Ｘ４４ ａ ７）ｈらの＋Ｉ−を列送信データを並列デ
ータに変換して第１ＤＶ／ＲＶ３４ａに送出し、Ｔ４Ｉ
〜４ｎとのデータ転送を実行する。またデータ転送に伴
う送受・１ａタイミング。
１シデータをＴＲ３７ａに中１．・体入出力する。’ｆ
’Ｒ３７ａはＴＲＣ３６ａの制御に従い、ｆ２１ Ｄ
Ｖ ／ ＲＶ ３４ａからの並列受信データを直列デー
タに変換してＤＥＭＰＸ４３ａに送出する。ｉｙたＭＰ
Ｘ４４ ａ ７）ｈらの＋Ｉ−を列送信データを並列デ
ータに変換して第１ＤＶ／ＲＶ３４ａに送出し、Ｔ４Ｉ
〜４ｎとのデータ転送を実行する。またデータ転送に伴
う送受・１ａタイミング。
データの送受′ｌΔ制御およびデータ転送の誤９制御を
行う。ＤＥＭＰＸ４３ａはＡＤ ＩＲＥＧ３８ａの端末
アドレスデータをデコードしてＴ４１〜４ｎに対応する
第２ＤＶ４６．／第２ＤＶ４７．〜第２ ＤＶ ４６
ｎ ／’ｐ ２ＲＶｂ 分担切換部４５を介して送出する。゛またＭＰＸ４４ａ
は同様にＡＤ ＲＥＧ３８ａの端末アドレスデータをデ
ユードしてＴ４．〜４ｎに対応する第２ＤＶ４６゜／
第２ ＤＶ４７＋ 〜ｆｌ’＝ ２１．）Ｖ ４６ ｎ
／ ’Ｊ’＝ ２ ＲＶ４７ ｎを選択し、Ｔ４．〜
４ｎの中細れかの受信データを分ＪｉＦ切ｐノｉ部４５
を介してＴ Ｒ３７ａに受信する。尚ＤＥＭＰＸ４３ａ
とＭＰＸ４４ａのデμｍド機能は共用でも良く、ｉ ２
ＤＶ４６１ ／ＥＫ ２１）Ｖ４７．−第２ＤＶ４６
ｎ／第２ ＲＶ４７ ｎはドライバおよびレシーバを独
立して設は各Ｔ１〜ｎに対応せしめたが送受が同時に発
生するこはないのでＤＥＭＰＸ４３ ａ、 ｉ°ｖ４Ｐ
Ｘ４４ ａに対応する側を２人線とし、１’４．〜ｎ
Ｊ、Ｔｉ１ｌを１人力綜とする切換形で第１ＤＶ／ＲＶ
３４ａのように構成しても良い。Ｃ０ＮＴ３１ａ以下サ
フイツクスａを有するＣ０ＮＴ３１ａ系について述べた
が、本実施例ではＣ０ＮＴ３１ｂ系も同様に動作し、一
方の例えば、Ｃ０ＮＴ３１ａ系が故障した場合でもＴ４
．−ｎのデータ処理について他のＣ０ＮＴ３１ｂが児全
にフォールバックする２Ｍ制御のロードシェアの構成と
なっている。従来は以−ヒの構成でＣ０ＮＴ ３１ ａ
、 ３１ ｂ系の負荷分ＪＯ，はコマンドでブロック単
位に設定しており半固定で運用していたのに対し、ここ
では負荷分担を端末毎（プログラムで自由に設定出来る
接続データ領域３２ａを備えている。この接続データ領
域３２ａの内容に従ってＣＯＮ ＲＥＧ３３にデータが
設定され、該データに従って分担切候部４５が各Ｔ４．
−１１ ｆ Ｃ０ＮＴ３１ ａ、 ’ＪたＵＣＯＮ’ｆ
’３１ｂの一方に負荷分担させることが出来る。ここで
はＴ４１−ｎに対応する第３図のＣＯＮ ＲＥＧ３３の
１ピントレジスタ１〜Ｎに接続データ領域３２ａのデー
タに従って°１″′または０″を設定すればパｌ″が設
定されたレジスタからはＦＦ３３ａを介しＡ１〜Ａ Ｎ
からＪ″を出力され、０″が設定されたレジスタからは
ＦＦ’３３ａｉ介しＢ１−１３Ｎから１′が出力され、
負荷分担部４５のＡＮＤに印加され、Ａｌ−ＡＮ、Ｂ］
、−ＢＮに従ってＴＩ！、−ｎはＣＯＮ’Ｌ３１ ａｌ
’ｌ：たけ３１ｂ側の＜ｉｌかに負荷分担される。
行う。ＤＥＭＰＸ４３ａはＡＤ ＩＲＥＧ３８ａの端末
アドレスデータをデコードしてＴ４１〜４ｎに対応する
第２ＤＶ４６．／第２ＤＶ４７．〜第２ ＤＶ ４６
ｎ ／’ｐ ２ＲＶｂ 分担切換部４５を介して送出する。゛またＭＰＸ４４ａ
は同様にＡＤ ＲＥＧ３８ａの端末アドレスデータをデ
ユードしてＴ４．〜４ｎに対応する第２ＤＶ４６゜／
第２ ＤＶ４７＋ 〜ｆｌ’＝ ２１．）Ｖ ４６ ｎ
／ ’Ｊ’＝ ２ ＲＶ４７ ｎを選択し、Ｔ４．〜
４ｎの中細れかの受信データを分ＪｉＦ切ｐノｉ部４５
を介してＴ Ｒ３７ａに受信する。尚ＤＥＭＰＸ４３ａ
とＭＰＸ４４ａのデμｍド機能は共用でも良く、ｉ ２
ＤＶ４６１ ／ＥＫ ２１）Ｖ４７．−第２ＤＶ４６
ｎ／第２ ＲＶ４７ ｎはドライバおよびレシーバを独
立して設は各Ｔ１〜ｎに対応せしめたが送受が同時に発
生するこはないのでＤＥＭＰＸ４３ ａ、 ｉ°ｖ４Ｐ
Ｘ４４ ａに対応する側を２人線とし、１’４．〜ｎ
Ｊ、Ｔｉ１ｌを１人力綜とする切換形で第１ＤＶ／ＲＶ
３４ａのように構成しても良い。Ｃ０ＮＴ３１ａ以下サ
フイツクスａを有するＣ０ＮＴ３１ａ系について述べた
が、本実施例ではＣ０ＮＴ３１ｂ系も同様に動作し、一
方の例えば、Ｃ０ＮＴ３１ａ系が故障した場合でもＴ４
．−ｎのデータ処理について他のＣ０ＮＴ３１ｂが児全
にフォールバックする２Ｍ制御のロードシェアの構成と
なっている。従来は以−ヒの構成でＣ０ＮＴ ３１ ａ
、 ３１ ｂ系の負荷分ＪＯ，はコマンドでブロック単
位に設定しており半固定で運用していたのに対し、ここ
では負荷分担を端末毎（プログラムで自由に設定出来る
接続データ領域３２ａを備えている。この接続データ領
域３２ａの内容に従ってＣＯＮ ＲＥＧ３３にデータが
設定され、該データに従って分担切候部４５が各Ｔ４．
−１１ ｆ Ｃ０ＮＴ３１ ａ、 ’ＪたＵＣＯＮ’ｆ
’３１ｂの一方に負荷分担させることが出来る。ここで
はＴ４１−ｎに対応する第３図のＣＯＮ ＲＥＧ３３の
１ピントレジスタ１〜Ｎに接続データ領域３２ａのデー
タに従って°１″′または０″を設定すればパｌ″が設
定されたレジスタからはＦＦ３３ａを介しＡ１〜Ａ Ｎ
からＪ″を出力され、０″が設定されたレジスタからは
ＦＦ’３３ａｉ介しＢ１−１３Ｎから１′が出力され、
負荷分担部４５のＡＮＤに印加され、Ａｌ−ＡＮ、Ｂ］
、−ＢＮに従ってＴＩ！、−ｎはＣＯＮ’Ｌ３１ ａｌ
’ｌ：たけ３１ｂ側の＜ｉｌかに負荷分担される。
このＡ１〜ＡＮまたはＢ１〜ＢＮへの出力はＦＦ３３ａ
によって相反的に出力され、負荷が重化するようなこと
ばない。このよう（Ｃ朴゛ｊ成されているのでイニシャ
ルプログラムローデング（ＩＰＬ）もしくけイニシャル
設定時、端末装置ＴＩ−ｎの内実際に接続されているか
どうか全示す端末登録データが第１表のように１．乏大
ｉ’ｉ：ａ末台数をＮとし１．３！、際に接続されてい
る台数をＥとすれば、但し第１表の“１″は登録有り、
０″は登録なしとする。
によって相反的に出力され、負荷が重化するようなこと
ばない。このよう（Ｃ朴゛ｊ成されているのでイニシャ
ルプログラムローデング（ＩＰＬ）もしくけイニシャル
設定時、端末装置ＴＩ−ｎの内実際に接続されているか
どうか全示す端末登録データが第１表のように１．乏大
ｉ’ｉ：ａ末台数をＮとし１．３！、際に接続されてい
る台数をＥとすれば、但し第１表の“１″は登録有り、
０″は登録なしとする。
ψ；１．！末接続データ領域３３ａの端末接快データは
、ここでは２系統に均等（／ＣＣ負荷相和るとし、ナＥ
／２−φＣとすれば第２表に示すようにＩ Ｐ ｌ、時
モジくハイニシャル設定プログラムで設定される。
、ここでは２系統に均等（／ＣＣ負荷相和るとし、ナＥ
／２−φＣとすれば第２表に示すようにＩ Ｐ ｌ、時
モジくハイニシャル設定プログラムで設定される。
但し、”１′はＣ０ＮＴ３１ａ系接続、“０″ｒＪ：Ｃ
０ＮＴ３１ｂ接続、′×″は無効とする。
０ＮＴ３１ｂ接続、′×″は無効とする。
また、ある端末群が故障した場合、ここではφへ〜すＢ
が故障した例えば＋Ａ〜φＢとの通信において応答が規
定回数以上なかった場合、登録データ例は第３表のよう
にデータが書替えられる。
が故障した例えば＋Ａ〜φＢとの通信において応答が規
定回数以上なかった場合、登録データ例は第３表のよう
にデータが書替えられる。
第３表 端末登録データ例（故障時例）第３表のデータ
に従って均停に負荷分担するため故障したφへ〜すＢの
穴埋めのために端末接続データも第４表のように存替え
られる。
に従って均停に負荷分担するため故障したφへ〜すＢの
穴埋めのために端末接続データも第４表のように存替え
られる。
ａＲ４表 端末接続データ例（故障時例）但しくすＡ−
φＢ）／２−すＣ＋１〜φＤとする。
φＢ）／２−すＣ＋１〜φＤとする。
このように故障したＣ０ＮＴ３１ａ系の負荷分担の穴埋
めのために、φＣ＋ １〜＋Ｄの端末をＣ０ＮＴ３１ｂ
系からＣ０ＮＴ３１ａ系へ接続替えとする。以上のよう
に端末接続データ領域３２ａのデータを書替えれば、Ｃ
ＯＮ ＲＥＧ３３のデータが書替えられ、分担切換（４
４５がそのデータに従ってεＨ’； ２ ＤＶ４６．〜
ｎ／第２ ＤＶ４７．−ｎを選択してＤＥＭＰＸ４３ａ
、ＭＰＸ４４ａｉたはＤＥＭＰＸ４３ｂ、八（１）Ｘ４
４ｂの何れかを介しＴＲ３７ａｔたはＴＲ３７ｂに送受
信データを入出力するよう制御するので、負荷分担は一
１ｉ１３末接続データ領域３２ａにデータを書替えるプ
ログラムによって自由に操作が可能なので、Ｃ０ＮＴ３
１ａ系接続の負荷分担を均等に設定することが出来る。
めのために、φＣ＋ １〜＋Ｄの端末をＣ０ＮＴ３１ｂ
系からＣ０ＮＴ３１ａ系へ接続替えとする。以上のよう
に端末接続データ領域３２ａのデータを書替えれば、Ｃ
ＯＮ ＲＥＧ３３のデータが書替えられ、分担切換（４
４５がそのデータに従ってεＨ’； ２ ＤＶ４６．〜
ｎ／第２ ＤＶ４７．−ｎを選択してＤＥＭＰＸ４３ａ
、ＭＰＸ４４ａｉたはＤＥＭＰＸ４３ｂ、八（１）Ｘ４
４ｂの何れかを介しＴＲ３７ａｔたはＴＲ３７ｂに送受
信データを入出力するよう制御するので、負荷分担は一
１ｉ１３末接続データ領域３２ａにデータを書替えるプ
ログラムによって自由に操作が可能なので、Ｃ０ＮＴ３
１ａ系接続の負荷分担を均等に設定することが出来る。
以上は負荷分担を２系統ｉｌＣ分割する手段について説
明したが、３系統以上の場合にはＣＯＮ ＲＩ！〕Ｇ３
３を第４図に示す他のぶ施１タリにおける接続レジスタ
３３ｃのように対応する端末装負、の番号毎に複数ピン
ト、ここでは例えば４ビツトにより設定し、Ｍ系統ここ
では４２の１６系統をデコーダ３３ｄに選択せしめ、図
示省略したが対応する分担切換部を設けて１６系統を選
択すれば同様に３系統以上による分担が自由に設定出来
ることはいう迄もない。
明したが、３系統以上の場合にはＣＯＮ ＲＩ！〕Ｇ３
３を第４図に示す他のぶ施１タリにおける接続レジスタ
３３ｃのように対応する端末装負、の番号毎に複数ピン
ト、ここでは例えば４ビツトにより設定し、Ｍ系統ここ
では４２の１６系統をデコーダ３３ｄに選択せしめ、図
示省略したが対応する分担切換部を設けて１６系統を選
択すれば同様に３系統以上による分担が自由に設定出来
ることはいう迄もない。
（ｇ） 発明の詳細
な説明したように本発明によれば、従来固定的であった
情報処理システムにおけるう荷分担を接続データに従っ
て湯沢出来るように構成し、端末装置毎に自由に設定出
来る負荷分担方式が得られるので有用である。
情報処理システムにおけるう荷分担を接続データに従っ
て湯沢出来るように構成し、端末装置毎に自由に設定出
来る負荷分担方式が得られるので有用である。
第１図（ａ） Ｕ従来の負荷分担方式の概念函、硝′τ
１１ｉ：４ （ｂＪ仁従従来よび本発明の一実施圓にお
ける負荷分担方式の概念図、第２図は本発明の一友施例
における負荷分担方式のブロック図、第３１図（はその
接続レジスタのブロック図、４．・よび第４図はイＩＬ
ｌの実ＪＪ犯′【〆りにおける接続レジスタのブロック
図である。 図において、１はホスト計算イ幾（■１Ｏ８Ｔ）、２は
入出力チャネル（Ｃ１ｆ）、３．３ａ、 ３ｂは端末制
＃装ｂ−Ｙ、 （Ｔ Ｃ）および４ｔ −４ｎ／２ ＋
４ｎ／２＋１− ｎは唱末装置ｆｆ（Ｔ）、３１ ａ
、３ ｌ ｂ ’ｒＪ、 ＣｏＮＴ％ ３２は共用記憶
１５ （Ｍ Ｅ ｉ”ｖ’］−）、３２ａは接続データ
領域、３３は接続レジスタ（ＣＯＮ ＩＩＥＧ）、３４
ａ、３４ｂは第１ドライバ／レシーバ（ｍｌＤＶ／ＲＶ
）、３７ａ。 ３７ｂは送受イも部（ＴＲ）、３８ ａ、 ３８ ｂは
アドレスレジスタ（ＡＩ）ＲＥＧ）、４３ａ、４３ｂは
デマ’Ａ／チブレクサ（Ｄ ＥＭＰ Ｘ ）、４４ａ、
４４ｂはマルチプレクサ（ＭＰＸ）、４５に分担切換部
、４６１−ｎは第２ドライバ（２７４２Ｄ Ｖ ）およ
び４７．−ｎ Ｉ−Ｉ：ｍ ２レシーバ（第２ＲＶ）、
４８ａ、 ４８ｂは記憶部（ＭＥＩ通）である。 蔓３ 図 第４図
１１ｉ：４ （ｂＪ仁従従来よび本発明の一実施圓にお
ける負荷分担方式の概念図、第２図は本発明の一友施例
における負荷分担方式のブロック図、第３１図（はその
接続レジスタのブロック図、４．・よび第４図はイＩＬ
ｌの実ＪＪ犯′【〆りにおける接続レジスタのブロック
図である。 図において、１はホスト計算イ幾（■１Ｏ８Ｔ）、２は
入出力チャネル（Ｃ１ｆ）、３．３ａ、 ３ｂは端末制
＃装ｂ−Ｙ、 （Ｔ Ｃ）および４ｔ −４ｎ／２ ＋
４ｎ／２＋１− ｎは唱末装置ｆｆ（Ｔ）、３１ ａ
、３ ｌ ｂ ’ｒＪ、 ＣｏＮＴ％ ３２は共用記憶
１５ （Ｍ Ｅ ｉ”ｖ’］−）、３２ａは接続データ
領域、３３は接続レジスタ（ＣＯＮ ＩＩＥＧ）、３４
ａ、３４ｂは第１ドライバ／レシーバ（ｍｌＤＶ／ＲＶ
）、３７ａ。 ３７ｂは送受イも部（ＴＲ）、３８ ａ、 ３８ ｂは
アドレスレジスタ（ＡＩ）ＲＥＧ）、４３ａ、４３ｂは
デマ’Ａ／チブレクサ（Ｄ ＥＭＰ Ｘ ）、４４ａ、
４４ｂはマルチプレクサ（ＭＰＸ）、４５に分担切換部
、４６１−ｎは第２ドライバ（２７４２Ｄ Ｖ ）およ
び４７．−ｎ Ｉ−Ｉ：ｍ ２レシーバ（第２ＲＶ）、
４８ａ、 ４８ｂは記憶部（ＭＥＩ通）である。 蔓３ 図 第４図
Claims (1)
- データを入出力する枚数の端末装置および該端末装置の
各群毎にデータを集配信する複数の端末制御装置を配し
、ホスト計算機によシ制御する情報処理システムにおい
て、υ数の端末制御装置は端末装置を分担制御する担当
端末制御装置の接続データを保持し ’ＨＩＱ数の’Ｙ
ｊＡ末制御煙制御装置用アクセスする記憶手段、該記憶
手段の接続データを識別して選択信号を両力する端末接
続レジスタ手段を備えると共に、各シＲ末制御装置はホ
スト計算機に対応してデータを入出力する第１の入出力
手段、該データを複数の端末装置に対応して入出力する
第２の入出力手段および該レジスタ手段の選択信号に従
い第２人出力手段を選択し、第１人出力手段に対応しつ
つ送受信データの中継処理を制御する送受信制御手段を
具備し、端末制御装置の制御部は咄末装置の実動数に基
き前記記憶手段に接続データを設定すると共に送受信制
御手段は該接続データに基くレジスタ手段による選択信
号に従い、第２人出力手段を選択して中Ｆ≦制御を行い
、祈数の端末装置に対する負荷分用を実行することを特
徴とする情報処理システムにおける口付分担方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15540583A JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15540583A JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048564A true JPS6048564A (ja) | 1985-03-16 |
Family
ID=15605255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15540583A Pending JPS6048564A (ja) | 1983-08-25 | 1983-08-25 | 負荷分担方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048564A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255350A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | System recomposition control unit |
| JPS54113228A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Component switching control system |
-
1983
- 1983-08-25 JP JP15540583A patent/JPS6048564A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255350A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | System recomposition control unit |
| JPS54113228A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Component switching control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104721A (en) | DSP based dynamic resource allocation multiprocessor communications board | |
| US5204949A (en) | Multi-channel/multi-circuit communication controller | |
| KR930004947B1 (ko) | 데이타 처리 시스템이 다수의 중앙 처리 유닛간에서 대등 관계를 갖을 수 있게하는장치 및 그 방법 | |
| KR930003441B1 (ko) | 서로 다른 시스템으로 작동하는 데이타 처리 시스템에 있어서, 자원을 분할하여 변경 가능하게 실행하기 위한 장치 및 방법 | |
| US20070239925A1 (en) | PCI express link, multi host computer system, and method of reconfiguring PCI express link | |
| JP2003280824A (ja) | ストレージシステム、そのディスク制御クラスタ、その増設方法 | |
| JPS60160463A (ja) | プロセツサシステム | |
| CN100367258C (zh) | 主从系统中直接内存存取控制器及总线结构 | |
| US6263415B1 (en) | Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks | |
| US7418549B2 (en) | Storage system with disk array controllers that independently manage data transfer | |
| US5822422A (en) | Method and apparatus for controlling an exchange | |
| CN112214445A (zh) | RapidIO交换网络数据速率可重配置硬件电路 | |
| US20030128709A1 (en) | Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks | |
| US7848317B2 (en) | Communication module system having an interface module and interface module | |
| US6279098B1 (en) | Method of and apparatus for serial dynamic system partitioning | |
| JPS6048564A (ja) | 負荷分担方式 | |
| CN101881946B (zh) | 自动化设备和自动化系统 | |
| JPH10333836A (ja) | ディスクアレイ制御装置 | |
| US4633461A (en) | Switching control for multiple stage time division switch | |
| US8045573B2 (en) | Bit ordering for packetised serial data transmission on an integrated circuit | |
| WO2000028754A1 (en) | Channel multiplexing for a communication system | |
| JPH11205339A (ja) | Ａｔｍ交換機 | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| US5603048A (en) | Microprocessor with bus sizing function | |
| JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 |