JPS6047784B2 - Pcm通信方式 - Google Patents

Pcm通信方式

Info

Publication number
JPS6047784B2
JPS6047784B2 JP10013977A JP10013977A JPS6047784B2 JP S6047784 B2 JPS6047784 B2 JP S6047784B2 JP 10013977 A JP10013977 A JP 10013977A JP 10013977 A JP10013977 A JP 10013977A JP S6047784 B2 JPS6047784 B2 JP S6047784B2
Authority
JP
Japan
Prior art keywords
bit
code
bits
check
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10013977A
Other languages
English (en)
Other versions
JPS5434611A (en
Inventor
賢一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10013977A priority Critical patent/JPS6047784B2/ja
Publication of JPS5434611A publication Critical patent/JPS5434611A/ja
Publication of JPS6047784B2 publication Critical patent/JPS6047784B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083Formatting with frames or packets; Protocol or part of protocol for error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明はPCM(パルス符号変調)方式による通信方式
において、符号誤り訂正を実質的に能率よく効果的に行
う方式に関するものてある。
PCM通信方式の基本構成を第1図に示す。第1図にお
いて、CODは符号器、ECSは誤り訂正符号化回路、
MODは伝送用変調器、DEMは伝送用復調器、ECR
は符号誤り訂正回路、DECは復号器であり、また、S
は伝送される情報としての、アナログ信号(音声符号等
)、Nは伝送路で加わる雑音、Rは復調されたアナログ
信号を示す。実際には、符号器CODは、アナログ信号
Sの帯域制限機能、標本化機能、符号化機能をもち、復
号器DECは、復号化機能、標本保持機能、補フ間枦波
機能をもつ。伝送用変調器MODは伝送路に適合した変
調を行う部分であり、例えば、有線伝送路に対してはバ
イポーラ符号を行い、無線伝送路に対してはFSK(周
波数シフト変調)やPSK(位相シフト変調)を行う。
伝送用復調器5DEMは送信側の伝送用変調器MODに
対応して復調を行う部分てある。また誤り訂正符号化回
路ECSは、符号器CODから得られた情報ビット(P
CM符号)に対して、符号誤り保護を行うためにチェッ
クビットを作成付加する部分であり、符号誤り訂正回路
ECRは符号誤り訂正を行う部分である。
誤り訂正符号化回路ECSおよび符号誤り訂正回路EC
Rの具体的回路構成としては、種々の符号誤り保護方式
に適合したハードウェアが実現されている。第2図a−
dは、PCM符号の基本配置と符号誤り保護を行う場合
の基本符号配置についての説明図である。
第2図において、aは1標本あたりの情報ビット(11
ビットの場合を示すが、以下の一般的説明てはビット数
をiとする)の基本配置を表し、タイムスロット番号1
に相当するビットが最大荷重ビットてあり、以下荷重は
112ずつ減少し、タイムスロット番号11に相当する
ビットが最小荷重ビットである。第2図aにおけるO印
は比較的荷重が大きい上位ビット(5ビットの場合を示
すが、以下の一般的説明では、ビット数をjとし、本発
明が関係する場合j<II2の場合とする)を表わす。
アナログ信号Sが音声信号の場合は、通常、i=8〜1
4で符号化されることが多く、また雑音Nによる符号誤
りが出力信号に影響を与えやすいビットは上位4〜5ビ
ットとされているので、第2図aはもつとも標準的な例
を示している。第2図bは、上位5ビットについてハミ
ング方式により符号誤り保護を行う場合、タイムスロッ
ト番号12〜15に4ビットのチェックビット(Cで表
す)を付加しなければならないことを示している。ハミ
ング符号系をH(N,k)(ただし、nを全符号長、k
を情報ビット長、1をチェックビット長とすると、n=
21−,k=n−lの関係がある)と表わすと、第2図
bは、1=4,n=15の場合であり、したがつてk=
11となるので、実際には、上位5ビットのみならず、
Δ印を含む上位置1ビット(つまり、この場合は全情報
ビット)についての符号誤り保護が可能である。
ご第2図
cは、2標本を1ブロックとして扱う場合を示し、それ
ぞれの標本を各上位5ビット(0印)について4ビット
のチェックビット(cで表す)で符号誤り保護を行うこ
とを示している。第2図cはbに比べて1標本あたり2
ビットのチエ4ツクビツトの節約が行われていることが
わかる。第2図dは、さらに、1ブロックの規模を大き
く(5標本の場合を示すが以下の一船的説明では標本数
はJmく加−1−mを満足する最小の正整数とする)す
ることにより、1標本あたり1個のチェックビット(c
で表す)で各標本の上位5ビット(O印)の符号誤り保
護を行うことを示している。これらの誤り訂正符号化は
、いずれも、通常のハミング方式によつて容易に行える
ものであり、第1図の誤り訂正符号化回路ECSによつ
て行われる。
また、符号誤り訂正は誤り訂正符号化回路ECSと対を
なす符号誤り訂正回路ECRによつて)行われる。なお
、第2図eは、本発明の一実施例を示すものであり、詳
しくは後述する。以上の構成によれば、第2図B,c,
dのいずれの楊合においても、O印,Δ印,C印内の1
ビット誤りは完全に訂正することが可能である。
し.2かし、各標本を表すPCM符号を標本ごとに最大
荷量ビットから順次直列伝送する場合で、伝送路での符
号誤りがパースト状に起る場合、符号誤り訂正はハミン
グ方式では不可能となる。このようなパースト誤りは、
伝送用変調器MOD,伝送用復調器DEMで多値変調(
多値振幅変調,多値FSK,多値PSK等)を行う場合
に起り得るものであり、多値変調は、伝送効率を増大さ
せる要求のために、しばしば用いられる手法である。本
発明は、これらの欠点を除去することを特徴とし、その
目的は複雑なパースト誤り訂正符号によらず、簡単なハ
ミング方式により実現することにある。本発明を実施す
る基本構成は第1図と同じてあり、誤り訂正符号化回路
ECS,符号誤り訂正回路ECRの具体的構成が異るだ
けである。
第2図eおよび第3図は、本発明によつて符号誤り保護
を行う楊合の符号配置についての説明図である。本発明
においても、1標本あたりの付加チェックビット数を最
小(1ビット)とすることを前堤とし、第2図dの方式
を基本とする。まず1伝送途上における符号誤り特性が
2ビット以下のパースト状(単一ビット誤りも含む)で
ある場合(このような状態は3値変調等の場合に起り得
る)、保護状報ビット(第2図dにおいてO印)と、チ
ェックビット(同じくC印)を1タイムスロットおきに
配置し、その間に残りの情報ビット(同じく無印)を挿
入するように第2図eのように配置する。
伝送途上で2ビットのパースト誤りが生じても、その2
ビットの中にはO印またはC印のうちの1ビットだけし
か含まれず、したがつて、必ずその1ビットは訂正でき
ることが保証される。また他の1ビットについては、比
較的荷重が小さい下位ビットであるから訂正を行わずに
無視しても実用上は問題とならない。つぎに、2伝送途
上における符号誤り特性が4ビット以下のパースト状(
単一ビット誤りも含む)である場合(このような状態は
4値変調〜8値変調等の場合に起り得る)、第2図eの
ように配置された符号系列を第3図aのように2ブロッ
ク(Iおよび■)用い、両ブロックからの符号を第3図
bのように、交互に配置する。
伝送途上で4ビットのパースト誤りが生じても両ブロッ
クの符号誤りは2ビットずつとなり、かつ、それぞれの
2ビットの中には、O印(Iブロックの保護情報ビット
)またはC印(Iブロックのチェックビット)のうち1
ビットと口印(■ブロックの保護情報ビット)またはD
印(■ブロックのチェックビット)のうちの1ビットが
含まれるだけとなる。したがつて、それらの各1ビット
は、それぞれのブロックにおいて必ず訂正できることが
保証される。また、他の各1ビットについては訂正を行
わずに無視しても実用上は問題とならない。以上の機能
を実行するには、誤り訂正符号化回路ECSおよび符号
誤り訂正回路ECRにおいて、第2図dに適合する5標
本分のディジタルメモリが、第2図eの場合には1系統
、第3図bの場合には2系統必要てあり、それぞれの読
み出し制御のゲートとロジックが必要なだけである。以
上説明したように、本発明では、パースト符号誤りを簡
単なハミング方式により、実質的に訂正することができ
る利点がある。
つまり、本発明の基本は、送信側で、保護情報ビットと
チェックビットを分散し、かつ、その間に符号誤り保護
を行う必要のない、残りの情報ビットを挿入するように
配置することにより、パースト誤りを実質的に単一ビッ
ト誤りに帰着させることに特徴がある。音声信号のPC
M通信方式では、単純な2値伝送(1ビット/1タイム
スロット)方式と共に多値伝送(多ビット/1タイムス
ロット)方式が用いられる。
後者による場合各タイムスロットの1符号の誤りは連続
する多ビットの誤り(つまりパースト誤り)となるが、
本発明のような通信方式により、実質的な符号誤り保護
が行える。図面の簡単な説明第1図は符号誤り保護機能
を有するPCM通信方式の基本構成図、第2図aはPC
M符号の基本・配置説明図、第2図B,c,dは符号誤
り保護を行う場合の基本符号配置説明図、第2図eと第
3図A,bは本発明による通信方式を実行するための符
号配置説明図である。
COD・・・・・・符号器、ECS・・・・・誤り訂正
符号化回,路、MOD・・・・・・伝送用変調器、DE
M・・・・・・伝送用復調器、ECR・・・・・・符号
誤り訂正回路、DEC・・・・・・復号器、S・・・・
・・アナログ信号、N・・・・・・雑音、R・・・・復
調アナログ信号。

Claims (1)

  1. 【特許請求の範囲】 1 アナログ信号をPCM(パルス符号変調)方式によ
    り伝送することを基本とし、かつ、1標本あたりの情報
    ビット(ビット数をiとする)のうち比較的荷重が大き
    い上位jビット(ただしjはj<i/2を満足する正整
    数とする)に対して符号誤り保護を行う場合、1標本あ
    たり1個のチェックビットを付加し、m標本(ただしm
    はjm≦2m−1−mを満足する最小の正整数とする)
    をブロックとし、jm個の保護情報ビットに対してm個
    のチェックビットをハミング符号化する通信方式におい
    て、送信側で保護情報ビットとチェックビットの各ビッ
    トの間に残りの情報ビットを少くとも1ビット挿入する
    ように配置する符号系列のブロック長をバースト誤りの
    特性に応じて1又は複数用い、それらのブロックからの
    符号を交互に配置することにより符号系列を伝送するこ
    と、および受信側では送信側における符号配置に応じて
    ブロックごとに符号誤り訂正を行うことを特徴とするP
    CM通信方式。 2 符号配置として、伝送途上における符号誤り特性が
    2ビット以下のバースト状である場合、保護情報ビット
    とチェックビットの各ビットの間に残りの情報ビットを
    少くとも1ビット挿入するように配置することを特徴と
    する特許請求の範囲第1項記載のPCM通信方式。 3 符号配置として、伝送途上における符号誤り特性が
    4ビット以下のバースト状である場合、保護情報ビット
    とチェックビットの各ビットの間に残りの情報ビットを
    少くとも1ビット挿入するように配置された符号系列を
    2ブロック用い、両ブロックからの符号を交互に配置す
    ることを特徴とする特許請求の範囲第1項記載のPCM
    通信方式。
JP10013977A 1977-08-23 1977-08-23 Pcm通信方式 Expired JPS6047784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10013977A JPS6047784B2 (ja) 1977-08-23 1977-08-23 Pcm通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013977A JPS6047784B2 (ja) 1977-08-23 1977-08-23 Pcm通信方式

Publications (2)

Publication Number Publication Date
JPS5434611A JPS5434611A (en) 1979-03-14
JPS6047784B2 true JPS6047784B2 (ja) 1985-10-23

Family

ID=14265973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013977A Expired JPS6047784B2 (ja) 1977-08-23 1977-08-23 Pcm通信方式

Country Status (1)

Country Link
JP (1) JPS6047784B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3022573A1 (de) * 1980-06-16 1981-12-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt System zur verarbeitung und uebertragung von pcm signalen
JP2537178B2 (ja) * 1985-07-31 1996-09-25 キヤノン株式会社 デ−タ処理装置

Also Published As

Publication number Publication date
JPS5434611A (en) 1979-03-14

Similar Documents

Publication Publication Date Title
US4534040A (en) Method and apparatus for coding a binary signal
JP2527163B2 (ja) デ−タワ−ド伝送システム
US4805174A (en) Error correcting coder/decoder
JP2845705B2 (ja) 多レベル符号化変調通信装置
EP0439925A2 (en) Maximum likelihood decoding with interference detection for frequency-hopped coded modulation systems
JPH05207075A (ja) ディジタル通信システム
JPH028503B2 (ja)
US4993046A (en) Coded modulation communication system
US4518947A (en) Apparatus for decoding redundant interleaved data
KR100924526B1 (ko) 부분적 코히어런트 시스템을 위한 부호화 적용 변조기법
JPH07114419B2 (ja) Qam通信システム
JPH0370420B2 (ja)
US4346472A (en) Method and apparatus for eliminating double bit errosion in a differential phase shift keying system
JPH09153885A (ja) 同期判定回路、復調器及び通信システム
JP3267445B2 (ja) エラー検出回路および方法
JPS6047784B2 (ja) Pcm通信方式
WO1996013906A1 (en) Method and system for data communication, using a m-ary modulation scheme and inleaving means
WO2007059389A2 (en) Method and apparatus for interleaving within a communication system
US5928376A (en) Process for receiving a signal coded and modulated according to an ETS-HIPERLAN standard
Carden A Quantized Euclidean Soft-Decision Maximum Likelihood Sequence Decoder: A Concept for Spectrally Efficient TM Systems
JP2548932B2 (ja) 多値qam通信システム
JPH0795762B2 (ja) 多値qam通信方式
KR0171383B1 (ko) 순환컨벌루션널코드의복호화방법
US4800576A (en) Convolution data recovery circuit
JP2751632B2 (ja) 多値変復調通信システム及びその方法