JPS6047746B2 - Ｉｃチップの気密封止方法 - Google Patents
Ｉｃチップの気密封止方法Info
- Publication number
- JPS6047746B2 JPS6047746B2 JP53030940A JP3094078A JPS6047746B2 JP S6047746 B2 JPS6047746 B2 JP S6047746B2 JP 53030940 A JP53030940 A JP 53030940A JP 3094078 A JP3094078 A JP 3094078A JP S6047746 B2 JPS6047746 B2 JP S6047746B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- tin
- bonding
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Ceramic Products (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はアルミナ基板上に搭載されたＩＣチップの気
密封止に関するものである。
密封止に関するものである。
時計モジュール等のＩＣはその信頼性のためアルミナ
基板上に搭載されたものが気密封止されることを必要と
されている。
基板上に搭載されたものが気密封止されることを必要と
されている。
この場合、一般的には第５図の断面側面図に示すよう
に、アルミナ基板１の表面上に印刷、焼成によつて形成
された銀−パラジウム合金よりなる下部厚膜導体２の表
面上にガラス絶縁層３を形成し、その表面上に、銀−パ
ラジウム合金よりなる接合用厚膜導体４を形成し、その
表面に金めつき７を施したコバールキヤツプ６をはんだ
付けすることにより、アルミナ基板１に搭載されたＩＣ
が気密封止されているものである。
に、アルミナ基板１の表面上に印刷、焼成によつて形成
された銀−パラジウム合金よりなる下部厚膜導体２の表
面上にガラス絶縁層３を形成し、その表面上に、銀−パ
ラジウム合金よりなる接合用厚膜導体４を形成し、その
表面に金めつき７を施したコバールキヤツプ６をはんだ
付けすることにより、アルミナ基板１に搭載されたＩＣ
が気密封止されているものである。
なお、図において５ははんだ、８はＩＣチップである。
この場合、気密封止のコバールキヤツプの内部にフラ
ックスがはいると、ＩＣの信頼性を損なうことになるの
で、接合はフラックスを使用しないで行う必要がある。
この場合、気密封止のコバールキヤツプの内部にフラ
ックスがはいると、ＩＣの信頼性を損なうことになるの
で、接合はフラックスを使用しないで行う必要がある。
従来技術において、このような接合には、８喧量パーセ
ントの金と２喧量パーセントの錫よりなる共晶はんだが
一般に用いられていたが、価格低減を計つて、錫に富む
共晶合金である、ｗ重量パーセントの金と９腫量パーセ
ントの錫よりなるはんだが用いられているのが現状であ
る。 しかしながら、このような合金はんだによる接合
では、Ａｇ−ＳｎおよびＰｄ−Ａｕ−Ｓｎの金属間化合
物が生じやすく、リフローピーク温度、またはリフロー
時間（はんだ融点以上の保持時間）によりその量が異な
り、それが接合強度につながりさらには気密封止信頼性
の低下となるものである。
ントの金と２喧量パーセントの錫よりなる共晶はんだが
一般に用いられていたが、価格低減を計つて、錫に富む
共晶合金である、ｗ重量パーセントの金と９腫量パーセ
ントの錫よりなるはんだが用いられているのが現状であ
る。 しかしながら、このような合金はんだによる接合
では、Ａｇ−ＳｎおよびＰｄ−Ａｕ−Ｓｎの金属間化合
物が生じやすく、リフローピーク温度、またはリフロー
時間（はんだ融点以上の保持時間）によりその量が異な
り、それが接合強度につながりさらには気密封止信頼性
の低下となるものである。
本発明の目的は上記のごとき従来技術の欠点をはんだ材
料の選択により取り除き、部品の生産安定化を計るとと
もに、生産原価の低減を計ることにある。上記の目的の
ための本発明のＩＣチップの気密封止方法の特徴とする
ところは、アルミナ基板上に搭載されたＩＣチップを、
基板上に形成された接合用厚膜導体と、めつきを施した
コバールキヤツプとを、フラックスを使用することなく
、純錫はんだにより接合することである。
料の選択により取り除き、部品の生産安定化を計るとと
もに、生産原価の低減を計ることにある。上記の目的の
ための本発明のＩＣチップの気密封止方法の特徴とする
ところは、アルミナ基板上に搭載されたＩＣチップを、
基板上に形成された接合用厚膜導体と、めつきを施した
コバールキヤツプとを、フラックスを使用することなく
、純錫はんだにより接合することである。
前記のコバールキヤツプに施されるめつきは金でよく、
またアルミナ基板上に形成される接合用厚膜導体は、印
刷、焼成により形成されたＡｇ−Ｐｄ合金よりなるもの
でよい。なお、コバールキヤツプに施されるめつきは、
金以外の、錫、銀、銅、鉛等のはんだ錫と相互拡散しや
すい金属、または、はんだ錫の融点を下げる金属でもよ
い。このようにして、はんだ中の金成分を除くことによ
り、すなわち純錫のはんだを用いることにより、金属間
化合物生成用元素の量を少なくして、接合部における金
属間化合物の生成量を抑えることができるものである。
上記のように、本発明は、接合強さが高く、その経時劣
化が少ないはんだ材料に係るもので、その目的を達成す
るため、接続強さを低下させる金属間化合物の生成元素
である金をはんだ材料から除き、はんだ付け時に生成さ
れる金属間化合物量の低減を図つたものである。本発明
の作用を具体例を挙けて述べると、例えば、厚さ１００
ＰＴｒＬの１０Ｗｔ％Ａｕ−Ｓｎのはんだを用い金めつ
きの厚さを１．５μｍとした場合、この金めつきが均一
にはんだ中に溶融すると、溶融はんだ組成は概略１３Ｗ
ｔ％Ａｕ−Ｓｎとなり、金属間化合物が均一に生成され
ると、その量は約４０Ｗｔ％である。
またアルミナ基板上に形成される接合用厚膜導体は、印
刷、焼成により形成されたＡｇ−Ｐｄ合金よりなるもの
でよい。なお、コバールキヤツプに施されるめつきは、
金以外の、錫、銀、銅、鉛等のはんだ錫と相互拡散しや
すい金属、または、はんだ錫の融点を下げる金属でもよ
い。このようにして、はんだ中の金成分を除くことによ
り、すなわち純錫のはんだを用いることにより、金属間
化合物生成用元素の量を少なくして、接合部における金
属間化合物の生成量を抑えることができるものである。
上記のように、本発明は、接合強さが高く、その経時劣
化が少ないはんだ材料に係るもので、その目的を達成す
るため、接続強さを低下させる金属間化合物の生成元素
である金をはんだ材料から除き、はんだ付け時に生成さ
れる金属間化合物量の低減を図つたものである。本発明
の作用を具体例を挙けて述べると、例えば、厚さ１００
ＰＴｒＬの１０Ｗｔ％Ａｕ−Ｓｎのはんだを用い金めつ
きの厚さを１．５μｍとした場合、この金めつきが均一
にはんだ中に溶融すると、溶融はんだ組成は概略１３Ｗ
ｔ％Ａｕ−Ｓｎとなり、金属間化合物が均一に生成され
ると、その量は約４０Ｗｔ％である。
これに対し、純錫をはんだとして用いる−と、溶融はん
だ組成は概略４Ｗｔ％Ａｕ−Ｓｎとなり、生成される金
属間化合物量は約７Ｗｔ％と大幅に低減される。従つて
、本発明においては、従来技術における、接合の強さの
経時的劣化、気密性の経時的劣化を改善できるとともに
高価な金成分を必要としないので原価面における経済性
の点でも有利であるという効果がある。
だ組成は概略４Ｗｔ％Ａｕ−Ｓｎとなり、生成される金
属間化合物量は約７Ｗｔ％と大幅に低減される。従つて
、本発明においては、従来技術における、接合の強さの
経時的劣化、気密性の経時的劣化を改善できるとともに
高価な金成分を必要としないので原価面における経済性
の点でも有利であるという効果がある。
以下に、本発明を試験例につき説明する。
この試験例における被接合材としては、アルミナ基板の
表面上に、市販のＡｇ−Ｐｄを用いて印刷、焼成した導
体と、金めつきを施したコバールとを用いた。
表面上に、市販のＡｇ−Ｐｄを用いて印刷、焼成した導
体と、金めつきを施したコバールとを用いた。
これらの被接合材に対し、接合用はんだとして本発明方
法における純錫（純度：９９．９９％）を用いて接合し
たものと、従来技術である、９０Ｗｔ％Ｓｎ−Ｗ幇％Ａ
ｕを用いて接合したものとについて、被接合材に対する
はんだの拡がりは、表１に示すような結果であつた。
法における純錫（純度：９９．９９％）を用いて接合し
たものと、従来技術である、９０Ｗｔ％Ｓｎ−Ｗ幇％Ａ
ｕを用いて接合したものとについて、被接合材に対する
はんだの拡がりは、表１に示すような結果であつた。
すなわち、本発明方法における純錫は良いぬれを示して
いることがわかる。なお、このときのリフロー条件は、
純錫はんだおよび（社）憇％Ｓｎ−１０Ｗｔ％Ａｕはん
だのそれぞれにおけるリフローピーク温度が２８０℃お
よび２６０℃、リフロー時間は双方共２．紛である。つ
ぎに、これらにつき、リフロー時間を２．５分として、
リフローピーク温度を変えて接合したときの、接合強さ
をグラフに示したのが第１図である。
いることがわかる。なお、このときのリフロー条件は、
純錫はんだおよび（社）憇％Ｓｎ−１０Ｗｔ％Ａｕはん
だのそれぞれにおけるリフローピーク温度が２８０℃お
よび２６０℃、リフロー時間は双方共２．紛である。つ
ぎに、これらにつき、リフロー時間を２．５分として、
リフローピーク温度を変えて接合したときの、接合強さ
をグラフに示したのが第１図である。
第１図における曲線ａ１は本発明方法である純錫をはん
だに用いたもの、曲線Ａ２は従来技術である匍幇％Ｓｎ
−１０Ｗｔ％Ａｕをはんだに用いたものの特性である。
これかられかるように本発明によれば、従来技術のもの
より強い接合強さが得られる。また、これらにつき、リ
フローピーク温度を、純錫の場合２８０℃、９０Ｗｔ％
Ｓｎ−１０Ｗｔ％Ａｕの場合２６０′Ｃとし、リフロー
時間を変えた場合の接合強さを測定してグラフに示した
のが第２図である。
だに用いたもの、曲線Ａ２は従来技術である匍幇％Ｓｎ
−１０Ｗｔ％Ａｕをはんだに用いたものの特性である。
これかられかるように本発明によれば、従来技術のもの
より強い接合強さが得られる。また、これらにつき、リ
フローピーク温度を、純錫の場合２８０℃、９０Ｗｔ％
Ｓｎ−１０Ｗｔ％Ａｕの場合２６０′Ｃとし、リフロー
時間を変えた場合の接合強さを測定してグラフに示した
のが第２図である。
第２図において、曲線＼は本発明方法の純錫の場合、曲
線Ｂ２は従来法であるＳｎ−Ａｕの場合である。これか
らも、本発明方法による場合の方が強い接合強さである
ことがわかる。第３図は、第２図に示した試験における
試験品中、リフロー時間が２．紛であるものにつき、１
５０℃の雰囲気に放置した場合の、高温放置時間に対す
る接合強さのグラフである。
線Ｂ２は従来法であるＳｎ−Ａｕの場合である。これか
らも、本発明方法による場合の方が強い接合強さである
ことがわかる。第３図は、第２図に示した試験における
試験品中、リフロー時間が２．紛であるものにつき、１
５０℃の雰囲気に放置した場合の、高温放置時間に対す
る接合強さのグラフである。
曲線Ｃ１は本発明方法の純錫の場合、曲線Ｃ２は従来法
である。Ｓｎ一Ａｕの場合である。この試験においても
、本発明方法による場合の接合強さで、接合強さの劣化
についても、劣化開始時間が従来法の場合に比し、約１
皓となつている。第４図は、第３図と同一の条件におけ
る多数の試験品につき、気密性の経時劣化を良品率によ
つて試験したときの結果のグラフである。
である。Ｓｎ一Ａｕの場合である。この試験においても
、本発明方法による場合の接合強さで、接合強さの劣化
についても、劣化開始時間が従来法の場合に比し、約１
皓となつている。第４図は、第３図と同一の条件におけ
る多数の試験品につき、気密性の経時劣化を良品率によ
つて試験したときの結果のグラフである。
この試験においては気密性劣化をＨｅリーク試験と、バ
ブルリーク試験とにより行つた。第４図かられかるよう
に、本発明方法による曲線ｄ１に示したものは従来法の
曲線山に示したものに比し、気密封止信頼性において大
幅に高いものであることがわかる。上記の試験において
は、コバールに施されためつきは、金であつたが、めつ
き材料として錫、銀、銅、鉛等はんだの錫と相互拡散し
やすい金属、または融点を下げる金属は同様に用いるこ
とができることがわかつた。
ブルリーク試験とにより行つた。第４図かられかるよう
に、本発明方法による曲線ｄ１に示したものは従来法の
曲線山に示したものに比し、気密封止信頼性において大
幅に高いものであることがわかる。上記の試験において
は、コバールに施されためつきは、金であつたが、めつ
き材料として錫、銀、銅、鉛等はんだの錫と相互拡散し
やすい金属、または融点を下げる金属は同様に用いるこ
とができることがわかつた。
以上の説明に明らかなように、本発明方法によれば、ア
ルミナ基板上に形成した厚膜導体に対するコバールキヤ
ツプの接合強度の経時劣化は、従来法の場合に比し著し
く改善され、優れた製品が安定生産できると共に、はん
だ中に金を含まないために、はんだ材料費は２０％程度
低減できるものであり、本発明の効果は極めて大なりと
いうことができる。
ルミナ基板上に形成した厚膜導体に対するコバールキヤ
ツプの接合強度の経時劣化は、従来法の場合に比し著し
く改善され、優れた製品が安定生産できると共に、はん
だ中に金を含まないために、はんだ材料費は２０％程度
低減できるものであり、本発明の効果は極めて大なりと
いうことができる。
【図面の簡単な説明】
第１図ないし第４図は、本発明方法と従来法とにおける
接合試験品の比較試験結果のグラフで、第５図は、一般
の、ＩＣチップを搭載したアルミナ基板上に形成した接
合用厚膜導体と、めつきを施したコバールキヤツプとの
接合を示す側断面図である。 １・・・・・・アルミナ基板、２・・・・・・下部厚膜
導体、３・・・・ガラス絶縁層、４・・・・・・接合用
厚膜導体、５・・・・・・はんだ、６・・・・・・コバ
ールキヤツプ、７・・・・・・金めつき、８・・・・・
・ＩＣチップ。
接合試験品の比較試験結果のグラフで、第５図は、一般
の、ＩＣチップを搭載したアルミナ基板上に形成した接
合用厚膜導体と、めつきを施したコバールキヤツプとの
接合を示す側断面図である。 １・・・・・・アルミナ基板、２・・・・・・下部厚膜
導体、３・・・・ガラス絶縁層、４・・・・・・接合用
厚膜導体、５・・・・・・はんだ、６・・・・・・コバ
ールキヤツプ、７・・・・・・金めつき、８・・・・・
・ＩＣチップ。
Claims (1)
- 【特許請求の範囲】 １ アルミナ基板上に搭載されたＩＣチップを気密封止
するため、該アルミナ基板上に形成された銀−パラジウ
ム合金よりなる接合用厚膜導体に、メッキを施したコバ
ールキヤツプを、フラックスを使用することなく、はん
だ接合するＩＣチップの気密封止方法において、純錫は
んだを用いて接合するとともに、前記コバールキヤツプ
に施されためつきを、金めつき、または錫、銀、銅、鉛
等のはんだ用の錫と相互拡散しやすい金属、あるいは錫
の融点を下げる金属のめつきとしたことを特徴とするＩ
Ｃチップの気密封止方法。 ２ 該接合用厚膜導体が、印刷、焼成によつて形成され
るものであることを特徴とする特許請求の範囲第１項に
記載のＩＣチップの気密封止方法。 ３ 該接合用厚膜導体が、アルミナ基板の表面上に形成
された下部厚膜導体の表面上に形成されたガラス絶縁層
の表面上に形成されたものであることを特徴とする特許
請求の範囲第１項または第２項のいずれかに記載のＩＣ
チップの気密封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53030940A JPS6047746B2 (ja) | 1978-03-20 | 1978-03-20 | Ｉｃチップの気密封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53030940A JPS6047746B2 (ja) | 1978-03-20 | 1978-03-20 | Ｉｃチップの気密封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54123874A JPS54123874A (en) | 1979-09-26 |
| JPS6047746B2 true JPS6047746B2 (ja) | 1985-10-23 |
Family
ID=12317666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53030940A Expired JPS6047746B2 (ja) | 1978-03-20 | 1978-03-20 | Ｉｃチップの気密封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047746B2 (ja) |
-
1978
- 1978-03-20 JP JP53030940A patent/JPS6047746B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54123874A (en) | 1979-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4656499A (en) | Hermetically sealed semiconductor casing | |
| KR0124518B1 (ko) | 고온의 무연 주석 기재 다-성분 납땜 합금 | |
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
| KR0124517B1 (ko) | 무연의 주석, 안티몬, 비스무트 및 구리 납땜 합금 | |
| KR101004589B1 (ko) | 기능 부품용 리드와 그 제조 방법 | |
| US3689684A (en) | Lead frame connector and electronic packages containing same | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| JPH0788680A (ja) | 高温無鉛すずベースはんだの組成 | |
| KR101279291B1 (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| JPH071178A (ja) | 三成分はんだ合金 | |
| US5803344A (en) | Dual-solder process for enhancing reliability of thick-film hybrid circuits | |
| US9773721B2 (en) | Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part | |
| JPH06297185A (ja) | 動的ハンダペースト組成物 | |
| JPS592595B2 (ja) | ろう合金 | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| KR20110036541A (ko) | 무연 주석계 땜납과의 가공 상용성을 위한 금-주석-인듐 땜납 | |
| JP2003112285A (ja) | ソルダーペースト | |
| EP0100817B1 (en) | A hermetically sealed casing of an electrical device and process of manufacturing | |
| JPS6047746B2 (ja) | Ｉｃチップの気密封止方法 | |
| JPH0985484A (ja) | 鉛フリーはんだとそれを用いた実装方法及び実装品 | |
| JP2009039769A (ja) | 接合シート | |
| JP2005177842A (ja) | ろう材、これを用いた半導体装置の製造方法並びに半導体装置 | |
| JP2003094194A (ja) | はんだ材及び電子部品における部材の固定方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 |