JPS6047630B2 - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS6047630B2 JPS6047630B2 JP14977180A JP14977180A JPS6047630B2 JP S6047630 B2 JPS6047630 B2 JP S6047630B2 JP 14977180 A JP14977180 A JP 14977180A JP 14977180 A JP14977180 A JP 14977180A JP S6047630 B2 JPS6047630 B2 JP S6047630B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- requesting
- requested
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は複数台の処理装置および複数台の入出力制御装
置を結合する共通バスのバス制御方式に関する。
置を結合する共通バスのバス制御方式に関する。
第１図に示すような複数の装置を有する従来のシステム
においては、双方向の情報転送が前記装置間で行われる
よう両装置が共通バス５００を介して接続されている。
においては、双方向の情報転送が前記装置間で行われる
よう両装置が共通バス５００を介して接続されている。
この共通バス５００を介するのデータ転送には、同期ま
たは非同期の転送方法の違いや両装置間での応答の出し
方を異にする次の２通りの方式がある。前記データ転送
方式のうち第１の方式においては、第２図に示すように
、データ転送要求のために要求装置からはバスサイクル
を、の後半部分を使用して前記バス使用要求信号４に対
する確認信号６および転送データ２を前記被要求装置か
ら要求装置に送る方式をとつている。
たは非同期の転送方法の違いや両装置間での応答の出し
方を異にする次の２通りの方式がある。前記データ転送
方式のうち第１の方式においては、第２図に示すように
、データ転送要求のために要求装置からはバスサイクル
を、の後半部分を使用して前記バス使用要求信号４に対
する確認信号６および転送データ２を前記被要求装置か
ら要求装置に送る方式をとつている。
また、第２の方式Ｊにおいては、第５図に示すように、
データ転送要求のために要求装置から被要求装置にバス
サイクルちに等しい期間バス使用要求信号を送出すると
ともにこのバスサイクルを２とは別のバスサイクルちで
該バス使用要求信号４に対する確認信号６お５よび転送
データ２を前記要求装置から要求装置に送る方式をとつ
ている。しカルながら、一つのバスサイクルの後半で要
求したデータを取込む第１の方式では処理速度の早い装
置に対しては有効であるが処理速度の遅い応答装置が応
答する場合には応答ができるまで待たされ、このため、
バスサイクルが長くなるという欠点がある。これに対し
て第２の方式で初めのサイクルで要求装置のアドレスを
出力し、これを受取つた被要求装置では、データが用意
できると、新たにバスサイクルを起動し、先の要求装置
にデータを送つているため、処理速度が遅れてもバスサ
イクルを占有することがない。しかしながら、被要求装
置の処理速度が早い場合でも一語の転送に２バスサイク
ルかかり、応答を受取る時間が一定時間（２バスサイク
ル）より短かくならないという欠点がある。本発明の目
的は応答装置の応答速度に応じて要求装置の転送方式を
選択できるようにしたバス制御方式を提供することにあ
る。本発明の方式は、共通バスに接続され前記共通バス
を介して情報転送を要求する複数の要求装置と要求され
た情報を転送する被要求装置とを有し前記共通バスを時
分割で使用するシステムにおけるバス制御方式において
、前記各要求装置は、 前記共通バスの使用を要求する使用要求手段と、自要求
装置が前記複数の要求装置の中で最上位の優先順位を有
しているか否かを検出する検出手段と、この検出手段の
検出結果に応答して前記バスの使用許可を示す信号を出
力する使用許可手段と、この使用許可手段からの使用許
可信号に応答して前記バスの使用を表示する使用表示手
段とを具備し、前記複数の要求装置のうちの１つの要求
装置から被要求装置に対して与えられる１転送周期内の
転送要求に応答して前記１転送周期内の後半部分におい
て前記被要求装置に対して情報転送を行なう方法と、前
記複数の要求装置のうちの１つの要求装置から被要求装
置に対して与えられる１転送周期内の転送要求に応答し
て前記被要求装置から要求装置に対して転送すべき情報
の受付信号を出力させかつ前記１転送周期の終了後に該
要求装置が要求すグる情報を転送するための準備が被要
求装置においてなされたあとで該被要求装置から前記要
求装置に対して情報転送を行なう方法とのどちらか一方
を選択するようにしたことを特徴とする。
データ転送要求のために要求装置から被要求装置にバス
サイクルちに等しい期間バス使用要求信号を送出すると
ともにこのバスサイクルを２とは別のバスサイクルちで
該バス使用要求信号４に対する確認信号６お５よび転送
データ２を前記要求装置から要求装置に送る方式をとつ
ている。しカルながら、一つのバスサイクルの後半で要
求したデータを取込む第１の方式では処理速度の早い装
置に対しては有効であるが処理速度の遅い応答装置が応
答する場合には応答ができるまで待たされ、このため、
バスサイクルが長くなるという欠点がある。これに対し
て第２の方式で初めのサイクルで要求装置のアドレスを
出力し、これを受取つた被要求装置では、データが用意
できると、新たにバスサイクルを起動し、先の要求装置
にデータを送つているため、処理速度が遅れてもバスサ
イクルを占有することがない。しかしながら、被要求装
置の処理速度が早い場合でも一語の転送に２バスサイク
ルかかり、応答を受取る時間が一定時間（２バスサイク
ル）より短かくならないという欠点がある。本発明の目
的は応答装置の応答速度に応じて要求装置の転送方式を
選択できるようにしたバス制御方式を提供することにあ
る。本発明の方式は、共通バスに接続され前記共通バス
を介して情報転送を要求する複数の要求装置と要求され
た情報を転送する被要求装置とを有し前記共通バスを時
分割で使用するシステムにおけるバス制御方式において
、前記各要求装置は、 前記共通バスの使用を要求する使用要求手段と、自要求
装置が前記複数の要求装置の中で最上位の優先順位を有
しているか否かを検出する検出手段と、この検出手段の
検出結果に応答して前記バスの使用許可を示す信号を出
力する使用許可手段と、この使用許可手段からの使用許
可信号に応答して前記バスの使用を表示する使用表示手
段とを具備し、前記複数の要求装置のうちの１つの要求
装置から被要求装置に対して与えられる１転送周期内の
転送要求に応答して前記１転送周期内の後半部分におい
て前記被要求装置に対して情報転送を行なう方法と、前
記複数の要求装置のうちの１つの要求装置から被要求装
置に対して与えられる１転送周期内の転送要求に応答し
て前記被要求装置から要求装置に対して転送すべき情報
の受付信号を出力させかつ前記１転送周期の終了後に該
要求装置が要求すグる情報を転送するための準備が被要
求装置においてなされたあとで該被要求装置から前記要
求装置に対して情報転送を行なう方法とのどちらか一方
を選択するようにしたことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第３図は本発明の一実施例のうち、特に要求装置側の制
御回路を示す図てある。第３図に示す制御回路は共通バ
ス５００に接続され、バス要求状態記憶回路１３、リー
ドデータラッチ回路１牡アドレス比較回路５０、バス制
御回路９０、ゲート４１，４２，４３，５１，５２，５
３，５４，５５および７０から構成されている。
御回路を示す図てある。第３図に示す制御回路は共通バ
ス５００に接続され、バス要求状態記憶回路１３、リー
ドデータラッチ回路１牡アドレス比較回路５０、バス制
御回路９０、ゲート４１，４２，４３，５１，５２，５
３，５４，５５および７０から構成されている。
前記共通バス５００はアドレス信号１，デ９−タ信号２
、バス状態信号３、バス使用要求信号牡データ有効信号
５、確認信号６、インターロック信号８、およびバス割
当信号９から構成されている。前記バス制御回路９０は
バスの使用を希望するとき発生するセットパルス９０１
により起７動され、バス使用要求信号４をゲート１７を
介して発生するとともに、バス割当信号９により自装置
より優先順位の高いどの上位装置もバスの使用要求を出
力していない状態を検出たとき、データ有効信号５をゲ
ート１６を介して発生し、被要求ノ装置からの確認信号
６によりデータ有効信号５をリセットして１つのバスサ
イクルを終了する回路である。上記動作において、デー
タ有効信号５に対し被要求装置からインターロック信号
８が返送された場合、確認信号がゲート２２，５３およ
び５２を介してストローブ信号５２１としてリードデー
タラッチ回路１４に供給され、データ信号線上のデータ
が被要求装置からの転送データとして格納される。また
、データ有効信号５に対し被要求装置からインターロッ
ク信号８が返されなかつた場合、信号線５１１および５
０１は論理゜゜０゛にされストローブ信号５２１が論理
“１゛にならずに１つのバスサイクルが終了する。次に
、被要求装置から本制御回路にデータが転送され、アド
レス比較回路５０が本回路に対する要求であることを認
識し、一致信号５０１がセットされるとゲート１９，５
４および５２を介してデータ有効信号がストローブ信号
５２１としてリードデータラッチ回路１４に供給される
。このリードデータラッチ回路１４は、データ信号線上
のデータ２を被要求装置からの転送データとしてラッチ
する。第４図は本発明の一実施例に用いる被要求装置の
構成を示す図である。本実施例の制御回路は共通バス５
００に接続され、バス要求状態記憶回路１３、アドレス
比較回路５０、バス制御回路９０、フリップフロップ２
０，２５および８０およびゲート２１，４１，４２，４
３，５６，５８，５９，６０，６１，６２，および６３
から構成されている。本回路は要求装置からのアドレス
情報がアドレス比較回路５０に供給され、本回路に対す
る要求であることを認識することによリセットされる一
致信号５０１と、ゲート１８、遅延線、ゲート６１を介
して供給されるバス使用要求信号とがゲート５７により
論理積がとれらる。この論理積結果は遅延線およびゲー
ト５６を介し確認信号６として要求装置に返送される。
この時、データ転送が可能であり、データ転送可能信号
２０１が供給されている場合、データ出力許可フリップ
フロップ２０がセットされ、信号２０２が出力されるた
め、転送許可信号５７１が供給されたときインターロッ
クフリップフロップ２５がセットされ、ゲート２１を介
してインターロック信号８が出力される。これとともに
、転送許可信号５７１が与えられている間、ゲート４２
を介して要求装置に対し、転送すべきデータが出力され
る。要求装置からのデータ転送要求に対しデータ転送が
不能であり、データ転送可能信号２０１が供給されてい
ない場合、データ出力許可フリップフロップ２０はリセ
ットされたままとなり、信号２０２が出力されないため
、転送許可信号５７１が与えられても、インターロック
フリップフロップ２５はリセット状態であり、確認信号
６の出力時にインターロック信号８は出力しない。しか
し、転送許可信号５７１の供給により、転送要求表示フ
リップフロップ８０がセットされるため、信号８０１が
出力される。次に、データが準備されたデータ転送が可
能となると、データ転送可能信号２０１が与えられ、デ
ータ出力許可フリップフロップ２０がセットされ、信号
２０２が出力される。ところで、インターロックフリッ
プフロップ２５はリセットされたままであるため、ゲー
ト６０を介した信号６０１は与えられている。したがつ
て、信号２０２はゲート６３を介て、セットパルス９０
１としてバス制御回路９０に出力され、バス制御回路を
起動するとともに、データ有効信号５の出力時に、ゲー
ト４２を介して要求装置に対し、転送すべきデータが送
出される。次にこの動作をバス上の信号のタイミングを
用いて説明する。
、バス状態信号３、バス使用要求信号牡データ有効信号
５、確認信号６、インターロック信号８、およびバス割
当信号９から構成されている。前記バス制御回路９０は
バスの使用を希望するとき発生するセットパルス９０１
により起７動され、バス使用要求信号４をゲート１７を
介して発生するとともに、バス割当信号９により自装置
より優先順位の高いどの上位装置もバスの使用要求を出
力していない状態を検出たとき、データ有効信号５をゲ
ート１６を介して発生し、被要求ノ装置からの確認信号
６によりデータ有効信号５をリセットして１つのバスサ
イクルを終了する回路である。上記動作において、デー
タ有効信号５に対し被要求装置からインターロック信号
８が返送された場合、確認信号がゲート２２，５３およ
び５２を介してストローブ信号５２１としてリードデー
タラッチ回路１４に供給され、データ信号線上のデータ
が被要求装置からの転送データとして格納される。また
、データ有効信号５に対し被要求装置からインターロッ
ク信号８が返されなかつた場合、信号線５１１および５
０１は論理゜゜０゛にされストローブ信号５２１が論理
“１゛にならずに１つのバスサイクルが終了する。次に
、被要求装置から本制御回路にデータが転送され、アド
レス比較回路５０が本回路に対する要求であることを認
識し、一致信号５０１がセットされるとゲート１９，５
４および５２を介してデータ有効信号がストローブ信号
５２１としてリードデータラッチ回路１４に供給される
。このリードデータラッチ回路１４は、データ信号線上
のデータ２を被要求装置からの転送データとしてラッチ
する。第４図は本発明の一実施例に用いる被要求装置の
構成を示す図である。本実施例の制御回路は共通バス５
００に接続され、バス要求状態記憶回路１３、アドレス
比較回路５０、バス制御回路９０、フリップフロップ２
０，２５および８０およびゲート２１，４１，４２，４
３，５６，５８，５９，６０，６１，６２，および６３
から構成されている。本回路は要求装置からのアドレス
情報がアドレス比較回路５０に供給され、本回路に対す
る要求であることを認識することによリセットされる一
致信号５０１と、ゲート１８、遅延線、ゲート６１を介
して供給されるバス使用要求信号とがゲート５７により
論理積がとれらる。この論理積結果は遅延線およびゲー
ト５６を介し確認信号６として要求装置に返送される。
この時、データ転送が可能であり、データ転送可能信号
２０１が供給されている場合、データ出力許可フリップ
フロップ２０がセットされ、信号２０２が出力されるた
め、転送許可信号５７１が供給されたときインターロッ
クフリップフロップ２５がセットされ、ゲート２１を介
してインターロック信号８が出力される。これとともに
、転送許可信号５７１が与えられている間、ゲート４２
を介して要求装置に対し、転送すべきデータが出力され
る。要求装置からのデータ転送要求に対しデータ転送が
不能であり、データ転送可能信号２０１が供給されてい
ない場合、データ出力許可フリップフロップ２０はリセ
ットされたままとなり、信号２０２が出力されないため
、転送許可信号５７１が与えられても、インターロック
フリップフロップ２５はリセット状態であり、確認信号
６の出力時にインターロック信号８は出力しない。しか
し、転送許可信号５７１の供給により、転送要求表示フ
リップフロップ８０がセットされるため、信号８０１が
出力される。次に、データが準備されたデータ転送が可
能となると、データ転送可能信号２０１が与えられ、デ
ータ出力許可フリップフロップ２０がセットされ、信号
２０２が出力される。ところで、インターロックフリッ
プフロップ２５はリセットされたままであるため、ゲー
ト６０を介した信号６０１は与えられている。したがつ
て、信号２０２はゲート６３を介て、セットパルス９０
１としてバス制御回路９０に出力され、バス制御回路を
起動するとともに、データ有効信号５の出力時に、ゲー
ト４２を介して要求装置に対し、転送すべきデータが送
出される。次にこの動作をバス上の信号のタイミングを
用いて説明する。
第５図は本発明方式において２つのバスサイクル、すな
わち要求サイクルと応答サイクルを使用する場合を示し
ている。要求装置がバス使用要求信号４を論理゜“１゛
にすると、優先順位のいちばん高い要求装置がデータ有
効信号５とともにアドレスとデータとを出力する。これ
を受取つた被要求装置はバス確認信号６を出力しこれを
受取つた要求装置はバスに出力した情報を終端する。応
答サイクルも同一の手順で行われる。第６図は本発明を
インターロック方式に適用したときのデータ転送のバス
制御を示す図である。要求装置がバス使用要求信号４を
論理゛１゛にすると、優先順位のいちばん高い要求装置
がデータ有効信号５とともにアドレス１とデータ２とを
出力する。被要求装置はインターロック動作不能のとき
第５図の動作になり、インターロック動作可能なときイ
ンターロック確認信号８を論理゛１゛にして応答する。
これを受取つた要求装置はバス要求信号４とアドレス１
およびデータ２の送出を終端し、被要求装置からのデー
タ２の受付に備える。ｂ点以降、被要求装置からのデー
タ２が出力され、データの受付信号として確認信号８が
出力される。これにより要求装置はデータ有効信号５を
終端し、バスサイクルを終了する。本発明には、応答装
置の応答速度が早い場合にも遅い場合にもバスを効率的
に使用することが可能となるという効果がある。
わち要求サイクルと応答サイクルを使用する場合を示し
ている。要求装置がバス使用要求信号４を論理゜“１゛
にすると、優先順位のいちばん高い要求装置がデータ有
効信号５とともにアドレスとデータとを出力する。これ
を受取つた被要求装置はバス確認信号６を出力しこれを
受取つた要求装置はバスに出力した情報を終端する。応
答サイクルも同一の手順で行われる。第６図は本発明を
インターロック方式に適用したときのデータ転送のバス
制御を示す図である。要求装置がバス使用要求信号４を
論理゛１゛にすると、優先順位のいちばん高い要求装置
がデータ有効信号５とともにアドレス１とデータ２とを
出力する。被要求装置はインターロック動作不能のとき
第５図の動作になり、インターロック動作可能なときイ
ンターロック確認信号８を論理゛１゛にして応答する。
これを受取つた要求装置はバス要求信号４とアドレス１
およびデータ２の送出を終端し、被要求装置からのデー
タ２の受付に備える。ｂ点以降、被要求装置からのデー
タ２が出力され、データの受付信号として確認信号８が
出力される。これにより要求装置はデータ有効信号５を
終端し、バスサイクルを終了する。本発明には、応答装
置の応答速度が早い場合にも遅い場合にもバスを効率的
に使用することが可能となるという効果がある。
第１図および第２図は従来の共通バス制御方式′を説明
するための図、第３図、第４図は本発明の一実施例を示
す図および第５図および第６図は本発明の実施例の動作
を説明するための図である。
するための図、第３図、第４図は本発明の一実施例を示
す図および第５図および第６図は本発明の実施例の動作
を説明するための図である。
Claims (1)
- １ 共通バスとこの共通バスに接続され前記共通バスを
介して情報転送を要求する複数の要求装置と要求された
情報を転送する被要求装置とを有し前記共通バスを時分
割で使用するシステムにおけるバス制御方式において、
前記各要求装置は、前記共通バスの使用を要求する使用
要求手段と、自要求装置が前記複数の要求装置の中で最
上位の優先順位を有しているか否かを検出する検出手段
と、この検出手段の検出結果に応答して前記バスの使用
許可を示す信号を出力する使用許可手段と、この使用許
可手段からの使用許可信号に応答して前記バスの使用を
表示する使用表示手段とを具備し、前記複数の要求装置
のうちの１つの要求装置から被要求装置に対して与えら
れる１転送周期内の転送要求に応答して前記１転送周期
内の後半部分において前記被要求装置から要求装置に対
して情報転送を行なう方法と、前記複数の要求装置のう
ちの１つの要求装置から被要求装置に対して与えられる
１転送周期内の転送要求に応答して前記被要求装置から
要求装置に対して転送すべき情報の受付信号を出力させ
かつ前記１転送周期の終了後に該要求装置が要求する情
報を転送するための準備が被要求装置においてなされた
あとで該被要求装置から前記要求装置に対して情報転送
を行なう方法とのどちらか一方を選択するようにしたこ
とを特徴とするバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14977180A JPS6047630B2 (ja) | 1980-10-24 | 1980-10-24 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14977180A JPS6047630B2 (ja) | 1980-10-24 | 1980-10-24 | バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5773438A JPS5773438A (en) | 1982-05-08 |
| JPS6047630B2 true JPS6047630B2 (ja) | 1985-10-22 |
Family
ID=15482368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14977180A Expired JPS6047630B2 (ja) | 1980-10-24 | 1980-10-24 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047630B2 (ja) |
-
1980
- 1980-10-24 JP JP14977180A patent/JPS6047630B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5773438A (en) | 1982-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990B1 (en) | Dynamic bus arbitration | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US4016541A (en) | Memory unit for connection to central processor unit and interconnecting bus | |
| US4570220A (en) | High speed parallel bus and data transfer method | |
| US4807109A (en) | High speed synchronous/asynchronous local bus and data transfer method | |
| US4999769A (en) | System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US5699516A (en) | Method and apparatus for implementing a in-order termination bus protocol within a data processing system | |
| US5345562A (en) | Data bus arbitration for split transaction computer bus | |
| JPS60186956A (ja) | デジタルデ−タ処理システムの入／出力部のためのバツフア装置 | |
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| JPH0277863A (ja) | バス制御方式 | |
| JPS595935B2 (ja) | デイジタルシヨリソウチ | |
| JPS5921048B2 (ja) | 多重取出しバス・サイクル操作を与えるシステム | |
| US5255373A (en) | Decreasing average time to access a computer bus by eliminating arbitration delay when the bus is idle | |
| JPS6047630B2 (ja) | バス制御方式 | |
| KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
| JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
| JP2634583B2 (ja) | データ転送方法 | |
| GB2234372A (en) | Mass memory device | |
| KR950005802B1 (ko) | Vme버스의 dtb용 데이타 전송 장치 | |
| KR0170742B1 (ko) | 엠버스를 이용한 데이터 전송 방법 | |
| JPH08180027A (ja) | 調停回路 | |
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPH02211571A (ja) | 情報処理装置 |