JPS604432B2 - frequency signal voltage signal converter - Google Patents

frequency signal voltage signal converter

Info

Publication number
JPS604432B2
JPS604432B2 JP50156201A JP15620175A JPS604432B2 JP S604432 B2 JPS604432 B2 JP S604432B2 JP 50156201 A JP50156201 A JP 50156201A JP 15620175 A JP15620175 A JP 15620175A JP S604432 B2 JPS604432 B2 JP S604432B2
Authority
JP
Japan
Prior art keywords
circuit
signal
voltage
frequency signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50156201A
Other languages
Japanese (ja)
Other versions
JPS5279973A (en
Inventor
彰 須見
一造 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP50156201A priority Critical patent/JPS604432B2/en
Publication of JPS5279973A publication Critical patent/JPS5279973A/en
Publication of JPS604432B2 publication Critical patent/JPS604432B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は周波数信号をこれに対応した大きさの電圧信号
に変換する周波数信号電圧信号変換器に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency signal to voltage signal converter that converts a frequency signal into a voltage signal of a corresponding magnitude.

従来、この種の装置として、入力周波数信号を一定のパ
ルス幅のパルス信号に変換する単安定マルチパイプレー
タと平滑回路との組合せ回路が一般に使用されている。
Conventionally, as this type of device, a combination circuit of a monostable multipipulator and a smoothing circuit that converts an input frequency signal into a pulse signal with a constant pulse width has been generally used.

しかしながら、このような従来装置においては回路構成
が複雑となるうえに一定であるべきパルス幅が温度の影
響を受けるために変換誤差が生ずる欠点があった。本発
明は、このような従来装置の欠点をなくするとともに、
消費電力の少ないこの種の変換器を実現しようとするも
のである。
However, such conventional devices have the disadvantage that the circuit configuration is complicated and that conversion errors occur because the pulse width, which should be constant, is affected by temperature. The present invention eliminates the drawbacks of such conventional devices, and
The aim is to realize this type of converter with low power consumption.

第1図は本発明の基本回路を示すブロック図である。FIG. 1 is a block diagram showing the basic circuit of the present invention.

図において、1は被変換周波数信号が印加される入力端
子、2は抵抗R,とコンデンサC,とで構成された時定
数回路で、C.・R,で決まる時定数は特に入力周波数
信号のパルス幅に対して十分4・さく選定するものとす
る。3はェクスクルースイブオア(E比lusiveO
R)回路(以下ExOR回路と呼ぶ)で、一方の入力端
に入力周波数信号が、他方の入力端に時定数回路2の出
力信号がそれぞれ印加される。
In the figure, 1 is an input terminal to which a frequency signal to be converted is applied; 2 is a time constant circuit composed of a resistor R and a capacitor C; C. - The time constant determined by R should be selected to be sufficiently smaller than the pulse width of the input frequency signal. 3 is Exlusive O
R) circuit (hereinafter referred to as an ExOR circuit), an input frequency signal is applied to one input terminal, and an output signal of the time constant circuit 2 is applied to the other input terminal.

4はExOR回路の出力信号を平浴し、入力周波数信号
に対応した電圧信号を得る平滑回路、5は出力端子であ
る。
4 is a smoothing circuit which receives the output signal of the ExOR circuit and obtains a voltage signal corresponding to the input frequency signal, and 5 is an output terminal.

このように構成した回路の動作を次に第2図を参照しな
がら説明する。
The operation of the circuit constructed in this manner will now be described with reference to FIG.

いま、第2図イに示すような高さVs、パルス幅tのパ
ルス信号が入力端子1に印加されたとすると、ExOR
回路3の一方の入力端にはこれがそのまま印加され、他
方の入力端には、第2図口に示すようにC.・R,の時
定数で立上がり、同じ時定数で立下がる遅れをもったパ
ルス信号が印加される。ExOR回路3は2つの入力端
に印加される信号の状態がい1″,い0″あるいは”0
″,い1″のとき、、1″を出力し、、1″,ぃ1″あ
るいは、、0″,”0″のとき、、o″を出力とするも
ので、ExOR回路3の、、1″,い0〆の判別を行う
スレッシュホールド電圧を第2図口におけるETとすれ
ば、出力信号は第2図ハに示す通り2個のパルス信号と
なる。すなわち、時定数回路2の出力が零からETに達
するまでの間らと、VsからETになるまでの間りこお
いてパルス信号が出力され、このパルス信号の周波数は
入力周波数の2倍となる。平滑回路4は第2図ハに示さ
れるExOR回路3の出力パルスを平浴し、第2図二に
示すような入力周波数に対応した直流電圧を得る。ここ
で、第1図に示す回路における温度変化による影響を考
察する。
Now, if a pulse signal of height Vs and pulse width t as shown in Fig. 2A is applied to input terminal 1, ExOR
This is applied as is to one input terminal of the circuit 3, and the C. - A delayed pulse signal is applied that rises with a time constant of R and falls with the same time constant. The ExOR circuit 3 determines whether the states of the signals applied to the two input terminals are 1'', 0'' or 0.
When ``, i1'', 1'' is output, and when 1'', i1'' or 0'', 0'', o'' is output. If the threshold voltage for determining 1'' and 0 is set to ET in Figure 2, the output signal will be two pulse signals as shown in Figure 2C. That is, a pulse signal is output during the time period from when the output of the time constant circuit 2 reaches ET from zero, and from Vs to ET, and the frequency of this pulse signal is twice the input frequency. . The smoothing circuit 4 receives the output pulse of the ExOR circuit 3 shown in FIG. 2C, and obtains a DC voltage corresponding to the input frequency as shown in FIG. 2B. Here, the influence of temperature changes on the circuit shown in FIG. 1 will be considered.

この回路において、時定数回路2の回路定数および平滑
回路4の回路定数等は温度変化に対して無視するものと
すれば、温度変化は主としてExOR回路3のスレツシ
ュホールド電圧ETの変化をひき起こす。いま、常温付
近におけるスレッシュホールド電圧をE’、入力端に与
えられるパルス信号の高さを示す電圧をVsとすると「
これらと得られる2個のパルス信号の時間幅t,,t
2との関係は、それぞれ{1}式および【2}式で示す
ことができる。−tl VSく・−e C.R,)=ET (1)t2
■Vs e C,R,=ET ただし、C,,R,は時定数回路2の時定数‘1)式お
よび{2}式から、パルス信号の時間幅ら,t2はそれ
ぞれ糊式および‘4}式で示すことができる。
In this circuit, if the circuit constants of the time constant circuit 2 and the smoothing circuit 4 are ignored with respect to temperature changes, temperature changes mainly cause changes in the threshold voltage ET of the ExOR circuit 3. . Now, if the threshold voltage near room temperature is E', and the voltage indicating the height of the pulse signal applied to the input terminal is Vs, then
These and the time widths t,,t of the two pulse signals obtained
2 can be shown by the {1} formula and the [2} formula, respectively. -tl VSku・-e C. R, )=ET (1) t2
■Vs e C,R,=ET However, C,,R, is the time constant of time constant circuit 2 From equation '1) and equation {2}, the time width of the pulse signal, t2 is the glue equation and '4, respectively. }It can be shown by the formula.

*t・=−CIR
・log(1−崇)‘3’t2=−c,R,10為
【4’ 平滑回路4を介して得られる直流電圧Voは、ExOR
回路3で得られた2個のパルス信号の面積の和(第2図
′、の斜線部分の和に対応)、すなわちパルスの高さを
一定とすれば時間幅t,とt2の和に対応する。
*t・=−CIR
・log(1-su)'3't2=-c,R,10
[4' The DC voltage Vo obtained through the smoothing circuit 4 is
The sum of the areas of the two pulse signals obtained in circuit 3 (corresponds to the sum of the shaded areas in Figure 2'), that is, if the pulse height is constant, corresponds to the sum of time widths t and t2. do.

したがって、平滑回路4を介して得られる直流電圧Vo
は{5)式で代表される。V。=t,十t2=−C.R
.logET。
Therefore, the DC voltage Vo obtained through the smoothing circuit 4
is represented by the formula {5). V. =t, tent2=-C. R
.. logET.

崇字ET) ‘5}ここで、温度が常温から△T変化
し、これによってExOR回路のスレツシュホールド電
圧が△ET減少し、ET−△ETになったとすると「得
られる2個のパルス信号のパルス幅ら,,t2,は‘6
}式、{7〕式で示される。t,.=−C.R.log
(・−E三ラ手三) 【61t2.=−C.R.・0g
ET−V舎ET ‘71また、平滑回路4を介
して得られる直流電圧Vo,は‘8}式で代表される。
V。
ET) '5} Here, if the temperature changes by △T from room temperature and the threshold voltage of the ExOR circuit decreases by △ET and becomes ET - △ET, then the two pulse signals obtained are The pulse width et al., t2, is '6
} expression, {7] expression. t,. =-C. R. log
(・-E three hands three) [61t2. =-C. R.・0g
ET-Vsha ET '71 Furthermore, the DC voltage Vo obtained through the smoothing circuit 4 is represented by the formula '8}.
V.

,=t,.十t2,=−C,R,ー。,=t,. 10t2,=-C,R,-.

gET−△ET)Ws−ET+△ET)Vs2=・C,
RJ。
gET-△ET) Ws-ET+△ET) Vs2=・C,
R.J.

gETWs−ET)+(が,−Vs)△E,−(△E,
アVs2‘5)式および(8〕式において、ET=1′
2Vsとすると、これらの式はそれぞれ糊式および皿式
で示される。
gETWs-ET)+(but,-Vs)△E,-(△E,
In equations (5) and (8), ET=1'
Assuming 2Vs, these equations are expressed as a glue equation and a dish equation, respectively.

V。V.

=tl+t2:−CIRI10g量 ■V〇,=t
,.十t2,:−C・R・log{貴一帯)2} 胤 10において、ET2/Vs2は十分小さい値となるの
で、これを無視すれば、10は〔9}式と同一となる。
=tl+t2:-CIRI10g amount ■V〇,=t
、. 10t2, :-C・R・log{Kiichibe)2} In seed 10, ET2/Vs2 becomes a sufficiently small value, so if this is ignored, 10 becomes the same as the formula [9}.

すなわち、平滑回路4を介して得られる直流電圧は温度
変化による影響をほとんど受けない。第3図は以上の動
作を概念的に説明した波形図である。第3図イにおいて
、スレッシュホールド電圧ETが△ETだけ低下すると
、第3図ハに示すように第1番目のパルス信号の時間幅
ら,が第3図口に示す時間幅L‘こ比べて小さくなり、
第2番目のパルス信号の時間幅t2,が第3図口に示す
時間幅t2に比べて大きくなる。従って、第1番目のパ
ルス信号と第2番目のパルス信号の時間幅の和t・・+
ら,は、t,十t2とほぼ同じ値に維持される。スレッ
シュホールド電圧が△ET だけ大きくなつた場合にも
、第3図二に示すように第1番目のパルス信号の時間幅
t,2は大きくなり、第2番目のパルス信号の時間幅ら
2は小さくなるが、両パルス信号の時間幅の和t,2十
上22はt,十t2とほぼ同じ値に維持されるのである
。なお、C−MOSで構成されたBxOR回路は、常温
付近においてそのスレッシュホールド電圧が与えられる
信号電圧の1′2になるという特徴を有しているので、
これを本発明に係る回路に使用すれば、本発明による作
用効果を容易に達成できるものである。
That is, the DC voltage obtained via the smoothing circuit 4 is hardly affected by temperature changes. FIG. 3 is a waveform diagram conceptually explaining the above operation. In Figure 3A, when the threshold voltage ET decreases by △ET, the time width of the first pulse signal, as shown in Figure 3C, becomes smaller than the time width L' shown in Figure 3A. becomes smaller,
The time width t2 of the second pulse signal is larger than the time width t2 shown at the beginning of FIG. Therefore, the sum of the time widths of the first pulse signal and the second pulse signal t...+
are maintained at approximately the same value as t and t2. Even when the threshold voltage increases by △ET, the time width t,2 of the first pulse signal increases, and the time width t,2 of the second pulse signal increases, as shown in FIG. Although it becomes smaller, the sum of the time widths of both pulse signals, t, 20, 22, is maintained at approximately the same value as t, 10, t2. Note that the BxOR circuit composed of C-MOS has the characteristic that its threshold voltage is 1'2 of the applied signal voltage at around room temperature.
If this is used in the circuit according to the present invention, the effects of the present invention can be easily achieved.

第4図および第5図は本発明の他の実施例を示すブロッ
ク図である。
FIGS. 4 and 5 are block diagrams showing other embodiments of the present invention.

いずれの実施例ともExOR回路3の入力端に与えられ
るパルス信号の高さ(振幅)を一定な値にそろえるため
の回路をExOR回路3のそれぞれの入力端に付加した
ものである。すなわち、第4図実施例は、一方の入力端
に一定電圧Vsが与えられたアンドゲート回路61およ
び71をExOR回路3の入力端にそれぞれ付加したも
のである。また、第5図実施例は、一方の入力端が共通
ラインに接続されたオア回路81および91を付加した
ものである。以上説明したように本発明によれば、抵抗
とコンデンサとで構成される時定数回路と、ExOR回
路および平滑回路を主要な回路要素とするもので、全体
回路構成が簡単でかつ消費電力が少なく、しかも温度の
影響をほとんど受けない周波数信号電圧信号変換器が実
現できる。
In each of the embodiments, a circuit is added to each input terminal of the ExOR circuit 3 for adjusting the height (amplitude) of the pulse signal applied to the input terminal of the ExOR circuit 3 to a constant value. That is, in the embodiment shown in FIG. 4, AND gate circuits 61 and 71 each having one input terminal supplied with a constant voltage Vs are added to the input terminal of the ExOR circuit 3. Further, the embodiment shown in FIG. 5 includes OR circuits 81 and 91 whose one input end is connected to a common line. As explained above, according to the present invention, the main circuit elements are a time constant circuit composed of a resistor and a capacitor, an ExOR circuit, and a smoothing circuit, and the overall circuit configuration is simple and consumes little power. Moreover, it is possible to realize a frequency signal/voltage signal converter that is almost unaffected by temperature.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本回路を示すブロック図、第2図は
第1図回路の動作を説明するための波形図、第3図は第
1図回路における温度変化による影響を説明するための
波形図、第4図および第5図は本発明の他の実施例を示
すブロック図である。 1・・・・・・入力端子、2・・・・・・時定数回路、
3・・…・ェクスクルースィブオア回路、4……平滑回
路、5…・・・出力端子。 弟′図 第2図 弟3図 弟4図 多J図
Figure 1 is a block diagram showing the basic circuit of the present invention, Figure 2 is a waveform diagram to explain the operation of the circuit in Figure 1, and Figure 3 is a waveform diagram to explain the influence of temperature changes on the circuit in Figure 1. The waveform diagram, FIGS. 4 and 5 are block diagrams showing other embodiments of the present invention. 1...Input terminal, 2...Time constant circuit,
3... Exclusive OR circuit, 4... Smoothing circuit, 5... Output terminal. Younger brother' figure 2 younger brother 3 figure younger brother 4 figure multiple J figure

Claims (1)

【特許請求の範囲】[Claims] 1 抵抗とコンデンサとで構成され被変換周波数信号を
入力とする時定数回路と、前記被変換周波数信号を一方
の入力とするとともに前記時定数回路の出力信号を他方
の入力とし、与えられる入力信号電圧のほぼ1/2付近
にスレツシユホールド電圧が存在するC−MOSで構成
されたエクスクルースイブオア回路を含む論理回路と、
この論理回路の出力信号を平滑し前記周波数信号に対応
した電圧信号を得る平滑回路とで構成された周波数信号
電圧信号変換器。
1. A time constant circuit that is composed of a resistor and a capacitor and receives the frequency signal to be converted as an input, and has the frequency signal to be converted as one input and the output signal of the time constant circuit as the other input, and an input signal that is given. a logic circuit including an exclude-or circuit made of C-MOS in which a threshold voltage exists near approximately 1/2 of the voltage;
A frequency signal voltage signal converter comprising a smoothing circuit that smooths the output signal of the logic circuit and obtains a voltage signal corresponding to the frequency signal.
JP50156201A 1975-12-25 1975-12-25 frequency signal voltage signal converter Expired JPS604432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50156201A JPS604432B2 (en) 1975-12-25 1975-12-25 frequency signal voltage signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50156201A JPS604432B2 (en) 1975-12-25 1975-12-25 frequency signal voltage signal converter

Publications (2)

Publication Number Publication Date
JPS5279973A JPS5279973A (en) 1977-07-05
JPS604432B2 true JPS604432B2 (en) 1985-02-04

Family

ID=15622566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50156201A Expired JPS604432B2 (en) 1975-12-25 1975-12-25 frequency signal voltage signal converter

Country Status (1)

Country Link
JP (1) JPS604432B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161260A (en) * 1978-06-09 1979-12-20 Sanyo Electric Co Ltd Fm demodulation circuit

Also Published As

Publication number Publication date
JPS5279973A (en) 1977-07-05

Similar Documents

Publication Publication Date Title
GB1267493A (en) Digital counter controlled pacer
JPS604432B2 (en) frequency signal voltage signal converter
JPH0155762B2 (en)
US4507570A (en) Resettable one shot circuit having noise rejection
JPS5815905Y2 (en) Peak level diaphragm couch
GB1401482A (en) Electrical circuitry for providing a measure of frequency of a cyclically-varying input signal
JP2757457B2 (en) Electrocardiogram R-wave detection circuit
JPH0583007B2 (en)
JPS645387Y2 (en)
JPS6225750Y2 (en)
JPS6027965Y2 (en) Meter drive circuit
JP2671343B2 (en) Capacity measuring device
JPS5839419Y2 (en) current reset circuit
JPH0256112A (en) Frequency multiplier circuit
JPH0545988Y2 (en)
JPH047915A (en) D/a converter
JPS58122300U (en) Analog hold circuit
JPS61145923A (en) Read circuit of signal from magnetic recording disc device
JPS62209370A (en) Cycle measuring apparatus
JPS58214924A (en) Integrated circuit element
JPS63261172A (en) Frequency detecting circuit
JPS61164556U (en)
JPS5863225A (en) Voltage-pulse width converter
JPS59143419A (en) Semiconductor integrating circuit
JPS61128623A (en) Minute signal waveform shaping circuit