JPS6043716B2

JPS6043716B2 - 直交変換符号化回路

Info

Publication number: JPS6043716B2
Application number: JP51118061A
Authority: JP
Inventors: 哲郎花岡; 邦彦本谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1976-09-30
Filing date: 1976-09-30
Publication date: 1985-09-30
Also published as: JPS5342661A

Description

【発明の詳細な説明】この発明は、直交変換符号化伝送方式に用いる直交変換
符号化回路に関するものである。

テレビジョン信号の電力分布を統計的にみると、高域周
波数成分が少ない。

そこで、高域周波数成分に使用するビット数を減少させ
ることにより、帯域圧縮を行なおうという考え方がある
。この一例に時間軸領域を周波数領域に変換する手段と
してアダマール変換を用いる方法がある。例えば８次の
アダマール変換は次式のように表現できる。れ、れ。

ここで、〔ｘ、、ん、・・・海〕は時系列上の８点を
標本化した値、〔ＩＨ〕はアダマール変換行列、〔れ、
、れ。

、・・・れ８〕はアダマール変換により周波数領域へ変
換された８次のシーケンスである。このシーケンスを圧
縮した一例を第１図に示す。この場合には平均４．５ビ
ットで伝送できることになる。今、シーケンスれ、を５
ビットに直線的に圧縮する場合を例として説明を行なう
（れ、〜れ、の場合でも同様である）。従来は量子化ス
テップを１とすると、第２図ａのように下位５ビット、
ｂ８、、ｋｇ。、・・・ゝ、を伝送していた。また場合
によつては、量子化ステップを２、４、８とすると、そ
れぞれ第２図ｂ、ｃ、ｄに示すように（Ｙ）８２、ｂｇ
、、・・・ｂ８６）、（ｂ８３９Ｙ）８４９・・・ｂ８
７）９（玩４、ｂｌ、・・・ｂ８８）を伝送する場合も
ある。この方法では、量子化ステップの量によつて伝送
５ビットの領域は変化するが、それは当初の設定のまま
固定であり、入力信号の変化に対応していなかつた。し
カル実際は、シーケンスれ８の分布は、画像の種類によ
り異なると考えられる。したがつて、伝送する５ビット
をｂ、、、ｂ、Ｏ、・・・ｂ、、と固定した場合、シー
ケンスれ、の値が大きくなつて下位５ビットからオーバ
ーフローしても、下位５ビットしか伝送しないため、再
生信号に歪を生じる欠点がある。すなわち、オーバーフ
ローする確率がわずかの場合は画面上でそれほど目立た
ないが、オーバーフローする確率が大きくなると画面劣
化が目立つことになる。

したがつて、この発明の目的は、入力信号の大きさに応
じて、伝送する各シーケンスのビット位置を切換えて送
ることにより、その振幅領域を変化させて歪の少ない画
像を再生する直交変換符号化回路を提供することである
。

この発明は、各シーケンスにおいて、一定期間内におけ
るオーバーフローの回数およびアンダーフローの回数を
検出し、その回数が一定値以上になれば、伝送するビッ
ト数はかえずに伝送領域を広げたり狭めたりすることに
より、入力信号に応じた歪の少ない画像を伝送するもの
である。

例えば第３図ａに示すように、最初下位５ビット貼，Ｂ
８２，・・・Ｂ８５で伝送を行なつていたとする。今特
殊な画像によソー定期間内でのオーバーフローの回数が
あるしきい値以上であれば、量子化ステップを２に切り
かえて第３図ｂのようにＢ８．，ｂ８３，・・・Ｂ８６
の５ビットを伝送する。そして同様につぎの一定期間内
においてもＢ８２，煽。，・・・Ｂ８６の５ビットよリ
オーバーフローする回数およびアンダーフローする回数
を調べる。そして、オーバーフローする回数がしきい値
以上であれば、第３図Ｃのように量子化ステップを４と
し■３，ｂ８４，・・・恥の５ビットを伝送する（第３
図ｃ参照）。また、アンダーフローの回数があるしきい
値以上ならば、量子化ステップを１に切りかえ第３図ｄ
のようにＹ）８１，ｂＢ２，・・・■５の５ビットを伝
送する。そして、オーバーフローの回数とアンダーフロ
ーの回数がしきい値以下であれば、量子化ステップは切
．り換えず、前の期間と同じＢ８。〜Ｂ８６を伝送する
。このように量子化ステップを切り換えた後にオーバー
フローおよびアンダーフローを検出し、その結果に基づ
いてつぎの一定期間の量子化ステップを決定していく。
第４図はこの発明の一実施例のブロック図であり、への
シーケンスを５ビットで伝送する例についてその５ビッ
トを（Ｂ８ｌ，ｂ８。

，・・・Ｂ８５），（■２，ｂ８３９５１ｂ８６）９（
Ｂ８３９ｂ８４９８Ｏｂｇ７）９（Ｂ８４９ｂ８５９ｂ
Ｂ８）の４段階に切り換えて伝送する場合について説明
する（Ｂｉｊ（７）ｉはシーケンス番号、、ｊはビット
の位置を示すサフイツクスである）。第４図の入力端子
４Ａに加えられたビデオ信号は、Ａ／Ｄ変換器４０１で
８ビットに符合化した後、アダマール変換回路４０２で
アダマール変換を行なう。

そして、アダマール変換により得られたシーケンスへの
データは、回路４０３によつて入力信号のオーバーフロ
ーおよびアンダーフロー゛を検出し、この情報を用いて
量子化のステップを切り換えて伝送し、同時に、量子化
ステップを示すモード指示信号を作成する。この発明の
要部である回路４０３を第５図に示す。以下の例におい
ては一定期間として一水平映像期間（以下１Ｈ期間と略
す）とした場合について説明を行なう。回路４０３は、
シフト●レジスタ５０１：出力用ラッチ５０２：オーバ
ーフロー検出回路５０３，５０６，５０８：アンダーフ
ロー検出回路５０４，５０５，５０７，５０９，５１１
，５１２およびオーバーフローかアンダーフローの情報
をうけてシフト・パルスを作成するための２個のシフト
・レジスタ５１０，５１３および量子化ステップを示す
ためのモード指示信号作成回路５１４，５１５より構成
されている。第５図の各端子５Ａ〜５Ｈにはアダマール
変換出力シーケンスＨ８の各ビットＢ８８〜Ｂ８ｌの出
力が供給され、並列入出力およびシフト．レフトの機能
をもつたシフト・レジスタ５０１にロードされる（ロー
ドのタイミングは第７図Ｃ参照、ロードされた時のレジ
スタ５０１の内容は第６図ａ参照）。

そして、ＩＨ前の期間のオーバーフローおよびアンダー
フローの情報により決定された量子化ステップに切り換
えるために左方向にシフトされる。今、出力Ｂ８ｌ，・
・・Ｂ８５が貼，・・・貼である時の例を示す。この時
のシフト・パルスは２個となる（第７図ｄ参照）。処理
に用いるタイミング・パルスは、Ａ／Ｄ変換器のサンプ
リング・クロック（第７図ａ参照）およびアダマール変
換終了信号（ブロック・パルス、第７図ｂ参照）および
水平同期信号（第８図ａ参照）より作成される。８次の
アダマール変換処理を行なつているので、Ｉブロック間
には８個のサンプリング●クロックが存在する。

したがつて１ブロック内の最初のクロックのタイミング
で（第７図ｃ参照）、シフト・レジスタ５０１にシーケ
ンス出力をロードし、２番目からのパルスのタイミング
でシフトを行ない（第７図ｄ参照、この例では２回シフ
トを行なう場合を示している）、シフト処理終了後のク
ロック●タイミング（第７図ｅ参照）でラッチ５０２か
ら端子５１〜５Ｊを通して出力する。このロードおよび
シフトのためのパルスは回路５１０，５１３を用いて作
成する。この送り出しと同時にオーバーフローおよびア
ンダーフローの検出を行なう。

オーバーフローの場合は、シフトされた下位５ビット（
この例では貼，Ｂ８４，・・・Ｂｇ７）より上位にＲｌ
Ｊが立つこと（この例では貼＝ＲｌＪ）に対応する（第
６図ｃ参照）。したがつてレジスタ５００の６，７，８
番目のビット位置の出力をオア回路５０３を通し上位３
ビットのどれか一つでもＲｌＪであればオーバーフロー
と判定し、オア回路５０３の出力はＲＬとなる。アンダ
ーフローの場合は、シフトされた下位５ビット（この例
ではＢ８３，■４，恥）の中の５ビット目（この例では
Ｂ８７）がＲＯＪであり、さらに上位のビットもＲＯＪ
（この例ではＢ８８）であることに対応する（第６図ｄ
参照）。したがつて、レジスタ５０１の５，６，７，８
番目のビット位置の出力をオア回路５０４を通しさらに
インバータ５０５を通して、上位４ビットともＲＯＪで
あればアンダーフローと判定し、インバータ５０５の出
力はｒ１ョとなる。このオーバーフローおよびアンダー
フローの情報は、端子５ｂより供給されるパルス（デー
タ送出用のパルスと同タイミングでよい。

第７図ｅ参照）とアンド回路５０６，５０７でゲートさ
れ、それぞれカウンタ５０８，５０９のクロック端子に
入る。このカウンタ５０８，５０９はＩＨ毎に端子５ｃ
より入る水平同期信号（第８図ａ参照）によりゼロにク
リアされる。オーバーフローの回数があるしきい値以上
になつたという信号（この例ではカウンタ５０８のキャ
リー出力がｒ１ョのとき（波形図の例は第８図ｂ参照）
、タイミング・パルスを作成するためのシフト・レジス
タ５１０（このシフト・レジスタは、パラレル入出力，
シリアル入出力，シフト●ライト，シフト・レフトの動
作ができるものとする）のシフト・レフト端子（ＳＬ端
子とする）に入る。

同様に、アンダーフローの回数があるしきい値以上とい
う信号（この例ではカウンタ５０９のキャリー出力がＲ
ｌＪのとき）（波形図の例は第８図ｃ参照）はカウンタ
５０９のシフト●ライト端子（ＳＲ端子とする）に入る
。このシフト・レジスタ５１０は端子５ｅより入る垂直
同期信号によつて、Ａ，Ｂ，Ｃ，Ｄ，Ｅの値すなわち、
ＲＯｊｒＯｊｒＯ」９ｒ０ｊｒ１」をＱＡ″ＱＥとして
読みこむ。シフト●レジスタ５１０はシフト●ライト、
シフト◆レフトの端子の信号に対応して端子５ｄよりの
パルス（１Ｈパルス、第８図ａ参照）に同期してシフト
またはロードを行なう。このシフト・レジスタ５１０の
動作を示すために第９図を用いる。今ｎ番目の水平映像
期間のレジスタの内容が（イ），０，１，１，１）であ
る場合の例を示す。ｎ番目の水平映像期間において、カ
ウンタ５０８，５０９の出力がともにＲＯＪすなわちオ
ーバーフローおよびアンダーフローがあるしきい値以下
しかおこらない時には、ｎ＋１番目の水平映像期間の（
ＱＡ・・・ＱＥ）の出力は（０，０，１，１，１）とな
る（第９図ａ参照）。カウンタ５０８の出力がｒ１ョ、
カウンタ５０９の出力がＲＯＪの時すなわちオーバーフ
ローの回数がしきい値以上の時は（ＱＡ・・・ＱＯ）＝
（０，１，１，１１）となり（第９図Ｃ参照）、カウン
タ５０８の出力ニＲＯ、カウンタ５０９の出力がＲｌＪ
の時即ち、アンダーフローの回数がしきい値以上の時は
（ＱＡ・・・ＱＥ）＝（イ），０，０，１，１）となる
（第９図ｂ参照）。ｎ番目の水平映像期間の時の（ＱＡ
・・・Ｑ６）＝（イ），０，０，０，１）で、かつカウ
ンタ５０８の出力がＲＯ．ｊ．カウンタ５０９の出力が
ＲｌＪである時はｎ＋１番目の水平映像期間の出力（Ｑ
Ａ・・・ＱＥ）は（０，０，・・０）となつてしまうが
、これを防ぐために、（ＱＡ・・・ＱＯ）が０の時は、
カウンタ５０の出力をＲＯＪにしてカウンタ５１０のＳ
Ｒ端子に入るようにし、（ＱＡ・・・ＱＥ）＝（イ），
０，０，０，１）とする。このためにオア回路５１２お
よびアンド回路５１１を用いる。ＱＡ・・・ＱＥの出力
はシフト・レジスタ５１３（パラレル入力，シリアル出
・力の機能を有する）のＡ″・・・Ｅ″の値に導く。こ
のデータはロード端子５ｇより入るアダマール変換終了
パルス（第７図ｂ参照）により、１ブロック（即ち８サ
ンプリング・クロックの期間）毎にロードされる。そし
てクロック端子５ｈからのサンプリング・クロックパル
ス（第７図ａ参照）によりシリアルに読み出される。そ
してＱＥ″の端子からは、ロード●パルス，シフト●パ
ルスの順で出てくる（第７図ｆ参照、この例は２回シフ
トを行なう場合である）。ＱＢ″の出力はシフト・レジ
スタ５０１に入る。このシフトレジスタ５０１の端子５
ｋには、ロードおよびシフトを切り換えるためのモード
・コントロール信号が供給される（第７図ｇ参照）。ま
た、シフト・レジスタ５１０のＳＲ端子，ＳＬ端子の信
号は、これを伝送するモードの切り換え信号Ｍ８．，ｎ
ｌ８ｌとし、さらに水平帰線期間中のパルス（端子５１
より供給、波形は第８図ｅ参照）とアンド回路５１４，
５１５を用いてゲートし、モード指示信号Ｍ８２，Ｍ８
ｌとして、受信側に送る（第８図Ｆ，ｇ参照）。以上説
明したように、伝送すべきビットを決定し、かつその位
置を示すモード指示信号を作成して伝送する。この場合
はへのシーケンスについて説明を行なつたが、ｈ１〜Ｈ
７のシーケンスについても同様である。つぎに、このよ
うに符合化した信号を復号するための回路を第１０図に
用いて説明する。

第１０図において、伝送された５ビットの信号Ｂ８ｌ，
Ｂ８２，・・・Ｂ８５は量子化ステップ復号回路１００
１に、モード指示信号Ｍ８ｌ，Ｍ８２は伝送モード復号
回路１００２に加えられる。そして伝送モード復号回路
１００２の出力に従い、Ｂ８ｌ，Ｂ８２，・・・八，の
５ビットの信号は送信側での対応する位置に切り換えら
れ、レジスタ１００３に入る。このようにして復号され
たアダマール・シーケンスＨ８は同．様にして得られる
ｈ１〜Ｈ７のシーケンスとともにアダマール逆変換回路
１００４でアダマール逆変換を行なう。逆変換回路１０
０４の出力をＤ／Ａ変換器１０５に導くことにより、ア
ナログ．ビデオ信号が得られる。以上のように、この発
明によれば、水平映像期間中のアダマール変換信号のオ
ーバーフローおよびアンダーフローの回数を検出し、伝
送シーケンスのビットの位置を多段にわたつて切り換え
ることにより、歪の少ない画像を伝送することができ・
る。

画像の種類によつては、初期に設定した伝送ビットでは
、オーバーフローして画質劣化をおこすから、この発明
の効果は大きい。また、一定期間内のオーバーフローお
よびアンダーフローの回数を計数して伝送ビットを切り
換え、伝送モード指示信号を例えば水平帰線期間に挿入
することにより、この方式を簡単に実現できる。また、
量子化ステップが一度に４ステップ以上切り換える方式
では、水平映像期間毎に信号のレベルが急変するので、
画質の劣化を生じやすい。しかし本方式では、量子化ス
テップは常に２ステップしか変化ノしないので、はるか
に良質の画像が得られる。この点については、計算機を
用いたシミュレーションより判明している。なお、オー
バーフローの判定を行なう回路は上位ビット総てにカウ
ンタを用いる方法があるが、本方式は量子化ステップの
切り換えを２としていることにより、１個のカウンタを
用いるだけで判定を行なえるので構成が非常に簡単にな
る。

【図面の簡単な説明】

第１図は直交変換を行なつた各シーケンスのビットを圧
縮した例を示す図、第２図は量子化ステップと伝送すべ
きビットの位置との関係を示す図、第３図はオーバーフ
ローの回数またはアンダーフローの回数があるしきい値
以上になつた時の伝送すべきビットの位置の関係を示す
図、第４図はこの発明の一実施例の全体のブロック図、
第５図は第４図における要部回路の詳細図、第６図はオ
ーバーフローおよびアンダーフローの検出方法について
の説明図、第７図は第５図を説明するための波形図（サ
ンプリング●クロック●パルス関係のものを示す）、第
８図は第５図を説明するための波形図（水平同期信号関
係を示す）、第９図は第５図のシフト・レジスタ５１０
の出力とカウンタ５０８，５０９の出力との関係を示す
図、第１０図は第４図の回路の伝送信号を復号するため
の復号化回路全体のブロック図である。５０１・・・・・シフト・レジスタ、５０２・・・・・
・出力用ラッチ、５０３，５０４・・・・・・オア回路
、５０５・・・・インバータ、５０６，５０７・・・・
・アンド回路、５０８，５０９・・・・カウンタ、５１
１・・・・・・アンド回路、５１２・・・・・・オア回
路、５１０，５１３・・・・シフトレジスタ、５１４．
，５１５・・・・・・アンド回路。

Claims

【特許請求の範囲】

直交変換して得た各シーケンスを一つ前の一定期間の
情報を用いて伝送すべき位置までシフトさせるためのシ
フト・レジスタと、シフトを行なつた後に前記シフト・
レジスタの内容がオーバーフローしているか否かを判定
してその回数が一定期間中にあるしきい値以上であるこ
とを検出するためのオーバーフロー検出回路と、シフト
を行なつた後に前記シフト・レジスタの内容がアンダー
フローしているか否かを判定してその回数が一定期間中
にあるしきい値以上であることを検出するためのアンダ
ーフロー検出回路と、前記オーバーフロー検出回路およ
びアンダーフロー検出回路の出力に基づいてつぎの一定
期間に前記シフト・レジスタの内容をシフトさせるため
のシシフト・パルスを作成する回路と、前記オーバーフ
ロー検出回路およびアンダーフロー検出回路の出力をモ
ード指示信号に変換するコーダとを備えた直交変換符号
化回路。