JPS6040031B2 - Image display method - Google Patents
Image display methodInfo
- Publication number
- JPS6040031B2 JPS6040031B2 JP52050561A JP5056177A JPS6040031B2 JP S6040031 B2 JPS6040031 B2 JP S6040031B2 JP 52050561 A JP52050561 A JP 52050561A JP 5056177 A JP5056177 A JP 5056177A JP S6040031 B2 JPS6040031 B2 JP S6040031B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory bank
- image information
- scaler
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は画像表示方式に係り、特にディジタルメモリに
書き込んだ画像情報群の中から、任意の画像を、スケー
ラおよびマスクを使用することにより、少なくとも1の
テレビモニ外こ表示する様にしたものに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display method, and in particular to displaying an arbitrary image from a group of image information written in a digital memory on at least one television monitor by using a scaler and a mask. Concerning what you have chosen to do.
一般に、ディジタルメモ川こ多数の画像情報を記憶させ
、これを制御回路からのアドレス信号により選択的に取
り出し、これを各個別に配したテレビモニ外こ送って画
像再生を行なう様にしたものが知られている。In general, digital memos are known to store a large amount of image information, selectively take out this information using address signals from a control circuit, and send it to each individual TV monitor for image reproduction. It is being
第1図はかかる従来の一例を示すもので、1は計算機、
2はメモリバンクであり、これらの間で画像データの交
換が行なわれる。また、メモリバンク2の出力側には希
望する画像情報数に対応するD−A変換器3a乃至3n
およびこれらに個別的に対応する複数のテレビモニタ4
a乃至4nが次々と接続され、且つ別途配置した制御部
5から上記〆モリバンク2に対して画像情報を転送する
行先のアドレス信号が供給される様になっている。また
、上記制御部5からはテレビモニタのフレームまたはフ
ィールド信号に同期する同期信号が供給され、画像の切
り換えを円滑に行なう様になっている。しかし、この様
な画像表示装置によれば、計算機1によって書き込まれ
た多数枚の画像情報は、それぞれ独立したD−A変換器
3a乃至3nおよびテレビモニ夕4a乃至4nを用意す
る必要があり、装置全体の大型化、高価格化を免れるこ
とができない。FIG. 1 shows an example of such a conventional example, where 1 is a computer;
2 is a memory bank, and image data is exchanged between these memory banks. Further, on the output side of the memory bank 2, D-A converters 3a to 3n corresponding to the desired number of image information are provided.
and multiple TV monitors 4 that individually correspond to these
A to 4n are connected one after another, and an address signal of a destination to which image information is to be transferred is supplied from a separately arranged control section 5 to the final memory bank 2. Further, a synchronizing signal synchronized with the frame or field signal of the television monitor is supplied from the control section 5, so that image switching can be performed smoothly. However, according to such an image display device, it is necessary to prepare independent D-A converters 3a to 3n and television monitors 4a to 4n, respectively, to receive image information written on a large number of images by the computer 1. The overall size and price cannot be avoided.
尤も、上記のメモリバンク2の出力信号またはD−A変
換器3a乃至3nの出力信号をスイッチにより手動にて
任意に切り換え、D−A変換器3a乃至3nおよびテレ
ビモータ4a乃至4nの幾つか、またはテレビモニタ4
a乃至4nの中の幾つかを省略し、それら高価な諸装置
の節約を図ることが考えられる。ところが、上記の様な
構成によっても、メモリバンク2のいずれかの領域がテ
レビモニタ4a乃至4nのいずれかのものに表示される
という、それぞれ独立的な関係であるため、特定の画像
を希望するいずれかのテレビモニ外こ表示せんとする場
合、たとえその画像情報がメモリバンク中に存在したと
しても、そのテレビモニタ4a乃至4nの上託し、ずれ
かに対応するメモリバンク2中の表示領域に転送しなお
す必要があった。このため画像の転送処理等に要する計
算機時間が増大し速応性を欠如する結果となった。また
、既述の様に画像情報信号の出力を手動で切り換える作
業は煩雑であり、時間的ロスが避けられないばかりか、
勤画の表示が行なえない。更に、画像の濃淡レベルも各
画像ごとに固定されるので、例えば濃度8ビットで2フ
レームのメモリバンクを濃度1ビットで16フレームと
して使う様なことができないという欠点があった。本発
明はこの様な従釆の諸欠点をことごとく払拭した新規な
技術を提案するものであり、従って本発明の目的とする
ところは、メモリバンク中に書き込まれた複数の画像情
報群より希望する情報だけを選択的に取り出し、これを
任意に選んだ濃度でテレビモニタに表示する様になし、
従釆における様な画像転送操作およびこれに要する転送
時間を節約しうる新規な画像表示方式を提供するにある
。また、本発明の目的とするところは、上記〆モリバン
ク中に書き込まれている画像群を計算機の指令により容
易こ動画として表示することができる様にした新規な画
像表示方式を提供するにある。Of course, the output signal of the memory bank 2 or the output signal of the D-A converters 3a to 3n can be arbitrarily switched manually using a switch, and some of the D-A converters 3a to 3n and the TV motors 4a to 4n, or TV monitor 4
It is conceivable to omit some of a to 4n to save on these expensive devices. However, even with the above configuration, since any area of the memory bank 2 is displayed on any one of the TV monitors 4a to 4n, which are independent of each other, if a specific image is desired. When displaying outside of any of the TV monitors, even if the image information exists in the memory bank, it is transferred to the display area in the memory bank 2 corresponding to that TV monitor 4a to 4n. I needed to redo it. As a result, the computer time required for image transfer processing, etc. increases, resulting in a lack of quick response. In addition, as mentioned above, manually switching the output of the image information signal is complicated, and not only is time loss unavoidable, but
Unable to display work pictures. Furthermore, since the gray level of the image is also fixed for each image, there is a drawback that, for example, a memory bank of 2 frames with 8-bit density cannot be used as 16 frames with 1-bit density. The present invention proposes a new technology that completely eliminates the various drawbacks of the conventional system, and therefore, the purpose of the present invention is to provide a method for obtaining desired information from a plurality of image information groups written in a memory bank. It selectively extracts only information and displays it on a TV monitor at an arbitrarily selected density.
It is an object of the present invention to provide a new image display method that can save image transfer operations and the transfer time required therefor. Another object of the present invention is to provide a new image display method that allows a group of images written in the above-mentioned closing bank to be easily displayed as a moving image by instructions from a computer.
次に、本発明の実施例を図面について具体的に説明する
。Next, embodiments of the present invention will be specifically described with reference to the drawings.
第2図は本発明にかかる画像表示方式を実現するブロッ
ク回路図で、6は計算機、7は画素数がN×N、深さM
ビットのメモリバンク、8は計算機6の出力によって制
御されるスケーラで、計算機6から供給されるスケール
値(シフトするビット数)により入力されるディジタル
信号をそのまま最上位桁に向ってシフトさせて出力する
ものである。FIG. 2 is a block circuit diagram for realizing the image display method according to the present invention, where 6 is a computer, 7 is a number of pixels of N×N, and a depth of M.
Bit memory bank 8 is a scaler controlled by the output of the computer 6, which shifts the input digital signal as it is toward the most significant digit according to the scale value (number of bits to be shifted) supplied from the computer 6 and outputs it. It is something to do.
第3図はこのスケーラ8の機能を図表的に表わしたもの
であり、スケーラはメモリバンク7の深さに相当する桁
数のレジスタ、即ち最上位桁から最下位桁までMビット
のレジスタからなり、各桁毎の上記〆モリバンク7の出
力b乃至bMが供給される様になっている。そして計算
機によって指定されるスケール値が0〜M−1に対応し
て、各出力は最初b,、b2……・・・、bMとなるの
に対して、順次出力はQ、b3…・・・、0、次にb3
、Q、広………0というようにメモリの内容が1桁ずつ
右にずれて出力されることとなり、従って、この出力の
順次変化する画像情報をテレビモニタで再生することに
依って、勤画効果が得られる。また、スケーラ8の各桁
に対応する出力にはマスク9が接続される。マスク9は
、少なくとも表示すべき画像の濃度を表わすビット数の
最大値に相当する個数の論理積回路からなり、計算機6
によって指示されたマスク値により表示すべきビットを
指定し、マスクすべきビットを0に、表示したいビット
を1として、入力されたディジタル信号との論理積をと
って、続くD−A変換器10に出力する様に動作するも
のである。また、このD−A変換器10の出力側にはテ
レビモニタ11が接続されている。FIG. 3 diagrammatically represents the function of the scaler 8. The scaler consists of registers with a number of digits corresponding to the depth of the memory bank 7, that is, M-bit registers from the most significant digit to the least significant digit. , the outputs b to bM of the final memory bank 7 for each digit are supplied. Then, corresponding to the scale value specified by the computer from 0 to M-1, each output is initially b,, b2..., bM, while the sequential outputs are Q, b3...・, 0, then b3
, Q, Wide......0, the contents of the memory are output shifted to the right one digit at a time. Therefore, by playing back the sequentially changing image information of this output on a TV monitor, A picture effect can be obtained. Further, a mask 9 is connected to the output of the scaler 8 corresponding to each digit. The mask 9 is composed of AND circuits whose number corresponds to at least the maximum value of the number of bits representing the density of the image to be displayed, and
The bit to be displayed is specified by the mask value specified by , the bit to be masked is set to 0, the bit to be displayed is set to 1, and the logical product with the input digital signal is taken, and the following DA converter 10 It operates in such a way that it outputs to . Further, a television monitor 11 is connected to the output side of this DA converter 10.
12は別途配設した制御部で、上記〆モリバンク7に対
し画像情報を供給する行先のアドレス信号を供給すると
ともに、テレビモニタ1 1にも同期信号を供給する様
になっている。Reference numeral 12 denotes a separately arranged control section, which supplies an address signal of a destination for supplying image information to the above-mentioned closing bank 7, and also supplies a synchronization signal to the television monitor 11.
いま、計算機6とメモリバンク7との間には画像データ
の交換があり、画像処理が行なわれて表示すべき複数の
画像情報がメモリバンク7中に記憶されている。Currently, image data is exchanged between the computer 6 and the memory bank 7, and a plurality of pieces of image information to be displayed after image processing are stored in the memory bank 7.
そして画像をテレビモニタ11で表示するためには、上
記制御部12よりメモリアドレス信号をメモリバンク7
に供給して、必要な画像情報を指定する。そしてそのア
ドレス信号の内容であるディジタル出力を、計算機6の
制御下に置かれたスケーラ8およびマスク9を通して、
D−A変換器1川こ供給し、ここで所要の画像信号をア
ナログ量に変換し、テレビモニタ11において画像を表
示する様になる。尚、テレビモニタ11には制御部12
より同期信号が供給され、これとD−A変換器出力との
間で複合映像信号を形成する様になっている。この場合
に於いて、スケーラ8は上言己電算機から供給されるス
ケール値に相当する送りパルスにより、メモリバンク7
より出力されるディジタル信号を最上位桁に向って、ス
ケール値だけ1桁ずつシフトさせて、上記マスク9の出
力する。そして、このマスク9では上記計算機1により
指定したマスク値に応じて、上記の如く1桁ずつシフト
されたスケーラ出力との論理積をとり、D−A変換器1
0‘こ出力する。ここで、メモリバンク7の深さMを1
6ビットとした場合についてみると、画像の濃度を8ビ
ットとすると、メモリバンク7には原画と処理画という
様に2フレームが記憶できる。そして、マスク9の各ビ
ットをすべて1となし、スケーラ8のスケール値を0ま
たは8に指定することにより、そのままの原画と新しい
画像とを任意に表示できる。従って、従来の様にメモリ
バンクの表示領域へいちいち転送しなおす必要がなく、
転送時間が節約できる。尚、スケーラ8を最上位桁の次
に最下位桁という様な循環型でシフタで構成することも
できる。また、画像の濃度と1ビット(線画などの場合
)とすると、メモリバンク7には16フレームの記憶が
可能であり、マスク9の最上位桁のビットーを1として
残りを0とすると、スケーラ8のスケール値を0〜M−
1まで任意に指定することにより、任意の画像情報を取
り出すことができる。In order to display the image on the television monitor 11, the control section 12 sends a memory address signal to the memory bank 7.
to specify the required image information. Then, the digital output, which is the content of the address signal, is passed through a scaler 8 and a mask 9 placed under the control of the computer 6.
A D-A converter is supplied, which converts the required image signal into an analog signal, and displays the image on the television monitor 11. Note that the television monitor 11 includes a control section 12.
A synchronizing signal is supplied from the DA converter, and a composite video signal is formed between this signal and the output of the DA converter. In this case, the scaler 8 sends the memory bank 7 by a sending pulse corresponding to the scale value supplied from the computer.
The digital signal output from the mask 9 is output from the mask 9 by shifting the scale value one digit at a time toward the most significant digit. Then, in this mask 9, a logical AND is performed with the scaler output shifted one digit at a time as described above according to the mask value designated by the computer 1, and the DA converter 1
Outputs 0'. Here, the depth M of the memory bank 7 is 1
In the case of 6 bits, if the image density is 8 bits, the memory bank 7 can store two frames, an original image and a processed image. Then, by setting all bits of the mask 9 to 1 and specifying the scale value of the scaler 8 to 0 or 8, the original image as it is and the new image can be displayed as desired. Therefore, there is no need to retransfer data to the display area of the memory bank each time as in the past.
Transfer time can be saved. Incidentally, the scaler 8 can also be constituted by a shifter in a circular manner such that the most significant digit is followed by the least significant digit. Also, assuming that the density of the image is equal to 1 bit (for line drawings, etc.), the memory bank 7 can store 16 frames, and if the most significant bit of the mask 9 is set to 1 and the rest are 0, then the scaler 8 scale value from 0 to M-
By arbitrarily specifying up to 1, any image information can be extracted.
更に、上記スケール値を計算機により一定時間ごとに順
に変えることにより、一連の画像を一定のスピードをも
った動画として得られることができる。更に加えて、上
記スケーラ8、マスク9、D−A変換器の一連の回路を
3系統用意し、メモリバンク7中の任意の領域を利用す
ることによって、R、G、Bの色情号を画像信号ととも
に同時に再生し、カラー画像表示が簡単に行うことがで
きる。尚メモリバンク7とスケーラ8との間に深さ8ビ
ット程度の画像切換器をおくことにより、スケーラ8を
8ビットとすることができ、回路構成を簡素化できる。
また、スケーラ8として循環型シフタを使用することも
任意である。以上説明したように本発明によれば、従来
の作成する画像情報の濃度等が予め一義的に設定された
論理回路を多数備えたものの如く、表示しようとする画
像の濃度等に対応する論理回路がない場合に、議論理回
路そのものを交換、あるいは増設するなどして変更する
必要がなく、即ちハードウェアを変更することなく、ス
ケール値及びマスク値を変更することにより、表示する
画像情報及びその濃度を任意に設定することができ、容
易に各種の画像情報を表示することができ、また、画像
処理の段階でメモリバンク中の未使用のフレームに処理
画を書き込むことができ、従って、メモリバンク中の表
示領域への画像転送の必要がなく、転送時間が節約でき
る。Furthermore, by sequentially changing the scale value using a computer at regular intervals, a series of images can be obtained as a moving image at a constant speed. In addition, by preparing three circuits including the scaler 8, mask 9, and D-A converter, and using any area in the memory bank 7, R, G, and B color codes can be converted into images. It can be played back simultaneously with the signal, making it easy to display color images. By placing an image switch with a depth of about 8 bits between the memory bank 7 and the scaler 8, the scaler 8 can be made into 8 bits, and the circuit configuration can be simplified.
It is also optional to use a cyclic shifter as the scaler 8. As explained above, according to the present invention, a logic circuit corresponding to the density, etc. of an image to be displayed is provided, unlike a conventional logic circuit that includes a large number of logic circuits in which the density, etc. of image information to be created is uniquely set in advance. If the logic circuit itself does not have to be replaced or added, there is no need to change the logic circuit itself, that is, by changing the scale value and mask value without changing the hardware, the image information to be displayed and its Density can be set arbitrarily, various image information can be easily displayed, and processed images can be written to unused frames in the memory bank at the image processing stage. There is no need to transfer images to the display area in the bank, saving transfer time.
また、従来のメモリバンク中に転送されたデータをその
まま切換え表示して勤画を表現するものと異なり、スケ
ール値を変更することにより表示画面の切換えを行なっ
て動画表示できるとともに、マスク値を変更することに
よって濃度の変更を行なうこともでき、勤画の表現をよ
りきめ細かく設定することができる等の利点がある。In addition, unlike conventional methods that display the data transferred to the memory bank by switching and displaying it directly to express the image, by changing the scale value, the display screen can be switched and a video can be displayed, and the mask value can also be changed. By doing so, it is also possible to change the density, which has the advantage of allowing more detailed settings for the expression of the image.
第1図は従来の画像表示方式を示すブロック回路図、第
2図は本発明に係る画像表示方式の一実施例を示すブロ
ック回路図、第3図はスケーラの説明図である。
6・・・・・・計算機、7・・・・・・メモリバンク、
8..・..・スケーラ、9・・・・・・マスク、10
・・・・・・D−A変換器、11……モニタ。
第1図
第2図
第3図FIG. 1 is a block circuit diagram showing a conventional image display method, FIG. 2 is a block circuit diagram showing an embodiment of the image display method according to the present invention, and FIG. 3 is an explanatory diagram of a scaler. 6...Calculator, 7...Memory bank,
8. ..・.. ..・Scala, 9...Mask, 10
......D-A converter, 11...monitor. Figure 1 Figure 2 Figure 3
Claims (1)
群より希望する画像情報を選択的に取り出し、これをデ
ジタル−アナログ変換しテレビモニタに表示する画像表
示方式において、メモリバンクの深さに相当する桁数の
レジスタからなり、メモリバンク内の各画像情報を計算
機から供給されるスケール値に従つてその桁数をシフト
して出力するスケーラと、少なくとも表示すべき画像の
濃度を表わすビツト数の最大値に相当する個数の論理積
回路からなり、前記スケーラの各桁の出力と計算機から
供給されるマスク値との論理積を出力するマスクとを備
え、前記スケール値及びマスク値を変更することにより
表示する画像情報及びその濃度を任意に設定するように
なしたことを特徴とする画線表示方式。 2 メモリバンク中に書き込まれている任意の画像情報
群より希望する画像情報を選択的に取り出し、これをデ
ジタル−アナログ変換しテレビモニタに表示する画像表
示方式において、メモリバンクの深さに相当する桁数の
レジスタからなり、メモリバンク内の各画像情報を計算
機から供給されるスケール値に従つてその桁数をシフト
して出力するスケーラと、少なくとも表示すべき画像の
濃度を表わすビツト数の最大値に相当する個数の論理積
回路からなり、前記スケーラの各桁の出力と計算機から
供給されるマスク値との論理積を出力するマスクとを備
え、前記マスク値を変更することにより表示する画像情
報の濃度を任意に設定するとともに、前記スケール値を
一定の時間間隔で順に変化させることにより、メモリバ
ンク中に書き込まれている画像情報群を動画的にテレビ
モニタに表示するようになしたことを特徴とする画像表
示方式。[Claims] 1. In an image display method that selectively extracts desired image information from a group of arbitrary image information written in a memory bank, converts it from digital to analog, and displays it on a television monitor, It consists of a register with a number of digits corresponding to the depth of the image, and a scaler that shifts and outputs each image information in the memory bank by the number of digits according to the scale value supplied from the computer, and at least the density of the image to be displayed. , and a mask for outputting the logical product of each digit of the output of the scaler and a mask value supplied from a computer; A line display method characterized in that image information to be displayed and its density can be arbitrarily set by changing values. 2 In an image display method that selectively extracts desired image information from a group of arbitrary image information written in a memory bank, converts it from digital to analog, and displays it on a television monitor, the depth corresponds to the depth of the memory bank. A scaler consists of a register with a number of digits, and shifts each image information in the memory bank by the number of digits according to the scale value supplied from the computer, and outputs it, and a maximum number of bits that represents at least the density of the image to be displayed. The image is composed of a number of logical product circuits corresponding to the value, and includes a mask that outputs a logical product of the output of each digit of the scaler and a mask value supplied from a computer, and is displayed by changing the mask value. By arbitrarily setting the density of information and sequentially changing the scale value at regular time intervals, a group of image information written in a memory bank is displayed in a moving image on a television monitor. An image display method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52050561A JPS6040031B2 (en) | 1977-04-30 | 1977-04-30 | Image display method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52050561A JPS6040031B2 (en) | 1977-04-30 | 1977-04-30 | Image display method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53135522A JPS53135522A (en) | 1978-11-27 |
JPS6040031B2 true JPS6040031B2 (en) | 1985-09-09 |
Family
ID=12862410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52050561A Expired JPS6040031B2 (en) | 1977-04-30 | 1977-04-30 | Image display method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6040031B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229629A (en) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | Optical head |
JPH0287336A (en) * | 1988-03-25 | 1990-03-28 | Tosoh Corp | Error detector for optical head |
-
1977
- 1977-04-30 JP JP52050561A patent/JPS6040031B2/en not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229629A (en) * | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | Optical head |
JPH0287336A (en) * | 1988-03-25 | 1990-03-28 | Tosoh Corp | Error detector for optical head |
Also Published As
Publication number | Publication date |
---|---|
JPS53135522A (en) | 1978-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH087567B2 (en) | Image display device | |
JPH02999A (en) | Still picture editing device | |
JPH0832904A (en) | Multipanel display system | |
CA1326536C (en) | Method and apparatus for generating video signals | |
JPH06282612A (en) | Picture and audio processor and picture and audio processing method | |
US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
JPS6040031B2 (en) | Image display method | |
JPH0292170A (en) | Digital superimposing system | |
JPH023511B2 (en) | ||
JPH06343142A (en) | Image display device | |
US3688272A (en) | Visual indication device in which a part of the indicated data can be changed | |
JP3017003B2 (en) | Image processing device | |
JP2005017610A (en) | Device and method for on-screen display | |
JPS58136188A (en) | Magnifying display system for video | |
JP3222907B2 (en) | Image data converter | |
JP2994928B2 (en) | Video printer | |
JP2710314B2 (en) | Road information display control unit | |
JP2567865B2 (en) | Color image mask signal generation circuit | |
JPH0398392A (en) | Video signal processing circuit | |
JPS607486A (en) | Image display | |
JPH0213995A (en) | Image processor | |
JPH07181955A (en) | Composite image display device | |
JPH0236416A (en) | Picture data processor | |
JPH04114195A (en) | Image storing device | |
JPS62171283A (en) | Multi-image circuit for picture signal |