JPS6039952A - デ−タ転送システム - Google Patents
デ−タ転送システムInfo
- Publication number
- JPS6039952A JPS6039952A JP58148041A JP14804183A JPS6039952A JP S6039952 A JPS6039952 A JP S6039952A JP 58148041 A JP58148041 A JP 58148041A JP 14804183 A JP14804183 A JP 14804183A JP S6039952 A JPS6039952 A JP S6039952A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- bit
- address signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ転送システムに関し、特にループ状の
データ転送路によって＃ｉ数のデータ転送装置を接続し
たデータ転送システムのアドレス指定方式に関する。
データ転送路によって＃ｉ数のデータ転送装置を接続し
たデータ転送システムのアドレス指定方式に関する。
従来、この種データ転送システムにおけるアドレス指定
は、予め、各データ転送装置に夫々固有のアドレスを定
めておいて、各データ転送装置は、自装置のアドレス符
号を記憶させたメモリを備えて、送信側から送信された
アドレス信号と上記メモリに記憶した符号とを比較し、
一致した場合に自装置宛のデータであると判定して該デ
ータを取込むという方式が採用されている。
は、予め、各データ転送装置に夫々固有のアドレスを定
めておいて、各データ転送装置は、自装置のアドレス符
号を記憶させたメモリを備えて、送信側から送信された
アドレス信号と上記メモリに記憶した符号とを比較し、
一致した場合に自装置宛のデータであると判定して該デ
ータを取込むという方式が採用されている。
」二連の従来装置は、各データ転送装置ごとに、それぞ
れのアドレス符号を保持するためのメモリおよびアドレ
ス比較手段が必要であり、金物量が増大するという欠点
がある。また、グループ回報通信を行なう場合は、各デ
ータ転送装置は５自装置のアドレス以外に、自己の属す
るグループに共通なアドレスを記憶する必要があり、複
数のグループに属するときは、そのグループの数だけの
アドレス保持手段およびアドレス比較手段が必要となる
ため、金物量が激増し、自由なグループ回報通信が制約
されるという欠点もある。
れのアドレス符号を保持するためのメモリおよびアドレ
ス比較手段が必要であり、金物量が増大するという欠点
がある。また、グループ回報通信を行なう場合は、各デ
ータ転送装置は５自装置のアドレス以外に、自己の属す
るグループに共通なアドレスを記憶する必要があり、複
数のグループに属するときは、そのグループの数だけの
アドレス保持手段およびアドレス比較手段が必要となる
ため、金物量が激増し、自由なグループ回報通信が制約
されるという欠点もある。
本発明の目的は、上述の従来の欠点を解決し、各データ
転送装置に固有のアドレスを設定しないで、任意の２装
置間の通信および自由なグループ回報通信を容易に行う
ことか可能なデータ転送システムを提供することにある
。
転送装置に固有のアドレスを設定しないで、任意の２装
置間の通信および自由なグループ回報通信を容易に行う
ことか可能なデータ転送システムを提供することにある
。
本発明の転送システムは、複数個のデータ転送装置を一
方向のループデータ転送路によって接続したデータ転送
システムにおいて、データ送信時には、複数ビットから
構成されるアドレス信号の１ビット以−４−のビットに
よって１つ以−にの宛先データ転送装置を指疋したアド
レス信号に続いてデータを送出し、各データ転送装置は
、受信アドレス信号を１ヒツトシフトさせて前記ループ
データ転送路に送出するシフＩ・手段と、該シフト手段
によってシフトアウト て自装置宛のデニタか否かを判定する手段とを備えたこ
とを特徴とする。
方向のループデータ転送路によって接続したデータ転送
システムにおいて、データ送信時には、複数ビットから
構成されるアドレス信号の１ビット以−４−のビットに
よって１つ以−にの宛先データ転送装置を指疋したアド
レス信号に続いてデータを送出し、各データ転送装置は
、受信アドレス信号を１ヒツトシフトさせて前記ループ
データ転送路に送出するシフＩ・手段と、該シフト手段
によってシフトアウト て自装置宛のデニタか否かを判定する手段とを備えたこ
とを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、５個のデータ転送装置Ａ−Ｅがノσ（プデー
タ転送路りによってループ状に接続されている。第２図
は、上記データ転送システムで使用されるデータ形式の
−・例を示す図であり、１デ一タ転送単位の開始および
終了を示すための８ビツト長のフラグＦの間に、８ヒツ
トで構成されるアドレス信号Ａ，指令信号Ｃおよびｏｆ
変長のデータ信号りが配列されている。各データ転送装
置ニは、上記形式のビットシリアルな信号が人力され、
１ビツト時間遅延されて前記ループデータ転送路に出力
される。その際、ア）・レス信号Ａに対しては、２ビツ
ト時間遅延させ、フラグＦの最終ビットｆ７とアドレス
信号Ａの最初のヒツトａＯとの間に生ずる１ビツトの空
白には、２進値” ｏ ”が挿入される。また、アドレ
ス信号Ａの最後のビットａ７は、前記データ転送路には
出力されない。すなわち、各データ転送装置によって、
アドレス信号Ａが１ビツトずつシフトされ、最終ビット
ａ７は、シフトアウトビットとなる。そして、各データ
転送装置は、このシフトアウトビットａ７の２進値の論
理が′ｌ“か０″かによって自装置宛のデータか否かを
判定する。
タ転送路りによってループ状に接続されている。第２図
は、上記データ転送システムで使用されるデータ形式の
−・例を示す図であり、１デ一タ転送単位の開始および
終了を示すための８ビツト長のフラグＦの間に、８ヒツ
トで構成されるアドレス信号Ａ，指令信号Ｃおよびｏｆ
変長のデータ信号りが配列されている。各データ転送装
置ニは、上記形式のビットシリアルな信号が人力され、
１ビツト時間遅延されて前記ループデータ転送路に出力
される。その際、ア）・レス信号Ａに対しては、２ビツ
ト時間遅延させ、フラグＦの最終ビットｆ７とアドレス
信号Ａの最初のヒツトａＯとの間に生ずる１ビツトの空
白には、２進値” ｏ ”が挿入される。また、アドレ
ス信号Ａの最後のビットａ７は、前記データ転送路には
出力されない。すなわち、各データ転送装置によって、
アドレス信号Ａが１ビツトずつシフトされ、最終ビット
ａ７は、シフトアウトビットとなる。そして、各データ
転送装置は、このシフトアウトビットａ７の２進値の論
理が′ｌ“か０″かによって自装置宛のデータか否かを
判定する。
第３図は、上記実施例のデータ転送装置の詳細を示すブ
ロック図である。すなわち、ループデータ転送路からの
人力信号線１１に接続された遅延回路ｌ，２，解読器３
，受信データレジスタ４と、遅延回路１の出力１２と遅
延回路２の出力１３と２進値゛０°′とを入力して、前
記解読器３の出力１４によって選択出力する選択回路６
と、送信データレジスタ５と、選択回路６の出力１７と
送信データレジスタ５の出力１８を入力して、アント回
路８の出力２２によってＩ択出力する選択回路７と、ア
ンド回路８と、データ処理回路９とから構成されている
。遅延回路ｌは、入力データを１ヒツＩ・時間遅延して
出力し、遅延回路２は、入力データを２ビツト時間遅延
して出力する遅延回路である。受信データレジスタ４は
、入力データをｌビット単位に直列に入力する８ビツト
のシフＩ・レジスタであり、送信データレジスタ５は、
１ピツ）・単位にデータを直列に出力する８ビット長の
ジフトレジスタである。解読器３は、８ヒツト長のレジ
スタと、８ビツト時間までのビット時間をカウントでき
るカウンタとを内臓し、入力信号線１１のデータを監視
して、開始／終了フラグの検出およびアドレスの解析等
を行なう回路である。
ロック図である。すなわち、ループデータ転送路からの
人力信号線１１に接続された遅延回路ｌ，２，解読器３
，受信データレジスタ４と、遅延回路１の出力１２と遅
延回路２の出力１３と２進値゛０°′とを入力して、前
記解読器３の出力１４によって選択出力する選択回路６
と、送信データレジスタ５と、選択回路６の出力１７と
送信データレジスタ５の出力１８を入力して、アント回
路８の出力２２によってＩ択出力する選択回路７と、ア
ンド回路８と、データ処理回路９とから構成されている
。遅延回路ｌは、入力データを１ヒツＩ・時間遅延して
出力し、遅延回路２は、入力データを２ビツト時間遅延
して出力する遅延回路である。受信データレジスタ４は
、入力データをｌビット単位に直列に入力する８ビツト
のシフＩ・レジスタであり、送信データレジスタ５は、
１ピツ）・単位にデータを直列に出力する８ビット長の
ジフトレジスタである。解読器３は、８ヒツト長のレジ
スタと、８ビツト時間までのビット時間をカウントでき
るカウンタとを内臓し、入力信号線１１のデータを監視
して、開始／終了フラグの検出およびアドレスの解析等
を行なう回路である。
次に本実施例の動作について説明する。まず、解読器３
は、人力信号線１１からの入力データを監視しており、
有効データか入力していないとき、すなわち、開始フラ
グを検出していないときは、制御信号１４によって選択
回路６に遅延回路１の出力１２を選択するように指示し
ている。また、データ処理回路９からの送信要求２１が
ないときは、アンド回路８の出力は“０″であり、逆捩
回路７は、選択回路６の出力１７を選択している。そし
て、第２図に示すようなデータか入力すると、開始フラ
グＦの第７ビツトｆ７が人力し、開始フラグの検出が終
了するタイミングｔ３までは、入力信号線１１から入力
した信号は１ビツト時間遅延されて２３から出力される
。解読器３は、開始フラグの検出が終了した次のタイミ
ングｔ４では、制御信号１４によって選択回路６に２進
（ｌｆｉ ” Ｏ”を選択するように指示し、タイミン
グｔ５からｔｌｌまでの７ヒツト時間中は、遅延回路２
の出力１３を選択するように指示し、タイミングｔ１２
以降は再び遅延回路１の出力１２を選択するように指示
する。従って、ｆｆ１４１ｆｆｌ（ａ）に示すような人
力信号は、同図（ｂ）に示すような出力信号となって選
択回路７を介して出力信号線２３へ送出される。本実施
例においては、遅延回路１．２．解読器３および選択回
路６等で、受信アドレス信号を１ヒツトシフトさせて送
出するシフト手段を構成している。アドレス信号Ａの第
７ビツトａ７は、シフ）・アウトされて出力信号線２３
へは出力されない。
は、人力信号線１１からの入力データを監視しており、
有効データか入力していないとき、すなわち、開始フラ
グを検出していないときは、制御信号１４によって選択
回路６に遅延回路１の出力１２を選択するように指示し
ている。また、データ処理回路９からの送信要求２１が
ないときは、アンド回路８の出力は“０″であり、逆捩
回路７は、選択回路６の出力１７を選択している。そし
て、第２図に示すようなデータか入力すると、開始フラ
グＦの第７ビツトｆ７が人力し、開始フラグの検出が終
了するタイミングｔ３までは、入力信号線１１から入力
した信号は１ビツト時間遅延されて２３から出力される
。解読器３は、開始フラグの検出が終了した次のタイミ
ングｔ４では、制御信号１４によって選択回路６に２進
（ｌｆｉ ” Ｏ”を選択するように指示し、タイミン
グｔ５からｔｌｌまでの７ヒツト時間中は、遅延回路２
の出力１３を選択するように指示し、タイミングｔ１２
以降は再び遅延回路１の出力１２を選択するように指示
する。従って、ｆｆ１４１ｆｆｌ（ａ）に示すような人
力信号は、同図（ｂ）に示すような出力信号となって選
択回路７を介して出力信号線２３へ送出される。本実施
例においては、遅延回路１．２．解読器３および選択回
路６等で、受信アドレス信号を１ヒツトシフトさせて送
出するシフト手段を構成している。アドレス信号Ａの第
７ビツトａ７は、シフ）・アウトされて出力信号線２３
へは出力されない。
一方、解読器３は、タイミングｔｌ［でアドレス信号Ａ
の第７ビツ）ａ７の２進値が°“ｌ ”か“０″かをｒ
１定し、°“１′°であれば、当該データが自装置宛の
ものであると知り、以降８ビット時間ごとに制御線１６
に２進値“１″を発生してデータ処理回路９に供給し、
受信データレジスタ４のデータを引取るように要求する
。ピッ）ａ７が“０“であるときは、制御線１６には、
２進値“０°′か出力され続ける。受信データレジスタ
４は、８ヒツトのシフトレジスタで、入力データが自装
置宛であると否とにかかわらず、人カイロ号線１１のデ
ータを順次読込んでいるから、データ処理回路９は、解
読器３から制御線１６で“１ ”が与えられるごとに信
号線１９によって受信データレジスタ４の並列出力を引
取ることによって自装置宛のデータを受信することがで
きる。
の第７ビツ）ａ７の２進値が°“ｌ ”か“０″かをｒ
１定し、°“１′°であれば、当該データが自装置宛の
ものであると知り、以降８ビット時間ごとに制御線１６
に２進値“１″を発生してデータ処理回路９に供給し、
受信データレジスタ４のデータを引取るように要求する
。ピッ）ａ７が“０“であるときは、制御線１６には、
２進値“０°′か出力され続ける。受信データレジスタ
４は、８ヒツトのシフトレジスタで、入力データが自装
置宛であると否とにかかわらず、人カイロ号線１１のデ
ータを順次読込んでいるから、データ処理回路９は、解
読器３から制御線１６で“１ ”が与えられるごとに信
号線１９によって受信データレジスタ４の並列出力を引
取ることによって自装置宛のデータを受信することがで
きる。
送信要求２１があるときは、解読器３により終了フラグ
が検出された後１次の開始フラグが検出されていない期
間に、制御１ｊｉ１５が／＼イレレベとされ、アンド回
路８の出力２２が２進値゛ｔ ”となって、選択回路７
か送信データレジスフ５の出力１８を選択することによ
り、データ処理装置９から信号線２０を介して送信デー
タレジスタ５にセットされたデータが出力信号ｖ；Ａ２
３に直列に送出される。このとき、アドレス信号は 宛
先のデータ転送装置が何番目に位置するかに応じて、対
応するビットが１”°とされる。複数のデータ転送装置
に回報通信するときは、目的とする複数の装置に対応す
るビットをすべて１ ”とすることにより、容易に任意
の複数装置を宛先とすることが可能である。ループデー
タ転送路に接続されたデータ転送装置の数が８以上であ
るときは、アドレス信号Ａのビット数を増加させること
によって容易に任意の装４を宛先とすることが可能であ
る。
が検出された後１次の開始フラグが検出されていない期
間に、制御１ｊｉ１５が／＼イレレベとされ、アンド回
路８の出力２２が２進値゛ｔ ”となって、選択回路７
か送信データレジスフ５の出力１８を選択することによ
り、データ処理装置９から信号線２０を介して送信デー
タレジスタ５にセットされたデータが出力信号ｖ；Ａ２
３に直列に送出される。このとき、アドレス信号は 宛
先のデータ転送装置が何番目に位置するかに応じて、対
応するビットが１”°とされる。複数のデータ転送装置
に回報通信するときは、目的とする複数の装置に対応す
るビットをすべて１ ”とすることにより、容易に任意
の複数装置を宛先とすることが可能である。ループデー
タ転送路に接続されたデータ転送装置の数が８以上であ
るときは、アドレス信号Ａのビット数を増加させること
によって容易に任意の装４を宛先とすることが可能であ
る。
本実施例では、各データ転送装置には、自装置のアＩ・
レスやグループのア１ζレスを記憶するための装置およ
びこれらと入力アドレス信号とを比較する手段が必要で
なく、容易に自装置宛のデータを受信することが可能で
ある。また、自由なグループ回報通信が可能である。
レスやグループのア１ζレスを記憶するための装置およ
びこれらと入力アドレス信号とを比較する手段が必要で
なく、容易に自装置宛のデータを受信することが可能で
ある。また、自由なグループ回報通信が可能である。
以上のように、本発明においては、各データ転送装置で
入力アトレス信号を１ビットシフトさせてループデータ
転送路に送出し、シフトアウトされた最終ビットの２進
値によって自装置宛のデータか否かを判定するように構
成したから、送信側でアドレス信号の任意のビットを“
１′とすることによって任意の宛先を指定し、受信側で
は、受信アドレス信号の最下位ビットを見るだけで自装
置宛のデータか否かを判定することが可能である。従っ
て、従来のように、自装置アドレスおよびグループアド
レスを記憶する手段および受信アドレス信号とこれらを
比較する手段が必要でなく、簡単な構成で容易に任意の
データ転送装置間でデータ授受を行ない、さらに、自由
なグループ回報通信が可能となるという効果がある。
入力アトレス信号を１ビットシフトさせてループデータ
転送路に送出し、シフトアウトされた最終ビットの２進
値によって自装置宛のデータか否かを判定するように構
成したから、送信側でアドレス信号の任意のビットを“
１′とすることによって任意の宛先を指定し、受信側で
は、受信アドレス信号の最下位ビットを見るだけで自装
置宛のデータか否かを判定することが可能である。従っ
て、従来のように、自装置アドレスおよびグループアド
レスを記憶する手段および受信アドレス信号とこれらを
比較する手段が必要でなく、簡単な構成で容易に任意の
データ転送装置間でデータ授受を行ない、さらに、自由
なグループ回報通信が可能となるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例で使用されるデータ形式の一例を示す図、第
３図は」二記実施例のデータ転送装置の詳細を示すブロ
ック図、第４図は上記実施例における入力信号と出力信
号の一例を示す図である。 図において、Ｉ、２：遅延回路、３：解読器、４：受信
データレジスフ、５：送信データレジス夕、６，７：選
択回路、８：アンド回路、９：テーク処理回路。 出願人 目木電気株式会社 代理人 弁理士 住Ｆｌｌ俊宗 第１ 商 へ 一−ｉ］与闇
上記実施例で使用されるデータ形式の一例を示す図、第
３図は」二記実施例のデータ転送装置の詳細を示すブロ
ック図、第４図は上記実施例における入力信号と出力信
号の一例を示す図である。 図において、Ｉ、２：遅延回路、３：解読器、４：受信
データレジスフ、５：送信データレジス夕、６，７：選
択回路、８：アンド回路、９：テーク処理回路。 出願人 目木電気株式会社 代理人 弁理士 住Ｆｌｌ俊宗 第１ 商 へ 一−ｉ］与闇
Claims (1)
- 複数個のデータ転送装置を一方向のループデータ転送路
によって接続したデータ転送システムにおいて、データ
送信時には、複数ビットから構成されるアドレス信号の
１ビット以上のビットによって１つ以上の宛先データ転
送装置を指定したアドレス信号に続いてデータを送出し
、各データ転送装置は、受信アドレス信号を１ビツトシ
フトさせて前記ループデータ転送路に送出するシフト手
段と、該シフト手段によってシフトアウトされたピッｊ
・の論理値によって自装置宛のデータか否かを判定する
手段とを備えたことを特徴とするデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148041A JPS6039952A (ja) | 1983-08-15 | 1983-08-15 | デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58148041A JPS6039952A (ja) | 1983-08-15 | 1983-08-15 | デ−タ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039952A true JPS6039952A (ja) | 1985-03-02 |
Family
ID=15443799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58148041A Pending JPS6039952A (ja) | 1983-08-15 | 1983-08-15 | デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910110A (en) * | 1987-12-21 | 1990-03-20 | Fuji Electric Co., Ltd. | Photoconductor including hydrazone compound in a photoconductive layer |
-
1983
- 1983-08-15 JP JP58148041A patent/JPS6039952A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910110A (en) * | 1987-12-21 | 1990-03-20 | Fuji Electric Co., Ltd. | Photoconductor including hydrazone compound in a photoconductive layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7987340B2 (en) | Communications in a processor array | |
| JP3264670B2 (ja) | データ通信システム | |
| US4307378A (en) | Four-wire speed independent selector switch for digital communication networks | |
| US5862367A (en) | Apparatus and method for serial-to-parallel data conversion and transmission | |
| JPS6039952A (ja) | デ−タ転送システム | |
| WO1996037984A1 (en) | A digital data bus system including arbitration | |
| KR19980042026A (ko) | 디지탈 데이타 패킷을 식별하는 장치 및 이 장치에 구비된디지탈 텔레비젼 신호용 수신기 | |
| US6026094A (en) | Digital data bus system including arbitration | |
| EP0268664A1 (en) | METHOD FOR COUPLING A DATA TRANSMITTER TO A SIGNAL LINE AND DEVICE FOR IMPLEMENTING THE METHOD. | |
| US6282203B1 (en) | Packet data transmitting apparatus, and method therefor | |
| JP3125325B2 (ja) | 蓄積型星型通信網における送信制御方式 | |
| JP2558062B2 (ja) | システム・バスを介して他のアダプタに可変サイズのデータ・ブロックを転送するためのアダプタ | |
| US6738389B1 (en) | Circuit and method for performing partial parallel data transfer in a communications system | |
| JPS62272636A (ja) | デ−タ転送装置 | |
| JPH0721124A (ja) | 同期式直列情報受信装置 | |
| JPS6269751A (ja) | デ−タ転送装置 | |
| JPH081630B2 (ja) | データ送受信装置 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JPH0779215A (ja) | 遠隔装置のデータ受信処理方法 | |
| JPH012442A (ja) | ル−プ接続による情報伝送システム | |
| SU1509970A1 (ru) | Устройство дл передачи информации | |
| JP2763407B2 (ja) | 多重化装置 | |
| JPS61214043A (ja) | 端末装置 | |
| KR20030030992A (ko) | 개선된 크로스포인트 버스 프로토콜 |