JPS6039926A - デイジタル・アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はディジタル入力信号の最高周波数」ニジ非常
に高いサンプリング周波数でサンプリングすることによ
って低いぎ子化鞘度で尚いＳ／Ｎ特性を実現するオーバ
ーサンプル形のディジタル・アナログ（Ｄ／Ａ）ｅ挨器
に関するものである。

〈従来技術〉 第１図に従来のオーバーサンプル形Ｉ）　／　Ａ変換器
の構成を示す。ディジタル信号入力端子１に入力された
低いサンプリング周波数のディジタル入力信号は、高い
周波数で動作するディジタルフィルタ２によって補間さ
れて、高いサンプリング周波数のディジタル信号に変換
される。このとき、テイジタル信号の量子化分解能はデ
ィジタルフィルタの入出力で変化しない。ディジタルフ
ィルり２の出力はモジュレータ３によって量子化誤差成
分が高周波域に多く分布するようにしながら低分解能の
テイジクル信号に変換する。この低分解能テイジクル信
号はローカルＤ／Ａ変換回路４によりアナログ信号に変
換されるが、このローカルＤ／Ａ変侯回路４０景子化精
度は低いものでよく、ｈ周波域に分布する誤差成分、す
なわち雑音はアナログフィルタ５によって除去され、出
力端子６に高Ｓ／Ｎのアナログ出力信号が得られる。

第２図は従来のオーバーザンプルＤ／Ａ変換器の具体例
であって、ディジタル入力信号は１６ビツト分解能の３
２Ｋ）ｆｚサンプリング周波数でローカルＤ／Ａｍ＞ｍ
回路４−：２ビツト分解能の２．０４８Ｍ　１−１ｚ　
ＱＪ作の場合である。仁のディジタルフィルタ２はＦ　
Ｉ　Ｒ（ｌｉ”１ｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅ５ｐ
ｏ＋Ｉｃｅ　）タイプのローパスフィルタであシ、その
伝達特性は次式で抄わされる。動作クロックは２．０４
８ＭＨｚでちる。

Ｈ（ｚ）−（上１芹）　２　（１１ −Ｚ 端子工からのディジタル入力信号は減嘗器１２へ供給さ
れると共に遅延レジスタ１工を通じて入力され、減算器
１２の出力はラッチ回路１３にラッチされ、そのラッチ
出力は加算２器１４へ入力されて、遅延レジスタ１５の
出力と加算され、その加算出力はディジタルフィルタ２
の出力とされるト共に遅延レジスタ１５へ供給される。

遅延レジスタ１１、減算器１２、ラッチ回路１３は３２
ＫＨｚで動作し、加算器１４、遅延レジスタ１５は２．
０４８ＭＨｚで動作する。

端子１の３２ＫＨｚ周期の１６ビツト信号はこのディジ
タルフィルタ２によって２．０４８Ｍ　Ｈｚ周期の１６
ビツト信号に補間される。第：３図はディジタルフィル
タ２の入出力波形を示したもので、破線の３２ＫＨｚ周
期の値を実線に示すように連続的に補間したものである
。第４図はディジタルフィルタ２の伝達特性である。

第２図中のモジュレータ３は２ビツトの量子化器２４を
有し、２．０４８ＭＨｚ周期ごとにディジタルフィルタ
２の出力信号と出力量子化値との差を減算器２１でふめ
、その減算器２１の出力は加算器２２で遅延レジスタ２
３の出力と加算されて遅延レジスタ２３へ供給される。

加算器２２及び遅延レジスタ２３は積分器を構成し、そ
の積分値は量子化器２４で量子化され、その量子化出力
は減算器２１へ供給されて帰還ループが構成される。こ
の帰還ループでは量子化値と入力との差を積分したもの
がゼロに近づくようになるので、量子化値と入力との差
、すなわち量子化誤差の平均値は非常にゼロ（Ｃ近い値
になる。このことは量子化誤差の周波数成分として低い
周波数はど小さくなることを意味しており、フィルタに
よって高周波成分を除去すれば、量子化誤差のほとんど
は除去される。第２図中の量子化器２４は２ビツトであ
るだめ、モジュレータ３の出力は第５図に示すように、
０、±１の３値で表わされる。第５図ては入力波形（細
線）と出力波形（太吻）との差は大きいように見えるが
、上記説明のようにフィルタで帯域を制限すればその差
は小さくなる。

第２図中のローカルＤ／Ａｉ換回路４は２ビツトのＤ／
Ａ変換回路で、容量素子３３へ端子７のＶＲＥＦ電圧を
充電する方向をスイッチ３４，３５゜３６のスイッチン
グ順を制御して切挨えることによって、０．±１に和尚
するアナログ出力値を演算増幅器３２のバッファ回路を
通じて得る。モジュレータ３の出力がスイッチ制御回路
３１へ供給され、これに応じてスイッチ３４〜３６が制
御される。ローカルＤ／Ａ変換回路４の出力はＲＣフィ
ルタ５で、高周波成分が除去されて出力端子６へ出力さ
れる。

第２図に示したＤ　／　Ａ変侯器において入力（３号の
帯域を音声信号の４ＫＨｙ、程ｊＶとすると、アナログ
出力の４ＫＨｚ内に含捷れる雑音がＳ／Ｎとして問題に
なる。高Ｓ／Ｎを実現するにはモジュレータ３の動作周
波数が旨い程よいが、現在の集積ＭＯ８回路技術で実現
できるローカルＩ）　／　Ａ変換回路４の動作速度上限
は２．０４８ＭＨｚ程度であシ、音声処理に必要なａ　
Ｓ　／　Ｎは得られないという欠点があった。

従来回路において、モジュレータ３とローカルＤ／Ａ変
換回路４との分解能を高めることによっても高Ｓ／Ｎ化
が図れるが、ローカルＤ／Ａ変換回路４の変換精度が問
題になる。ローカルＤ／Ａ変換回路４に非線形誤差があ
ると、量子化器２４の出力信号のテイジタル値とアナロ
グ出力１直との間に誤差を生じ、期待する程のＳ／Ｎ向
土は図れない。Ｄ／Ａ変換回路４の直線性精度は容量素
子や抵抗素子等の荷重素子の比精度によって決まる。

３　（１ｉ’ｉ出力の２ビット分解能］）／Ａ変換回路
４　ｕ　１個の容邦、素子を便って実現できるが、３ビ
ット以上のＤ／Ａ変侯回路４では２個以上の容量素子を
使うため、高精度素子が必要になる。しかし、集積回路
上に製造できる容量素子の比精度ｄ−約０．２係が限度
である。さらにローカルＤ／Ａ変換回路４の分解能を高
めると回路規模（ｄ、増大し、動作速度の」二限は低下
するため、ａ　Ｓ　／　Ｎ　ｋ実現するのは難しいとい
う欠点もあった。

〈発明の概裁〉 この発明の目的は動作周波数あるいはローカルＤ／Ａ変
換器路の分力ｊＮ能を高めることなしに、高Ｓ／Ｎのア
ナログ出力を荀゛ることかできるＤ／Ａ変換器を提供す
ることにある。

この発明によれば入力信号をその分解能よりも小さい分
解能の量子化ループにより量子化し、その量子化出力を
テイジタル微分器で微分して更に分解能が小さい微分値
を出力し、この微分値を、これと同一の分解能をもつロ
ーカルＤ／Ａ変換器でアナログ信号に変換し、そのアナ
ログ信号をアナログ積分器で積分し、その積分出力をア
ナログフィルタで高域成分を除去して出力アナログ信号
を得る。

〈実施例〉 第６図はこの発明Ｄ／Ａ変換器の構成を示したもので、
第１図と対応する部分には同一符号を４」けである。デ
ィジタルフィルタ２で入力のディジタル信号はザンプリ
ング周波数を高める補間が行なわれて微分恒量カモシュ
レータ８へ供給される。

微分恒量カモシュレータ８は高分解能のディジタル信号
を低分解能信号に変換するもので、その出力は入力を微
分した波形の大きさを表わしている。

ローカルＤ／Ａ変換回路４の出力はアナログ積分器９に
よシ積分され、元の波形に戻される。

この構成において、微分恒量カモシュレータ８とアナロ
グ積分器９とが従来回路と異なる部分である。微分恒量
カモシュレータ８は微分波形の振幅が元の波形振幅より
小はくなることを利用して量子化誤差の低減を１２］る
ものである。

第３図は最高周波数が１６ＫＨｚの入力信号３２Ｋ　Ｈ
ｚでサンプリングした３２ＫＨ７，周期のディジタル化
号と、これを２．０４８ＭＨｚに補間した場合の波形で
ある３、微分値にあるサンプル値とその前のサンプル値
との差であるから、３２ＫＨｙ、周期の信号に対して微
分処理を行なってもその最大の振幅の変化は入力信号振
幅と同一であるが、２．０４８Ｍ［（ｚ周期のディジタ
ルフィルタ出力値に対して微分処］１！を行なうとその
微分値振幅は入力信号振幅に対し非常に小さな価になる
。ｆｌｌえはディジタルフィルタ２が（１）式の伝達特
性のＦＩＲ形である場合、２．０４８ＭＨｚ周期のディ
ジタル信号の微分値振幅は入力信号振幅の上である。

４ しだがって微分恒量カモシュレータ８では、従来回路３
の±の振幅範囲について量子化を行な４ えばよいので、従来回路と同じ分ｊＱイ能で量子化して
も量子化誤差は非常に小さくなる。

第７図はこの発明Ｄ／Ａ変換器の具体１りＩＪ　を示し
、第２図と対応する部分には同−杓号を（＝ｊけである
１、ローカルＤ／Ａ変換回路４とアナログ積分器９とは
スイッチドキャパシタ回路で構成されており、スイッチ
３４，３５，３６．３７のスイッチング順を制御して容
量素子３３への充’７％方向を切換え、０、＋１の３１
巳に対応する電荷を、百１ｆｔ紮子３８に積分する。即
ちスイッチ３５．３６．３７が共にオンで、０出力がＡ
ｖｒ分器９へ供給される。スイッチ３５．３６を共にオ
ンにした後、これらをオフとし、スイッチ３４．３７］
同時にオンにすると＋１が積分器９へ供給され、スイッ
チ３４．３６を同時にオンにした後、これらを同＋＋ｇ
７にオフとしてスイッチ３５．３７をオンにすると−１
が積分器９へ供給される。、１歩［分器９は演算増幅器
３２とその反転入力端尺０・出力端間に接続された容量
素子３８とにより構成される。このＤ／Ａ変換回路４と
積分器９と（は第２図中のＤ／Ａ変換回路４とはゾ同に
１川路規模で実現できることがわかる。。

微分値出カモシュレータ８は２ビツト分解能量子化器２
４の代シに６ビソト分）１１１ｔ能の量子化器５４でデ
ィジタルフィルタ２の出力を６ビツト信号に量子化する
３、との量子化信号を減ｎ器２１に帰還して形成される
ループの機能は従来回路ノモノユレータ３と同一・であ
る。量子化器５４の６ビソトのせ予信４６号は６ビツト
遅延レジスタ５５及び６ビツト減話器５６へ供給され、
遅延レジスタ５５の出力は減勢器５６へ供給される。遅
延レジスタ５５、減尊器５Ｇで微分回路が構成される１
、との微分出力の振幅は入力信号振幅の−であるため、
４ 微分１直はＬＳＢの振幅を越えることはないので２ビツ
トで衣現できる。この微分値を１）／Ａ変換回路４、積
分器９によって積分すれば第２図に示した従来回路でロ
ーカルＤ／Ａ変換回路４の分解能を６ビツトに高めた場
合と同等のアナログ出力を得ることができる。

一方、第７図中のローカルＤ／Ａ変換回路４は第２図中
の従来回路と同様に２ビツトであるので製造上の容：＠
、素子精反バラツキによる非直粗性の問題はない。

第８図にこの発明のｐ　／　Ａｆ　’ｐ％器の他の例を
示す。微分値出カモシュレータ８に入力されたディジタ
ル入力値ね二上位６ビツトとそれ以下の下位ビットとに
分けて処理され、その際、下位ビットに列してのみ量子
化を行々えはよい。下位ビットｉ、入力佃列の端数を表
わしておシ、その大きさｄ入力信号振幅のπ以下である
のＴ１２ビットの分解能で量子化した信号（づ、−上位
６ビソトのＬＳＨの大きさと同じである。そのプこめ２
ビット−一一予信器６４の出力２ビット刻子化信号の２
ビット遅延器６５．２ビツト減算器６６１１Ｃよる微分
値と上位６ビツトの６ビツト遅延レジスタ６８．６ビツ
ト減算器６９の微分回路による微分値との加′Ｍ−器７
゜による和は、ｎｊ、７図中の得られる微分値出カモシ
ュレータ８の出力と全く同じになる。

第９図は上位６ビツトと下位ビットとの分離をディジタ
ルフィルタ部で行ったもので、加算器１４の出力側に振
幅リミッタ７３を挿入し、振幅リミッタ７３の出力を遅
延レジスタ１５へ供給する。

加算器１４、遅延レジスタ１５で構成されるディジタル
積分回路の最大値を入力信号振幅の」二に４ 振幅リミッタ７３で制限し、そのオルバーフロー信号を
モジュレータの出力、即ち減勢［器６６の出力に加鐘：
器７ｏで加説している。リミッタ７３がらのオーバーフ
ロー信号を積分すれば、第８図におけるディジタルフィ
ルタ２の出力の上位６ビソトと射：価になる。したがっ
て第９図に示したように上位６ビソ）・用の微分回路を
省略し、リミッタ７３のオーバーフロー信号を出力段で
直接加算することができ、回路が簡略化できる。このよ
うにして加算器、レジスタのビット数を低減できるので
、回路規模は約２／３になる。

なおり７図乃至第９図中のＩＪ　ミッタ５７は２ビツト
ニ出力を制限するリミッタで、モジュレータ８の出力が
２ビツト以上になる場合に、オーバーフローした量を次
周期に遅らせ加算する機能を持つ。これは入力振幅が大
きい場合に発生するもので、量子化誤差の積分値がまれ
に」二の範囲を懲４ えるからである。

第１０図はとの＠明によるＤ／Ａ変換器のモジュレータ
８の出力とＡｓ分掛ｉ９の出力のアナログ波形を示した
もので、第７図、第８図、第９図の回路例とも同じ動作
ケ行う。泊）１い実線で示した入力波形（テイジタル値
）に対して図のようＶＣ２ビット（極性１ビツト、振幅
］ビット）のモジュレータ８の出力（大勝）に変換され
る。モジュレータ８の出力の振幅は入力振幅の土に相当
するので４ ±１の振幅範囲に対して積分２π９の出力はＯあるいは
士」−のステップ量で変化する。　Ａｌｔ分器９の２ 出力波形は１点鎖劇で示すように変化し、入力波形に対
して精度よく追従することがわかる。第１１図は第２図
に示した従来回路のＳ／Ｎ特性を示したものである。Ｓ
／Ｈの評価はＯ〜４ＫＨｚの帯域を対象としてお９１人
力信号は１６ビツト分解能で表わされノζＩＫＩ（ｚＭ
、弦波である。第１１図のＳ／Ｎ特性は３−１４想リニ
ア９ヒツ）Ｄ／Ａｉ換器とほぼ等価なものでちる。一方
、第１２図は従来回路において２０４８Ｍ１１ｚの動作
速度で６ビツト量子化器、６ビツＩ−Ｄ／Ａが実現した
と仮定した場合のＳ　／　Ｎ　／Ｉｆ性で、その特性は
理想リニア１５ビツトＤ／Ａ変換器に相当し、６ビツト
分の改善が見られる。これに対し、第１３図に、この発
明１〕／Ａ俊換器のＳ／Ｎ特性を同条件で評価したもの
である。

−２０ｄＢ以下の入力レベルに対して第１２図と同程度
の特性を示しており、ダイナミックレンジとしては全く
同じである。高い入カレベル領域では第１３図の特性の
方が第１２図より劣化するが、その量は小でいので電話
音声等の応用においては実用上問題にならない。

以上の説明は３２　ｉ（Ｈ７，周期の入力信号に対して
２、０４８　Ｍ’、　［−１ｚで動作するＤ／Ａ変換器
について述べた。第６図のこの発明回路例において、量
子化器５４の分解能を５ビツトにしてアナログ積分器の
粕分ステップ量を大きくするか、動作クロックを高めて
微分イＤ号振幅範囲を小さくすれば、微分恒量カモシュ
レータ８の出力は完全に２ビットで衣現され、リミッタ
５７を省略することが可能である。

−またこの発明によるＤ／Ａ変換高のＳ／Ｎ特性を第１
３図に示したものより改善するには、■　単に動作クロ
ック周波数を高め、鼠予信雑片をさらに高域捷で分布さ
せる、 ■　動作クロック周波数を高め、做分イＬ−１号振幅範
１？ｌｊを小さくして量子化器の分角イ能を上ける、■
　ローカルＤ／Ａ変枳回路の分ＩＪ７１能を高めるとと
もに量子化器の分解能を上げる、 等の方法があり、基本的には第６図に示した回路例と同
じ動作が可能である。

上述においては、入カテイジタル惰号をディジタルフィ
ルタ２によυ補間してオーバーサンプルとしたが、入力
信号をそのナイキスト周波数より充分高い周波数で直接
サンプルしてテイジタル化号に変羨し、そのオーバーザ
ンプルテイジタル信号を前記微分恒量カモシュレータ８
へ供給するようにしてもよい。

何れにしても、微分恒量カモシュレータ８に入力される
テイジタル入力信号の分解能をｎ１ビツト、量子化器５
４の出力ディジタル値の分解能をｎ２ピッｌ−、遅延レ
ジスタ５５、減算器５６による微分値の分解能をｎ３ビ
ツトとする時、ｎ　１　）　ｎ　２　）　ｎ　ａの関係
とされ、入力信号の帯域上限周波数をｆｌＮ。

ザンプリング周波数をｆｓ１ディジタル入力信号をＮ進
ディジタル値とする時、 ｆｓ／ｆ工Ｎ≧Ｎ　（ｎ　２−１１３＋１　）なる条件
を満すように１１２　、　ｎ　３が関係ずけられ、ｆｓ
が小さい程ｎ３を小さくすることができる。

−く効　果〉 以上説明したように、この発明のＤ／Ａ変換器は２ビツ
ト分解能のローカルＤ／Ａ変換回路を用いて従来回路よ
シ大幅にＳ／Ｎ特性を改善できる利点がある。ローカル
Ｉ）　／　Ａ変換回路の分解能が２ビツトである場合に
は容量素子１１固で実現できるので、素子の精度によら
ず高Ｓ／Ｎが安定に得られる利点もある。一方、集積回
路の微細加工技術進展にともなって高集積化される場合
においても、一般にアナログ回路は素子精度の点からロ
ジック回路のように集積度にともなつで小形化すること
ｉＩｉ難しい。そのため、この発明Ｄ　／　Ａ　Ｚｌ〕
換器のようにアナログ回路規模か極めで少ないことは高
集積化を図υ、集積回路の経済化を１シ［れる利点もあ
る。さらにアナログ回路規模か小さいと、夕（来雑音、
電源雑音等によるＳ　／　Ｎ劣化を生じる？＜：Ｖ分が
少なく、面１雑音特性に秀れているという利点もある。

【図面の簡単な説明】

第１図は従来のオーバーサンプルＩ）　／　Ａ変換器の
構成、を示すブロック図、第２図は従来のオーバーサン
プルＤ／Ａ変換器の具体例を示す接続１図、あ３図はデ
ィジタルフィルタ２の入出力波形を示す図、第４図はデ
ィジタルフィルタ２の伝達特件図、第５図はモジュレー
タ３０入出力波形図、第６図はこの発明によるＤ／Ａ変
換器の構成を示すブロック図、第７図はこの発明による
Ｄ／Ａ変換器の第１の具体例を示す接続図、第８図はこ
の発明のＤ／Ａ変換器の第２の具体例を示す接続図、第
９図はこの発明のＤ／Ａ変換器の第３の具体例を示す接
続図、第１０図は微分値用カモシュレーク８の入出力波
形図、第１１図Ｃ２従来回路のＳ／Ｎ特性図、第１２図
は従来回路で理想的な６ビツト量子化器及びＤ／Ａ変換
回路を用いたＳ／Ｎ％性図、第１３図はこの発明による
Ｄ　／　Ａ変換器のＳ／Ｎ特性図である。 １：ディジタル信号入力端子、２：ゲイジタルフィルタ
、３：モジュレータ、４：Ｏ−カルＤ／Ａ変換回路、５
：アナログフィルタ、６：アナログ４８号出力端子、７
：基準電圧入力端子、８：微分筒用カモシュレータ、９
：アナログ積分器、１１，１５，２３：遅延用レジスフ
、１３：ラッチ回路、２４　、６４　：　２ビツト量子
化器、３１：スイッチ制御回路、３２：演ｑ増幅器、３
３，３８：容量素子、３４　、３５．３６．３７：アナ
ログスイッチ、４１：抵抗菓子、４２：容量素子、５４
．：６ビツト量子化益、５５．６８：６ビット遅延用Ｉ
／ジスタ、５Ｇ。 ６９：６ビツト減算器、５７：２ビツトリミツタ、６５
：２ビツト遅延用レジスタ、６６：２ピッｌ−減涛一器
、７０：２ビット加舞：器、７３：振幅リミッタ。 特許用ｍｔｌ（人　日本電信電話公社 代理人草野　卓

Claims (1)

【特許請求の範囲】
1. （１）入力信号端子から取シ込せれたｎ１ビツトの分解
   能で表現されたディジタル入力信号と量子化器出力信号
   との差をめる減算器と、その減算器の出力を積分するデ
   ィジタル槙分器と、そのディジタル槓分器の出力をｎ２
   ビツトの分解能のディジタル値に量子化する量子化器と
   によって形成される％量子化ループと、 その量子化ループの前記量子化器出力を微分し、その微
   分値を１〕３ビツトの分解能のディジタル値として出力
   するディジタル微分器と、 その微分器の出力信号をアナログ１匣に変換するｎ３ビ
   ツトの分解能のローカル・ディジタル・アナログ袈換回
   路と、 そのローカッ吟ディジタル・アナログ変換回路の出力を
   積分して変換するアナログ信号出力とするアナログ槓分
   器とを有し、 前記ディジタル入力信号、前記量子化器の出力信号、前
   記微分器の出力信号のそれぞれの分解能ｎｌ、ｎ２．ｎ
   ３はｎｌ〉ｎ２〉ｎ３に選定され、かつ前記入力信号帯
   域の上限周波数をｆ工Ｎ１サンプリンク周波数ヲｆｓト
   スルト、ｆ　ｓ／ｆ　Ｉ　Ｎ　≧Ｎ（ｎ２−ｎ３＋１）
   （Ｎ進テイジタル値のとき）の粂件を満足しているディ
   ジタル・アナログ変換器。