JPS603791B2 - メサ型ゲ−トタ−ンオフサイリスタ - Google Patents

メサ型ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPS603791B2
JPS603791B2 JP4269878A JP4269878A JPS603791B2 JP S603791 B2 JPS603791 B2 JP S603791B2 JP 4269878 A JP4269878 A JP 4269878A JP 4269878 A JP4269878 A JP 4269878A JP S603791 B2 JPS603791 B2 JP S603791B2
Authority
JP
Japan
Prior art keywords
base region
region
anode
gto
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4269878A
Other languages
English (en)
Other versions
JPS54136185A (en
Inventor
明夫 中川
忠 歌川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP4269878A priority Critical patent/JPS603791B2/ja
Publication of JPS54136185A publication Critical patent/JPS54136185A/ja
Publication of JPS603791B2 publication Critical patent/JPS603791B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/1016Anode base regions of thyristors

Description

【発明の詳細な説明】 この発明はメサ型のゲートターンオフサイリスタ(以下
GTOと称する)に関する。
一般にGTOはゲート電極に正及び負のパルスを印加す
ることによりターンオフ及びターンオフを可能にするた
め、転流回路などが不必要であり、またスイッチング時
間が著しく小さいので高周波で動作できるという利点を
有している。
一方GTOはターンオフ時のパワー損失が一定の値に達
すると、熱破壊現象を起すために流し得る陽極電流に限
界があり、その値は高々200〔A〕程度で−股サィリ
スタの約1/IM立で、電流容量を大きくできない欠点
がある。この原因はGTOをターンオフするに際し、局
所的に電流集中が起り、わずかな面積に全陽極電流が流
れることにより、その電流密度が著しく増大するためス
イッチングパワーがその部分で急激に増加し熱破壊に至
るためである。このような現象を緩和するために、一般
にマルチ・ェミッタ構造即ちカソード領域を分割し実質
的に複数の小さなGT○(GTOェレメントと呼ぶ)を
並列接続した構造を取り電流容量を大きくしている。こ
のような構造を用いれば電流集中箇所がある程度分散さ
れ、その結果スイッチングパワーが分散するので陽極電
流を多少増大させることができる。しかし上述のような
改善を行なっても各GTOェレメントにおいて、上記と
同じ現象が起こるので本質的な問題解決にはならなかっ
た。即ちターンオフ時に各GTOェレメント間の陽極電
流のバランスがくずれ、ターンオフ過程の最終時では1
個乃至数個のGTOェレメントに電流集中が起こり、そ
れらが破壊してしまうのである。この原因は一つには現
在のプロセス技術において直径4仇肋以上のウェハ全面
に均一な拡散を施し、かつ一様なライフタイムを実現す
ることが困難なためであると考えられる。したがって上
記した理由により、陽極電流400A以上ましてや70
0A以上のものをゲート信号によりターンオフすること
ができなかった。この発明は上記した点に鑑みなされた
もので、700〔A〕以上の陽極電流をゲート信号によ
ってゲートターンオフでき、しかも装置内で熱が発生し
てその熱によって破壊するということがないメサ型GT
Oを提供するものである。
次にこの発明の実施例を図面を参照して説明する。
第1図はこの発明のGTOを説明するための図で、概略
的な不純物濃度分布を示す曲線図である。第1図におい
て1はp型の導電型を示すアノード領域、2は該アノー
ド領域1に隣接して設けられたn型の導電型を有するn
ベース領域、3は該nベース領域に隣接して設けられた
p型の導電型を有するpベース領域で、このpベース領
域3からはゲート電極3aが取り出されるようになって
いる。また4は上記pベース領域3に隣接して設けられ
たn型の導電型を有するカソード領域である。そして前
記アノード領域1及びカソード領域4からは夫々電極l
a及び4aが取り出されるようになっている。このよう
に構成されたGTOのターンオフは、ゲート電極3aに
印加する電圧によってpベース領域3中の過剰キャリア
の排出を行うことによってできると理解される。
即ちゲート電極3aに負電圧を印刀oすることによりp
ベース領域3中の正孔がゲート電極3aから素子外に排
出され、電子はカソード領域4とpベース領域3のPN
接合J3を通ってカソード電極4aから排出される。し
たがって、ゲート電極3aに負の電圧を印加することに
よりゲートに負電流が流れ、実質的にカソード−ゲート
電極間に電圧VGKを印放した状態と同じである。この
電圧はカソード領域4とpベース領域3のPN接合J3
の阻止方向にかかるからターンオフが進むにつれてカソ
ード領域4とpベース領域3のPN接合J3が逆バイア
ス状態になり、カソード領域4からpベース領域3への
電子の注入が少なくなってpベース領域3の過剰キャリ
アは排出効果と再結合によって減少する。
そしてnベース領域2の過剰キャリアが再結合によって
消滅するまで逆バイアス状態が維持できればGTOはタ
ーンオフされる。ところで、nベース領域2の過剰キャ
リアがほとんど消滅するまでの時間は、数マイクロ秒(
ムsec)という短時間である。
この短時間のターンオフ時にアノード電流と電圧によっ
てnベース領域2で生ずるジュール熱を外部に排出する
ことはほとんどできない。その為にnベース領域2で温
度が上昇し、その温度(熱)によって装置が破壊したり
する場合が生ずるので、本発明者等はnベース領域2内
で熱を吸収するように、nベース領域2の厚みを260
仏肌と厚くしたところ、陽極電流が700Aの場合でも
装置が熱によって破壊したりしないことが判明した。こ
れは最大陽極電流(1M。)を歩留り50%以上でゲー
トターンオフできる事に相当し、第2図に示す如くnベ
ース領域2の厚みを260仏の以上にすることにより、
最大陽極電流(1^To)が700A以上のものでもゲ
ートターンオフ可能となる。即ち第2図から明らかの如
く、例えば70Mの最大陽極電流(1^T。)をゲート
ターンオフするにはnベース領域の厚みを最低260〃
肌必要とし、800Aのときは約300〃の、900A
のときは約335ムの必要とする。なおこの場合nベー
ス領域の比抵抗(pn)が200・肌以上である。この
ようにnベース領域の比抵抗(pn)を200・肌以上
にすると、600V以上の耐圧を得ることができる。さ
らに本発明者等の実験によれば、nベース領域の厚みが
大きくなるに従って、動作利得GoFF及び陽極電流1
^も大きくなる傾向にあることが判明した、これを測定
した結果を第3図に示す。即ち第3図は、動作利得Go
FFと陽極電流1^とがnベース領域の厚みを変化した
場合どのように変化するかを示したもので、曲線の最終
部(黒V点)が最大陽極電流1^Toのゲートターンオ
フできる所である。例えばnベース領域の厚みが260
ム肌の時、動作利得G。FFは4.甥茎度であり、ァノ
ード電流1^70船程度をゲートターンオフできる。こ
の時のゲート電流18の最大値は14の華度(di/d
t=−3M/山sec)である。次に700A以上の例
えば950Aの陽極電流(1^T)を流し得るGTOの
具体的な製造方法を第4図を参照して説明する。なお第
4図の符号は第1図と同じ部分は同じ符号で示す。まず
450Aの程度の厚みを有するnベース領域となるn型
Si板2を用意する。この基板2の比抵抗は1500・
抑位である。その後このn型Si基板2の両面から例え
ばボロンBを50Aの拡散しp型領域を形成する。この
p型領域の一方はアノード領域1、他方pベース領域3
となる。この夫々の領域1及び3の表面不純物濃度は1
×1び8ノ地位である。そしてpベース領域3に例えば
p(リン)を深さ12.5山肌拡散してn型領域を形成
する。このn型領域を選択エッチングにより複数に分割
する。この分割されたn型領域がカソード領域4となる
。そしてこの分割されたカソード領域4により、実質的
に小さなGTOが複数個設けられた所諮るマルチェミッ
タ構造になる。次にpベース領域3からゲート電極3a
を取り出し、アノード領域1からアノード電極laを取
り出し、カソード領域4からカソード電極4aを取り出
す。そしてアノード電極la側とカソード電極4a側に
夫々パッケージ用電極11a,14aを設け、カソード
電極4a側に設けたパッケージ用電極14aから矢印方
向の圧接するように構成して第4図に示すような圧接型
のGTOを得ることができる。このようにして得られた
圧援型のGTOは、nベース領域2の厚みが350ム仇
となり、この領域2の比抵抗が200・狐以上であるた
め最大ゲートターンオフ陽極電流(1^To)は第2図
から明らかの如く950Aとなる。即ち95Mまでの1
^Toをゲート電流16虫でターンオフできる(この時
GoFFは約5.7である)。なお上記実施例の場合四
層構造のゲートターンオフサィリスタ(GTO)につい
て述べたが、例えば五層構造でゲート電極にオンの信号
と逆の信号を加えることにより、素子がターンオフする
GTOにおいても本発明を適用することができる。
また上記で示した導電型を夫々逆にした場合においても
本発明を適用でき、さらにnベース領域2とアノード領
域1との間にn十領域を設けた場合にも適用できる。以
上説明したことから明らかのように、本発明はゲート電
極の信号を制御することによりターンオフするGTOに
おいて、nベース領域の厚みを350ぶれ以上、その比
抵抗を200・抑以上に構成したものである。
このように構成することにより例えば第2図から明らか
なように70船以上の陽極電流をターンオフできる。今
迄は280A位の陽極電流をターンオフできるのが最高
であり、70船以上の陽極電流をターンオフできるGT
Oはなかつた。
【図面の簡単な説明】
第1図は本発明を説明するためにGTO内部の夫々の領
域の不純物濃度を概略的に示す図、第2図は本発明の実
施例を説明するためにGTOのnベース領域の厚みと最
大陽極電流との関係を示した図、第3図は本発明の実施
例を説明するためにGTOのnベース領域の厚みを変え
た時の動作利得と陽極電流との関係を示した図、第4図
は本発明の一実施例の製造方法を説明するための断面図
である。 第2図において、2はnベース領域、3はpベース領域
、4はカソード領域、3aはゲート電極、4aはカソー
ド電極、J2,J3はpn援合である。 第1図 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 1 p型のアノード領域と、該アノード領域に設けられ
    たアノード電極と、前記アノード領域に隣接して設けら
    れたnベース領域と、該nベース領域に隣接して設けら
    れたpベース領域と、該pベース領域に隣接し、溝によ
    って複数の分離されたp型のカソード領域と、該分離さ
    れた夫々のカソード領域に設けられたカソード電極と、
    前記pベース領域に設けられた電流を制御するゲート電
    極とを具備してなるメサ型ゲートターンオフサイリスタ
    において、前記nベース領域の比抵抗を20Ω・cm以
    上にし、且つそのnベース領域の厚さを260μm以上
    にしたことを特徴とするメサ型ゲートターンオフサイリ
    スタ。
JP4269878A 1978-04-13 1978-04-13 メサ型ゲ−トタ−ンオフサイリスタ Expired JPS603791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4269878A JPS603791B2 (ja) 1978-04-13 1978-04-13 メサ型ゲ−トタ−ンオフサイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4269878A JPS603791B2 (ja) 1978-04-13 1978-04-13 メサ型ゲ−トタ−ンオフサイリスタ

Publications (2)

Publication Number Publication Date
JPS54136185A JPS54136185A (en) 1979-10-23
JPS603791B2 true JPS603791B2 (ja) 1985-01-30

Family

ID=12643262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4269878A Expired JPS603791B2 (ja) 1978-04-13 1978-04-13 メサ型ゲ−トタ−ンオフサイリスタ

Country Status (1)

Country Link
JP (1) JPS603791B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131955A (en) * 1980-09-01 1981-10-15 Hitachi Ltd Semiconductor device
EP0121068B1 (de) * 1983-03-31 1988-01-13 BBC Brown Boveri AG Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JPS54136185A (en) 1979-10-23

Similar Documents

Publication Publication Date Title
US4450467A (en) Gate turn-off thyristor with selective anode penetrating shorts
US4646117A (en) Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
US4443810A (en) Gate turn-off amplified thyristor with non-shorted auxiliary anode
US4454527A (en) Thyristor having controllable emitter short circuits and a method for its operation
US3896476A (en) Semiconductor switching device
JPS6141145B2 (ja)
US3622845A (en) Scr with amplified emitter gate
US4060825A (en) High speed high power two terminal solid state switch fired by dV/dt
US3356862A (en) High speed controlled rectifier
JPH02122671A (ja) 制御可能なパワー半導体素子
JPH04312977A (ja) 半導体装置
US4951110A (en) Power semiconductor structural element with four layers
JPS603791B2 (ja) メサ型ゲ−トタ−ンオフサイリスタ
JP2585521B2 (ja) 半導体パワースイツチ
JPH0126549B2 (ja)
US5010384A (en) Gate turn-off thyristor with resistance layers
JPH0345536B2 (ja)
JP2804216B2 (ja) ゲートターンオフサイリスタ
JPH0138384B2 (ja)
JPS58151061A (ja) タ−ンオン及びタ−ンオフできる半導体装置
JPH0758777B2 (ja) ゲートターンオフサイリスタ
JP2679292B2 (ja) 半導体素子の製造方法
JPH0548083A (ja) 電力用半導体素子
CA1154879A (en) Semiconductor controlled rectifier
JPS6013311B2 (ja) 半導体制御整流装置