JPS6036622B2 - 処理対象デ−タ先取り制御方式 - Google Patents

処理対象デ−タ先取り制御方式

Info

Publication number
JPS6036622B2
JPS6036622B2 JP18781580A JP18781580A JPS6036622B2 JP S6036622 B2 JPS6036622 B2 JP S6036622B2 JP 18781580 A JP18781580 A JP 18781580A JP 18781580 A JP18781580 A JP 18781580A JP S6036622 B2 JPS6036622 B2 JP S6036622B2
Authority
JP
Japan
Prior art keywords
data
processing
data block
processed
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18781580A
Other languages
English (en)
Other versions
JPS57111758A (en
Inventor
健時 根本
和人 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18781580A priority Critical patent/JPS6036622B2/ja
Publication of JPS57111758A publication Critical patent/JPS57111758A/ja
Publication of JPS6036622B2 publication Critical patent/JPS6036622B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は、フロッピーディスク等外部記憶装置に処理デ
ータ単位で格納されているデータを使用して処理を行う
データ処理装置に関し、特に高速処理可能な格納データ
議出し制御方式に関するものである。
一般に、入力したデータ例えば出金伝票、入金伝票等の
伝票単位のデータをフロッピーディスク等外部記憶装置
に各々1ブロックにして格納してゆくデータェントリ装
置は知られている。
こうした装置においては、一旦、フロッピーディスクに
データを格納した後、同一データを再入力し、フロッピ
ーディスクに格納したデータと照合する所謂べリフアィ
処理機能、或は一旦フロッピーディスクにデータを格納
した後、後日、データを順次更新するアップディト処理
機能等を有する。
しかるに、こうした従釆の装置においては、一般に、ベ
リフアイ、或はアップデイトするべきデータブロックを
例えば伝票番号等のデータを指定入力し、この指定入力
データをキー情報として該当データブロックをフロッピ
ーディスクから主メモリ上に展開し、このデータブロッ
クに対するべリフアイ、或はアップデイト処理を行うよ
うにしている。
このために処理しようとしている次のデータブロックの
指定がその都度必要であり、オペレータの入力操作が繁
雑となるばかりか、外部記憶装置が低速動作しかしない
ものを使用すると、議出し処理ばかりに時間が費され、
処理の時間が不必要に長くなるという欠点を有していた
本発明の目的は、こうした従来の欠点を取除き該データ
ブロックの先取り指定用のデータ入力操作を要せず且つ
データ先取り転送を現在実行中の処理には影響させない
で行う格納データ論出し制御方式を提供する事にある。
上記目的を達成するために、本発明では、伝票種別によ
るブロックデー外ま、処理対象となる手順方向が規定で
きる点に着目したものであり、例えば、ある業種の伝票
として出金伝票、入金伝票、在庫伝票が同じ形式で存在
し、各々店はこれら同一伝票を取扱うシステムが取られ
ており、これら伝票のデータを、管理部署に配置された
データェントリ装置を使用して管理する場合、各伝票の
データを入力する際、店毎にまとめて全伝票を順番に入
力する処理手順と、同一種類の伝票毎にまとめて全伝票
を順番に入力する処理手順とがあり、これら入力手順は
規定でき、フロッピー等外部記憶装置からデータの先取
りを行うことができる点に着目したものであり、実行中
に、処理手順が動的に指定された場合、その処理手順に
沿ったデータブロックを先取りしてフロッピーディスク
からメモ川こ転送しておくようにしたものである。以下
、実施例につき詳述する。
第1図は、本発明の原理説明図である。
図中Doo〜Diiは各々店及び伝票種別単位のデータ
ブロックである。
またPG#o〜PGi(PG#m;m=o〜i)は処理
プログラムであり、各々異る処理内容に基づき、入力デ
ータと、伝票識別データとを用いて処理するもの、FM
#o〜FM#j(FM#〆;〆=o〜i)はフオームで
あり、例えば同一伝票につき異る店番間で使用する場合
、その店番を指すものである。また先にデータェントリ
された順序が、データDOOについて、次にデータDO
Iについて……と繰返し、“A店”に関するフオームF
M#0が終了後、フオームFM#1に関するデータDI
O…D1iという順序で入力されたものとする。
これらェントリ済の各データブロックに対し、次に処理
すべきデータブロックを、例えば現在処理中のデータブ
ロックをデータブロックDIIとして説明する。
即ち、ェントリした順序で処理している場合、白矢印a
方向(アドバンス方向と称す)に連繋を持つのはデータ
ブロックD12である。
従って、ヱントリした順序で処理されている事が操作キ
ーの操作により明らかになればデータブロックDIIを
実行中に次の処理対象となるデータブロックD12を先
読みすることが可能である。一方、ェントリの順とは逆
の順序で、即ち、白矢印b方向に処理手順を進める場合
(バツクスべースと称す)、バックスベース方向bに処
理する旨ファンクションキー等(図示せず)より指示す
ることでデータブロックDIOに対する同様な先取りが
可能となる。
これらアドバンス方向a及びバックスベース方向bはデ
ータェントリ時の連繋情報に沿って、判別し得るoまた
、一つの種類のプログラムPG#1中で店番を変化させ
て処理する場合、矢印c又はd方向に処理手順が向うこ
とをファンクションキー等(図示せず)によって指示し
、これに基き、データブロックDOI又はD21を先取
りしておくようにする。
第2図は本発明の一実施例のブロック図である。
図中DPは表示部、PUは処理部、PMはメモリであり
、現在の処理対象となるデータブロックが格納されるも
の、PFMは先取りメモリ、KBはキーボード、DCは
判別部、Pはラッチ、GTはゲート部、PCはカウンタ
であって、アップダウンカウンタで構成され、前記プロ
グラムPG#mの値“m”に対応するデータを出力する
もの、FCはカウンタであってアップダウンカウンタで
構成され、前記フオーム番号FM#その値“夕”に対応
するデータを出力するもの、RCは謙出制御部、FLP
はフロッピーディスク、PFCは先取り制御部である。
またa,b,c,dは各々第1図に示す白矢印a,b,
c,dと一対一対応した信号線である。初期時、オペレ
ータは、キーボードKBより、実行したい処理について
そのデータ処理内容に係わる識別コード及び処理開始位
置となるデータブロック位置を指定する。
更に、処理手順を示すデータを入力する。例えば、第1
図のデータブロックDIIから矢印aのアドバンス方向
に処理を進める場合、キーボードKBのデータキー(図
示せず)から入力するデータとして、“1”,“1”、
キーボードのファンクションキー(図示せず)から入力
するファンクションとしてアドバンスキー(図示せず)
を押下する。処理部PUはこれを受けて、識別コードか
ら例えばアップデイト処理に係るプログラムを起動する
。そして、そのアップディトプログラムに応じ、データ
として入力された各値を、カウンタPC及びFCに図示
されない線路を介してセットし、且つ、フロッピーディ
スクFLPから該当データブロックを議出し、メモリP
Mにセットする。一方、ファンクションデータとして入
力されたアドバンスキ−のキーコードは、判別部DCぱ
判別してアドバンスコードである場合には、ラツチRの
入力線路aをレベル“1”にし、且つ他の入力線路b,
c,dをレベル“0”としてラツチRにラツチさせる。
ラッチ状態に応じ、ゲート部GTは、先取り指示信号a
〜dのいずれかが供給された際、その供給信号に応じて
カウンタPC又はFCの値をアップカウント又はダウン
ウントさせるようゲートを開き信号線CLにクロックが
供給され得るようにし、且つ、カウンタPC、又はFC
に対しアップ又はダウンカウントを指示線up/dによ
って指示する。
初期動作の場合、上記データブロック位置を指定する“
1”,“1”信号により、メモリPMにデータブロック
DIIを格納してイニシャル信号iを発生する。
これにより上記の例ではアドバンスが指示されているか
ら、ゲート部GTは、カウンタPC及びFCに対し、ア
ップカウントを指示しておき、且つ、クロックはカウン
タPCにのみ供給するようにしておく。
このためイニシャル信号iがオアゲート○、ゲート部G
Tを介し、カウンタPCをアップカウントさせる。また
オアゲート○の出力は同時に謙出制御部RCを起動する
。これにより読出制御部RCはフロッピーディスクFL
PからカウンタPC及びFCに指示されるデータブロッ
クD12を検索して読出し、先取りメモリPFMに供給
する。一方、処理剤花Uは、表示部DP及びキーボード
KB及びメモリPMを使用して、該当データブロックD
IIのアップディト処理を前出の先取り処理と並行に行
うようにする。
該当データブロックDIIのアップディト処理が終了す
ると、終了信号pが処理部PUより出力される。この出
力信号pは、アップデイト処理のなされたデータブロッ
クDIIを出力メモリOMに自動転送させ、且つ、先取
りメモリPFMからメモリPMへ、先取りしたデータブ
ロックD12を自動転送させる起動信号となる。しかも
この信号pは、オアゲート○を介し、ゲート部GTを介
し、カウンタPCをカウントアップさせるとともに、謙
出制御剖舵Cに対する議取り起動信号ともなる。これに
よって、各先取りメモリPFM、メモリPMに格納され
ていたデータブロックは、各々図示されないメモリ制御
部が動作してメモリPM、OMにそれぞれ転送されると
ともに次のデータブロックD13が、順次1バイト毎先
取りされて、メモリPFMに転送される。
出力メモリOMに転送されたデータブロックDIIにつ
いて図示されないフロッピーディスク書込み制御部がフ
ロッピーディスクFLPのアップディト処理前のデータ
領域に書込み処理するようにされる。
ァドバンス方向の処理手順動作が続き、カウンタPCが
値“i”まで計数(処理手順がバックスベース動作であ
るときにはカウンタPCが“0”を計数)した後、オア
ゲート0に出力パルスがある場合、カウンタPCは、カ
ウンタFCに対し、クロックを供給し、且つゲート部G
Tはこの時アップカウントするようにしてあるから、カ
ウンタFCはカウントアップする。
以下同様にし、ファンクションデータとして第1図に図
示した白矢印方向bが指示されると、入力信号線bに対
するラツチがレベル“1”となり、各カウンタPC,F
Cをダウンカウントモードにする。
また、白矢印方向c又はdが指定される場合ゲート部G
TはカウンタFCのみアップカウントさせるようカウン
タFCのクロツク線側のゲートを開けカウンタPCのク
ロツク線側のゲートを閉成する。これにより、指定され
た処理手順に従ってカウンタPC及びFCが変化し、先
取り制御部PFCは、指定された処理手順に沿って順次
、次に処理されるデータブロックを先取りメモリPFM
にフロッピーディスクFLPより講出して転送する。
以上説明した様に本発明によれば、互いに連繋付けて構
築されたフロッピーディスク等外部記憶装置に格納され
たデータ群を、他のデータ群処理中に先取りして装置の
内部メモリ上に用意でき、内部メモリ間の転送処理は高
速であるために、オペレータの待ち時間を少なくするこ
とができると共に繁雑な次処理データブロックの指定を
その都度入力する手間が省ける格別な効果を奏する。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は実施例説明図で
ある。 図中、KBはキーボード、PFCは先取り制御部、FL
Pはフロッピーディスク、PFMは先取りメモリ、PM
は処理用のメモリ、PUは処理部、DPは表示部、DC
は判別部、Pはラツチ、GTはゲート部、PCとFCは
カゥンタ、RCは読出制御部、0はオアゲートである。 弟’図多Z因

Claims (1)

    【特許請求の範囲】
  1. 1 複数種の処理内容毎に設けられた処理手段と、複数
    のデータ群を有し、前記データ群を互いに他の複数のデ
    ータ群との連繋を構築して格納した外部記憶装置と、前
    記データ群の処理を前記処理手段によつて遂行する処理
    部とを有し、前記処理部は連繋した前記データ群を群間
    に渉つて順次処理するデータ処理装置において、 該デ
    ータ群の処理手順の方向を指定する手段と、処理中のデ
    ータ群の次に処理されるデータ群を前記外部記憶装置か
    ら読出す手段と、前記読出したデータ群を格納する先取
    りメモリとを設け、処理実行中に、前記指定手段から指
    定された手順方向に従つて、処理中のデータ群の次に実
    行されるデータ群を、前記外部記憶装置から読出して該
    先取りメモリに格納し、該先取りしたデータ群を使用し
    て次の処理を実行することを特徴とする処理対象データ
    先取り制御方式。
JP18781580A 1980-12-29 1980-12-29 処理対象デ−タ先取り制御方式 Expired JPS6036622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18781580A JPS6036622B2 (ja) 1980-12-29 1980-12-29 処理対象デ−タ先取り制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18781580A JPS6036622B2 (ja) 1980-12-29 1980-12-29 処理対象デ−タ先取り制御方式

Publications (2)

Publication Number Publication Date
JPS57111758A JPS57111758A (en) 1982-07-12
JPS6036622B2 true JPS6036622B2 (ja) 1985-08-21

Family

ID=16212717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18781580A Expired JPS6036622B2 (ja) 1980-12-29 1980-12-29 処理対象デ−タ先取り制御方式

Country Status (1)

Country Link
JP (1) JPS6036622B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0386656U (ja) * 1989-12-25 1991-09-02

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969855A (ja) * 1982-10-14 1984-04-20 Yokogawa Hokushin Electric Corp 高速デイスクデ−タアクセス方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0386656U (ja) * 1989-12-25 1991-09-02

Also Published As

Publication number Publication date
JPS57111758A (en) 1982-07-12

Similar Documents

Publication Publication Date Title
US4593354A (en) Disk cache system
JP3183993B2 (ja) ディスク制御システム
NL194901C (nl) Werkwijze voor het verlenen van prioriteiten aan en opslaan van opdrachten in een geheugeninrichting.
JPS6036622B2 (ja) 処理対象デ−タ先取り制御方式
IE61306B1 (en) Method and device to execute two instruction sequences in an order determined in advance
US5857213A (en) Method for extraction of a variable length record from fixed length sectors on a disk drive and for reblocking remaining records in a disk track
JPH0281130A (ja) マイクロプログラム更新方式
JPS6148741B2 (ja)
JPH11305954A (ja) 半導体記憶装置及び半導体記憶装置の書き換え制御方法
JPH04355818A (ja) データ入出力制御装置
JPS61175838A (ja) デ−タ処理方式
JP3022011B2 (ja) データバックアップシステム
JPS59123936A (ja) 移動制御方式
JPH02189658A (ja) キャッシュメモリ
JPH04199444A (ja) ファイル管理装置
JPS5841526B2 (ja) チヤネル指令語先取りバツフア制御方式
JPS6131894B2 (ja)
JP2636564B2 (ja) キャッシュメモリのムーブイン制御方式
JPS60176144A (ja) レジスタフアイル装置
JPH0364896B2 (ja)
JPS6047617B2 (ja) 情報処理装置
JPH06161897A (ja) ディスクキャッシュ装置の制御方法
JP2000250753A (ja) ディジタル信号処理装置
JPH04105117A (ja) データ入出力方式
JPH01295333A (ja) マイクロコンピュータシステム