JPS6034144B2 - Locking method for storage device access - Google Patents
Locking method for storage device accessInfo
- Publication number
- JPS6034144B2 JPS6034144B2 JP55187823A JP18782380A JPS6034144B2 JP S6034144 B2 JPS6034144 B2 JP S6034144B2 JP 55187823 A JP55187823 A JP 55187823A JP 18782380 A JP18782380 A JP 18782380A JP S6034144 B2 JPS6034144 B2 JP S6034144B2
- Authority
- JP
- Japan
- Prior art keywords
- lock
- recognition word
- storage device
- processing device
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Description
【発明の詳細な説明】
本発明は記憶装置内の共通領域を複数処理装置からアク
セスする方式に係り、特に、特定の処理装置が該共通領
域をロック機能を用いてアクセスしている場合に他の処
理装置から、該共通領域をロック機能を用いてアクセス
する時、該特定の処理装置の記憶装置アクセスの中断を
最少にする方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for accessing a common area in a storage device from multiple processing devices, and in particular, when a specific processing device is accessing the common area using a lock function, other processing devices may access the common area. The present invention relates to a method for minimizing interruptions in access to a storage device by a specific processing device when the common area is accessed by a specific processing device using a lock function.
従来の方式では、処理装置1がロック命令を使って主記
憶内の共通領域をアクセスしている場合に、他の処理装
置からロック機能を使って共通領域をアクセスしたい時
はロック命令を使い主記憶上の認識ワードを読みとりこ
の内容を解読し、処理装置1が使用中であることを知る
と、該処理装置1が該認識ワードを書きかえロック機能
を解除するまで、ブランチ命令とロック命令のループを
実行していた。In the conventional method, when processing device 1 uses a lock instruction to access a common area in main memory, when another processing device wants to access the common area using the lock function, the lock instruction is used to access the common area. When the recognition word in memory is read and its contents are decoded and it is learned that the processing device 1 is in use, branch instructions and lock instructions are executed until the processing device 1 rewrites the recognition word and releases the lock function. It was running a loop.
しかし、この方式であると他の処理装置が、ロック命令
を発行するたびに主記憶装置は処理装置1のアクセスを
中断し、前記の認識ワードを他の処理装置に送るための
アクセスを受けつけるため、処理装置1のアクセスがそ
の都度中断されるという欠点がある。本発明の目的は、
CPU−1のプログラムがロック機能を使い主記憶上の
共通領域をアクセスしている場合に、他のCPUのプロ
グラムから発せられるロック命令によるアクセス中断を
最少にすることを目的とするものであり、ストアスルー
方式のバッファ記憶装置の特徴をたくみに利用するもの
である。However, with this method, each time another processing device issues a lock command, the main memory suspends access from processing device 1 and accepts access to send the recognition word to the other processing device. , there is a drawback that access of the processing device 1 is interrupted each time. The purpose of the present invention is to
The purpose of this is to minimize access interruptions due to lock commands issued by programs of other CPUs when a program of CPU-1 uses the lock function to access a common area on main memory. This technology takes advantage of the characteristics of a store-through type buffer storage device.
この目的は、ストアスルー方式のバッファ記憶装置を有
する複数の処理装置よりなり、該複数の処理装置から共
通に使用される共通領域が主記憶装置に存在する情報処
理システムであって、特定の処理装置が前記主記憶装置
上の共通領域をロックして使用する場合は、ロックアク
セス命令により該主記憶装置内の認識ワードを読みとり
、他の処理装置からロックされていないことを確認し、
認識ワードをロック状態に書きかえ ‐て使用する記憶
装置のアクセスのロック方式において、各処理装置には
ロックアクセス中であることを記憶する記憶手段を備え
、前記ロックアクセス命令発行時に前記認識ワードが、
他の処理装置によりロックされていることを示す時、該
認識ワード又は該認識ワードを含む記憶ブロックをバッ
ファ記憶装置に格納し、他の処理装置から当該認識ワー
ド又は当該認識ワードを含む記憶ブロックの無効化が通
知された時、前記記憶手段の内容にもとづいて、再度ロ
ックアクセス命令を発行することを特徴とする記憶装置
アクセスのロック方式で達成される。ここで本発明の理
解を助けるためストアスルー方式のバッファ記憶装置に
ついて説明しておく。The purpose of this is to provide an information processing system consisting of a plurality of processing units each having a store-through type buffer storage device, in which a common area commonly used by the plurality of processing units exists in the main storage unit, and in which a specific processing When the device locks and uses a common area on the main storage device, reads the recognition word in the main storage device using a lock access instruction and confirms that it is not locked by another processing device;
Rewriting the recognition word to a locked state - In a locking method for accessing a storage device, each processing unit is provided with a storage means for storing that a lock access is in progress, and when the recognition word is issued when the lock access command is issued, ,
When indicating that the recognition word or the memory block containing the recognition word is locked by another processing device, the recognition word or the memory block containing the recognition word is stored in a buffer storage device, and the recognition word or the memory block containing the recognition word is stored from the other processing device. This is achieved by a storage device access locking method characterized in that when the invalidation is notified, a lock access command is issued again based on the contents of the storage means. Here, to help understand the present invention, a store-through type buffer storage device will be explained.
複数の処理装置が主記憶装置(一部共通領域でもよい)
を共通に使用し、かつそれぞれの処理装置がバッファ記
憶装置を有する場合に、特定の処理装置が主記憶装置の
内容を書き換える場合、他の処理装置が当該書き換える
記憶位置(記憶ブロック)の内容を自分のバッファ記憶
装置にとり込んでいる場合には特定の処理装置から他の
処理装置に対しその書き換えを行なう記憶位置(記憶ブ
ロック)の無効化を通知し、他の処理装置でバッファ記
憶装置と主記憶装置の内容の不一致が生じないようにし
ている。これをストアスルー方式のバッファ記憶装置の
一致処理と称している。本発明はこのストアスルー方式
のバッファ記憶装置の特徴を利用し、共通領域のロック
アクセス時に、認識ワードもしくは認識ワードを含む記
億フ。Multiple processing units serve as main memory (some common areas may be used)
are used in common, and each processing device has a buffer storage device, and when a specific processing device rewrites the contents of the main storage device, the other processing device writes the contents of the storage location (memory block) to be rewritten. If the data is being imported into its own buffer storage device, the specific processing device notifies the other processing device of the invalidation of the memory location (memory block) to be rewritten, and the other processing device shares the buffer storage device with the main one. This prevents discrepancies in the contents of the storage device. This is called matching processing in a store-through type buffer storage device. The present invention takes advantage of the characteristics of this store-through type buffer storage device, and stores a recognition word or a memory file containing the recognition word when lock accessing a common area.
ックにより他の処理装置が共通領域をロックして使用し
ていることがわかると、バッファ記憶装置に該認識ワー
ド(認識ワードを含む記憶ブロック)を記憶しておき、
他の処理装置から当該認識ワード(又は記憶ブロックの
無効化通知を受けて再びロックアクセス命令を出すよう
にすることにより、従来方式におけるロックアクセス命
令とブランチ命令によるループを行なうことなく、使用
中の処理装置のアクセス中断を減少させるようにするも
のである。以下本発明の実施例を図を用いて詳細に説明
する。When it is found by the lock that another processing device is locking and using the common area, the recognition word (memory block containing the recognition word) is stored in the buffer storage device,
By issuing a lock access command again upon receiving invalidation notification of the recognition word (or memory block) from another processing device, the lock access command in use can be canceled without the loop of lock access commands and branch commands in the conventional method. Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は本発明のブロック図である。FIG. 1 is a block diagram of the present invention.
図において、11はCPU−1、12はバッファ記憶1
、13はCPU−2、14はバッファ記憶装置2、15
はBIC(バッファ無効化機構)、16は認識ワード、
17は主記憶装置、18は共通領域、19はストアした
アドレス情報、11川まバッファ無効化信号である。第
2図は本発明の動作タイムチャートを示す図である。In the figure, 11 is CPU-1, 12 is buffer storage 1
, 13 is the CPU-2, 14 is the buffer storage device 2, 15
is BIC (buffer invalidation mechanism), 16 is recognition word,
17 is a main memory, 18 is a common area, 19 is stored address information, and 11 is a buffer invalidation signal. FIG. 2 is a diagram showing an operation time chart of the present invention.
図において、2 1はACLOOK(ロックアクセスに
よる命令)、22はBR(ブランチ命令)、24はLO
OK(ロック要求)、25は仮想ロック(実際にはロッ
クされない)、26はLKMSR(ロックアクセスによ
る主記憶からのフェツチ、即ち、この期間他のCPUか
らのアクセスは禁止される)、27はBSR(バッファ
記憶からのデータフェッチ)、28はMOV(主記憶か
らのデータフェッチ)、29はUNS(ロック要求が成
功しなかったことを示す。In the figure, 21 is ACLOOK (lock access instruction), 22 is BR (branch instruction), and 24 is LO
OK (lock request), 25 is a virtual lock (not actually locked), 26 is LKMSR (fetch from main memory by lock access, that is, access from other CPUs is prohibited during this period), 27 is BSR (data fetch from buffer storage), 28 is MOV (data fetch from main memory), and 29 is UNS (indicates that the lock request was not successful).
)21川まBSW(主記憶からのデータをバッファメモ
川こストアするタイミング)、211はINTLK(情
報をフリップフロツプ回路にセットする)、212は主
記憶アクセス禁止を示している。以下第1図実施例によ
り動作を説明する。) 21 indicates BSW (timing to store data from the main memory to the buffer memory), 211 indicates INTLK (sets information to the flip-flop circuit), and 212 indicates prohibition of access to the main memory. The operation will be explained below using the embodiment shown in FIG.
さて、処理装置(以下CPUと略称する)1 1のプロ
グラムがロック命令を用いて主記憶装置17内の共通領
域18をアクセスしている場合は、共通領域18を使用
していることを示すために、認識ワード16に“1”が
セットされている。Now, when the program of the processing unit (hereinafter abbreviated as CPU) 1 1 accesses the common area 18 in the main storage device 17 using a lock instruction, this indicates that the common area 18 is being used. "1" is set in the recognition word 16.
次にCPU13のプログラムが共通領域18をロック機
能を用いて使用する為にロック要求をし、認識ワードを
読みとるが前記CPUIIが使用している為、当該要求
は成功しない。ロック要求が受けつけられなかった時は
、この情報をINTLK21 1と称する記憶手段であ
るフリップフロップ回路にセットし、2度目にCPU1
3から発行されるロックアクセス命令ではロック要求を
発行せず、通常の主記憶17からのデータのフェッチと
同様にバッファ記憶14上に該当するデータを転送する
。以後CPUI Iがロックを解除するまでロック要求
を発行せずバッファ記憶14上で認識ワ−ド16のフェ
ッチを実行する。CPUIIがロックを解除する時は、
CPUIIより主記憶装置17上の認識ワード16に対
して“0”の内容がストアされる。この時、ストアした
アドレスがCPU18にも送信され、CPU13ではB
IC15によってそのアドレスに対応するバッファ記憶
14の内容が無効にされる。バッファ記憶14上の該当
する内容が無効化されたため、次にCPU13から認識
ワード16をフェツチするときは、主記憶17からデー
タを転送してくることになるが、主記憶17上の認識ワ
ード16の内容はすでに“0”となっているため、CP
U13ではロック要求が成功すると判断する。そこでC
PU13は再度ロック要求を発行し、バッファ記憶14
を使用しないで主記憶17より認識ワード16をフェツ
チし“0”であることを確認して自分がロックを得たこ
とを示すため認識ワード16に“1”をセットすること
により、他のCPIIからのアクセス中断を最少にする
。すなわち、CPUI Iの主記憶17のアクセスが、
CPU13からのロック要求によって中断させられるの
は最初の1回と最後に再度ロック要求を発行した時のみ
の2回となり、CPUIIの主記憶17のアクセス中断
は最少に抑えられる。尚、本実施例では本PU構成で説
明したがCPU構成がもっと多重になっても同様に本発
明の方式が可能である。Next, the program of the CPU 13 makes a lock request to use the common area 18 using the lock function and reads the recognition word, but the request is not successful because the CPU II is using it. When the lock request is not accepted, this information is set in a flip-flop circuit which is a storage means called INTLK211, and the second time the CPU1
In the lock access command issued from 3, no lock request is issued, and the corresponding data is transferred onto the buffer memory 14 in the same way as normal fetching of data from the main memory 17. Thereafter, the recognition word 16 is fetched from the buffer storage 14 without issuing a lock request until the CPU I releases the lock. When CPUII releases the lock,
The content of "0" is stored in the recognition word 16 on the main memory 17 by the CPU II. At this time, the stored address is also sent to the CPU 18, and the CPU 13
IC 15 invalidates the contents of buffer storage 14 corresponding to that address. Since the corresponding content on the buffer memory 14 has been invalidated, the next time the recognition word 16 is fetched from the CPU 13, the data will be transferred from the main memory 17; Since the content of is already “0”, CP
At U13, it is determined that the lock request is successful. So C
The PU 13 issues a lock request again and locks the buffer memory 14.
By fetching the recognition word 16 from the main memory 17 without using the lock, confirming that it is "0", and setting "1" in the recognition word 16 to indicate that the lock has been obtained, other CPII Minimize access interruption from. In other words, access to the main memory 17 of the CPU I is
Access to the main memory 17 of the CPU II is interrupted only twice, the first time and the last time the lock request is issued again, so that access to the main memory 17 of the CPU II is interrupted to a minimum. Although the present embodiment has been described using the present PU configuration, the method of the present invention can be similarly applied even if the CPU configuration becomes more multiplexed.
また、バッファ記憶装置に記憶する場合、認識ワード1
6は通常の如く該認識ワード16を含む記憶ブロックと
考えてもよくその場合でも当該記憶ブロックの無効化が
処理装置から通知されるときは認識ワードの書き換えで
ある確率が高く、ロック中のアクセス中断を減少させる
本発明の効果はそこなわれない。Also, when storing in a buffer storage device, recognition word 1
6 may be considered to be a memory block that includes the recognition word 16 as usual, but even in that case, when the processing unit notifies the invalidation of the memory block, there is a high probability that the recognition word is being rewritten, and access during locking. The effect of the present invention in reducing interruptions is not compromised.
以上説明したように本発明によれば、ロック中の処理装
置のアクセス中断を簡単な方法で減少させることができ
、その効果は大である。As described above, according to the present invention, interruption of access to a locked processing device can be reduced by a simple method, and the effect is significant.
第1図は本発明のブロック図である。
第2図は本発明の動作タイムチャートを示す図である。
記号の説明、11…・・・CPU−1、12……バッフ
ァ記憶1、13・・・・・・CPU−2、14・・・・
・・バッファ記憶2、15・・・・・・バッファ無効化
機構、16・・…・認識ワード、17・・・・・・主記
憶装置、18・・・・・・共通領域、19・・・・・・
ストアしたアドレス情報、110・・・・・・BIC(
バッファ無効化信号)、21・・・・・・ACLOCK
(ロックアクセスによる命令)、22・・・・・・BR
(ブランチ命令)、24・・・・・・LOCK(ロック
要求)、25・…・・仮想ロック(実際にはロックされ
ない)、26…・・・LKMSR(ロックアクセスによ
る主記憶からのフェッチ、即ち、この期間他のCPUか
らのアクセスは禁止される。)、27・・・・・・BS
R(バッファ記憶からのデータフェッチ)、28・・・
・・・MOV(主記憶からのデータフェッチ)、29・
・・・・・UNS(ロック要求が成功しなかったことを
示す。)210.・・…・既W(主記憶からのデー夕を
バッファメモ川こストアするタイミング)、211・・
・・・・INTLK(情報をフリップフロック回路にセ
ットする)、212・・・・・・主記憶アクセス禁止を
示す記号。努′図
漆Z図FIG. 1 is a block diagram of the present invention. FIG. 2 is a diagram showing an operation time chart of the present invention.
Explanation of symbols, 11... CPU-1, 12... Buffer storage 1, 13... CPU-2, 14...
... Buffer memory 2, 15 ... Buffer invalidation mechanism, 16 ... Recognition word, 17 ... Main storage device, 18 ... Common area, 19 ...・・・・・・
Stored address information, 110...BIC (
buffer invalidation signal), 21... ACLOCK
(Instruction by lock access), 22...BR
(branch instruction), 24...LOCK (lock request), 25...virtual lock (not actually locked), 26...LKMSR (fetch from main memory using lock access, i.e. , access from other CPUs is prohibited during this period), 27...BS
R (data fetch from buffer storage), 28...
...MOV (data fetch from main memory), 29.
...UNS (indicates that the lock request was not successful) 210.・・・・・・Already W (timing to store data from main memory in buffer memo), 211...
. . . INTLK (sets information in the flip-flop circuit), 212 . . . Symbol indicating main memory access prohibition. Tsutomu's lacquer Z map
Claims (1)
の処理装置よりなり、該複数の処理装置から共通に使用
される共通領域が主記憶装置に存在する情報処理システ
ムであつて、特定の処理装置が前記主記憶装置上の共通
領域をロツクして使用する場合は、ロツクアクセス命令
により該主記憶装置内の認識ワードを続みとり、他の処
理装置からロツクされていないことを確認し、認識ワー
ドをロツク状態に書きかえて使用する記憶装置アクセス
のロツク方式において、各処理装置にはロツクアクセス
中であることを記憶する記憶手段を備え、前記ロツクア
クセス命令発行時に前記認識ワードが他の処理装置によ
りロツクされていることを示す時、該認識ワード又は該
認識ワードを含む記憶ブロツクをバツフア記憶装置に格
納し、他の処理装置から当該認識ワード又は当該認識ワ
ードを含む記憶ブロツクの無効果が通知された時、前記
記憶手段の内容にもとづいて、再度ロツクアクセス命令
を発行することを特徴とする記憶装置アクセスのロツク
方式。1 An information processing system consisting of a plurality of processing devices each having a store-through type buffer storage device, in which a common area commonly used by the plurality of processing devices exists in the main storage device, wherein a specific processing device is When locking and using a common area on the main memory, use a lock access command to continue the recognition word in the main memory, confirm that it has not been locked by another processing device, and then lock the recognition word. In a locking method for storage device access that is used by rewriting the state, each processing device is provided with a storage means for storing the fact that the lock is being accessed, and when the lock access command is issued, the recognition word is locked by another processing device. When indicating that the recognition word or the memory block containing the recognition word is stored in the buffer storage device, the ineffectiveness of the recognition word or the memory block containing the recognition word is notified from another processing device. A locking method for accessing a storage device, characterized in that a lock access command is issued again based on the contents of the storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55187823A JPS6034144B2 (en) | 1980-12-29 | 1980-12-29 | Locking method for storage device access |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55187823A JPS6034144B2 (en) | 1980-12-29 | 1980-12-29 | Locking method for storage device access |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57111896A JPS57111896A (en) | 1982-07-12 |
JPS6034144B2 true JPS6034144B2 (en) | 1985-08-07 |
Family
ID=16212854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55187823A Expired JPS6034144B2 (en) | 1980-12-29 | 1980-12-29 | Locking method for storage device access |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6034144B2 (en) |
-
1980
- 1980-12-29 JP JP55187823A patent/JPS6034144B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57111896A (en) | 1982-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970011207B1 (en) | Method and apparatus for a register providing atomic access to set and clear individual bits of shared registers without software interlock | |
US5313602A (en) | Multiprocessor system and method of control over order of transfer of data between buffer storages | |
US5594884A (en) | Cache memory system having a plurality of ports | |
US4800490A (en) | Buffer storage control system having a priority circuit | |
JP4047281B2 (en) | How to synchronize cache memory with main memory | |
JP2000003302A (en) | Method for controlling exclusive access of common memory | |
IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
US5012410A (en) | Data processor with instruction cache memory | |
JPS6319058A (en) | Memory device | |
JPS6034144B2 (en) | Locking method for storage device access | |
JP3381079B2 (en) | Exclusive control system using cache memory | |
JPS5848289A (en) | Buffer memory controlling system | |
JPS6285372A (en) | Comparing and swapping system in multi-processor system | |
JPS6250863B2 (en) | ||
JP3226557B2 (en) | Multiprocessor system | |
JP3219422B2 (en) | Cache memory control method | |
JP3047992B2 (en) | Main memory key control method | |
JPS6135583B2 (en) | ||
JP2003256267A (en) | Data processing method, memory region search system using the same, and program | |
JPH03127126A (en) | Information processor | |
JPS59172029A (en) | Lock control system for asynchronous common bus | |
JPH0414147A (en) | Central arithmetic processor | |
JPH077365B2 (en) | Information processing equipment | |
JPS6326906B2 (en) | ||
JPH01319852A (en) | Shared resource control method and multiprocessor system |