JPS6285372A - Comparing and swapping system in multi-processor system - Google Patents

Comparing and swapping system in multi-processor system

Info

Publication number
JPS6285372A
JPS6285372A JP22611585A JP22611585A JPS6285372A JP S6285372 A JPS6285372 A JP S6285372A JP 22611585 A JP22611585 A JP 22611585A JP 22611585 A JP22611585 A JP 22611585A JP S6285372 A JPS6285372 A JP S6285372A
Authority
JP
Japan
Prior art keywords
comparison
data
signal line
processor
holding means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22611585A
Other languages
Japanese (ja)
Inventor
Susumu Shibazaki
進 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22611585A priority Critical patent/JPS6285372A/en
Publication of JPS6285372A publication Critical patent/JPS6285372A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To execute exclusive control by a comparing and swapping system,by controlling whether a rewriting processing of data which has been stored in a prescribed area can be executed or not, in accordance with a result of comparison of a comparing means. CONSTITUTION:A processor 1 which is not shown in the figure stores an address of a counting type semaphore in an address holding means 27 through a signal line 121, and also stores write data in a write data holding means 26 through a signal line 122. A decoding means 20 sends out a write instruction through a signal line 201 to a common storage device 5 which is not shown in the figure, and also sends out a write address through a signal line 252, and the write data through a signal line 253 from the means 27 and the means 26, respectively. As for the write instruction of the signal line 201, AND is taken with a result of comparison of the means 25 on a signal line 251 in an AND circuit 28, and a logical signal is sent out to a signal line 281. Accordingly, only when an output of the means 25 is '1', rewriting of the counting type semaphore of the device 5 is executed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムにおける共有記憶ア
クセス方式に関し、特にコンペアアンドスワップ方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a shared memory access method in a multiprocessor system, and particularly to a compare and swap method.

〔従来の技術〕[Conventional technology]

一般に、記憶装置を複数のプロセッサで共用するマルチ
プロセッサシステムでは、共有記憶装置上の共有資源を
複数のプロセンサが同時に且つ無条件でアクセスしない
ようにする為に、排他制御が行なわれている。
Generally, in a multiprocessor system in which a storage device is shared by multiple processors, exclusive control is performed to prevent multiple processors from simultaneously and unconditionally accessing shared resources on the shared storage device.

この排他制御の方式には各種のものが知られているが、
その中の一つにコンベアアンドスワンブ方式と呼ばれる
方式がある。この方式は、共有記憶装置上のある資源を
利用しようとするブロモ。
Various types of exclusive control methods are known, but
One of them is a method called the conveyor and swamp method. This method attempts to utilize certain resources on a shared storage device.

すは、先ず共有記憶装置上の指定したアドレスから始ま
る固定バイト長(通常4ハイド又は8バイ日の領域(共
有記憶領域)のデータと、自プロセッサで用意した同一
バイト長の比較用データとを比較し、一致している場合
は自プロセッサによるアクセスが可能と判断して他のプ
ロセッサからの同一資源に対するアクセスを禁止するた
めに同一バイト長の書込みデータで共有記憶領域の内容
を書き換え、一致していない場合は書き換えを行なわな
いようにする方式である。なお、上記共有記憶領域の読
出し動作と書き換え動作の間は他プロセツサによる共有
記憶領域へのアクセスは禁止されるので、共有記憶領域
のデータを書き換えるのは唯一のプロセッサに限定され
る。共有記憶領域への書き換えに成功したか否かはコン
ディションコード等によりプログラムで判定可能であり
、成功した場合のみシステム資源の参照や更新を行ない
、その後、コンペアアンドスワップ機能によって書き換
えた共有記憶領域のデータを最初の値に戻すことによゲ
てシステム資源の排他的な参照。
First, data of a fixed byte length (usually a 4-byte or 8-byte area (shared storage area)) starting from a specified address on the shared storage device and comparison data of the same byte length prepared by the own processor are If they match, it is determined that access by the own processor is possible, and the contents of the shared storage area are rewritten with write data of the same byte length to prohibit access to the same resource from other processors. This method prevents rewriting if the data in the shared storage area is not read and rewritten.Since access to the shared storage area by other processors is prohibited between the read operation and the rewrite operation of the shared storage area, the data in the shared storage area is Rewriting is limited to only one processor.Whether or not the rewriting to the shared storage area was successful can be determined by the program using condition codes, etc., and only if it is successful, the system resources are referenced and updated, and then , exclusive reference to system resources by returning the data in the shared storage area that has been rewritten by the compare-and-swap function to its original value.

更新を実現している。Achieving updates.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、上述した従来のコンペアアンドスワップ方式
では、比較するデータのバイト長が固定であるために、
その固定バイト長の中に比較用データが作成できないフ
ィールドが存在するような場合にはコンペアアンドスワ
ップ方式を適用できず、比較用データの全てのフィール
ドが作成できるような限定された場合にしか適用できな
いという著しい欠点を持っていた。
By the way, in the conventional compare-and-swap method mentioned above, the byte length of the data to be compared is fixed, so
The compare-and-swap method cannot be applied if there are fields within the fixed byte length for which comparison data cannot be created, and is only applicable in limited cases where all fields of comparison data can be created. It had the notable drawback of not being able to do so.

比較用データの全てのフィールドを作成できない例とし
ては、例えば第3図に示すような形式の計数型セマフォ
90が共存記憶領域に格納されている場合があげられる
。この計数型セマフォ90は、セマフォ計数値901と
最終セマフォ使用プロセス識別名902のフィールドか
ら構成されており、排他的に参照、更新されなくてはな
らないとすると、セマフォ計数値901はそのセマフォ
が成るプロセスにより使用されていない通常の場合、値
「0」であるから比較用データのうちセマフォ計数値9
01に対応するフィールドは作成可能であるが、セマフ
ォ使用プロセス識別名902の値は一般には予測できな
い。よって、このような場合はコンペアアンドスワップ
方式を使用することができない。
An example in which all fields of comparison data cannot be created is, for example, a case where a counting type semaphore 90 of the format shown in FIG. 3 is stored in a coexisting storage area. This counting type semaphore 90 is composed of fields of a semaphore count value 901 and a last semaphore user process identification name 902, and if it must be exclusively referenced and updated, the semaphore count value 901 is the field of the semaphore. Normally, when it is not used by a process, the value is "0", so the semaphore count value is 9 in the comparison data.
Although a field corresponding to 01 can be created, the value of the semaphore using process identification name 902 is generally unpredictable. Therefore, in such a case, the compare and swap method cannot be used.

本発明はこのように比較データが作成できないフィール
ドが存在する場合にもコンペアアンドスワップ方式によ
る排他制御が可能なようにすることを目的とする。
An object of the present invention is to enable exclusive control using the compare-and-swap method even when there are fields for which comparison data cannot be created.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記目的を達成するために、他のブロモ、すと
共用する共存記憶装置上の共存資源をアクセスする際に
、前記共有記憶装置上の所定の領域に格納されたデータ
と自プロセッサで用意した比較用データとを比較し、所
定の比較結果が得られたときに限り前記所定の領域に格
納されたデータを自プロセッサの所定のデータで書き換
えて前記共有資源をアクセスするように構成されたマル
チプロセッサシステムにおけるコンペアアンドスワップ
方式において、 前記所定の領域に格納されたデータと自プロセッサで用
意した比較用データとの比較すべきフィールドを指示す
る比較マスクデータを格納する比較マスクデータ保持手
段と、 前記所定の領域に格納されたデータと前記自プロセッサ
で用意された比較用データとを前記比較マスクデータ保
持手段に保持された比較マスクデータの内容に従って比
較する比較手段とを設け、該比較手段の比較結果に従っ
て前記所定の領域に格納されたデータの書き換え処理の
実行可否を制御するように構成する。
In order to achieve the above-mentioned object, the present invention provides a system for processing data stored in a predetermined area on the shared storage device and the own processor when accessing coexisting resources on a coexisting storage device shared with another processor. The shared resource is accessed by comparing the comparison data with prepared comparison data and rewriting the data stored in the predetermined area with predetermined data of the own processor only when a predetermined comparison result is obtained. In a compare-and-swap method in a multiprocessor system, the present invention further comprises a comparison mask data holding means for storing comparison mask data indicating a field to be compared between data stored in the predetermined area and comparison data prepared by the own processor; , a comparison means for comparing the data stored in the predetermined area and the comparison data prepared by the own processor according to the content of the comparison mask data held in the comparison mask data holding means, the comparison means The configuration is configured to control whether or not the rewriting process of the data stored in the predetermined area can be executed according to the comparison result.

〔作用〕[Effect]

比較用データの全てのフィールドを作成できない場合、
作成できないフィールドをマスクするような比較マスク
データを比較マスクデータ保持手段に格納すれば、その
フィールドは比較の対象から外され、他のフィールドの
比較結果のみに応じて共有記憶領域に格納されたデータ
の書き換え処理の実行可否を制御できる。
If you cannot create all fields for comparison data,
If comparison mask data that masks fields that cannot be created is stored in the comparison mask data storage means, that field will be excluded from comparison, and the data stored in the shared storage area will be stored only in accordance with the comparison results of other fields. You can control whether or not the rewriting process can be executed.

〔実施例〕〔Example〕

第2図は本発明のマルチプロセッサシステムの実施例を
示すブロック図である。このマルチプロセッサシステム
は、二つのブロセ、す1,3と、二つの共有記憶アクセ
ス制御部2.4と、共有記憶装置5とから構成されてお
り、プロセッサlと共有記憶アクセス制御部2間は信号
線120〜123により、プロセッサ3と共有記憶アク
セス制御部4間は信号線340〜343により、共有記
憶アクセス制御部2と共有記憶装置5間は信号線250
〜253゜520により、共有記憶アクセス制御部4と
共有記憶装置5間は信号線450〜453,540によ
り、共有記憶アクセス制御部2と共有記憶アクセス制御
部4間は信号線240.420によりそれぞれ接続され
ている。
FIG. 2 is a block diagram showing an embodiment of the multiprocessor system of the present invention. This multiprocessor system consists of two processors 1 and 3, two shared memory access control units 2.4, and a shared storage device 5. Signal lines 120 to 123 are used to connect the processor 3 and the shared memory access control unit 4, signal lines 340 to 343 are used to connect the shared memory access control unit 2 and the shared storage device 5, and signal lines 250 are used to connect the shared memory access control unit 2 and the shared storage device 5.
~253°520, signal lines 450 to 453,540 are connected between the shared memory access control unit 4 and the shared memory device 5, and signal lines 240,420 are connected between the shared memory access control unit 2 and the shared memory access control unit 4, respectively. It is connected.

第1図は共有記憶アクセス制御部2の実施例のブロック
図であり、共有記憶アクセス制御部4も同様な構成とす
ることができる。この共有記憶アクセス制御部2は、同
図に示すようにデコード手段20と、アクセス禁止手段
21と、続出しデータ保持手段22と、比較データ保持
手段23と、比較マスクデータ保持手段24と、比較手
段25と、書込みデータ保持手段26と、アドレス保持
手段27と、アンド回路28とから構成されている。こ
こで、アドレス保持手段27.書込みデータ保持手段2
6.比較データ保持手段23.読出しデータ保持手段2
2は各々4バイト幅のレジスタで構成され、比較マスク
データ保持手段24はその4バイトレジスタの各1バイ
トにそれぞれ1ビツトが対応する計4ビットのレジスタ
で構成され、実際に比較するバイトに対応するビットに
は値「1」を、比較しないバイトに対応するビットには
値「0」を設定するものとする。
FIG. 1 is a block diagram of an embodiment of the shared memory access control section 2, and the shared memory access control section 4 can also have a similar configuration. As shown in the figure, this shared memory access control section 2 includes a decoding means 20, an access prohibiting means 21, a successive data holding means 22, a comparison data holding means 23, a comparison mask data holding means 24, and a comparison mask data holding means 24. It is composed of means 25, write data holding means 26, address holding means 27, and AND circuit 28. Here, the address holding means 27. Write data holding means 2
6. Comparison data holding means 23. Read data holding means 2
2 consists of registers each having a width of 4 bytes, and the comparison mask data holding means 24 consists of a total of 4-bit registers in which 1 bit corresponds to each 1 byte of the 4-byte registers, and corresponds to the bytes to be actually compared. The value "1" is set to the bit that corresponds to the byte to be compared, and the value "0" is set to the bit corresponding to the byte that is not compared.

次に、第1図のプロセッサ1が共有記憶装置5をアクセ
スする場合を例にとり本実施例の動作を説明する。尚、
コンペアアンドスワップを行なう共有記憶装置5のデー
タは、第3図に示した計数型セマフォ90とし、セマフ
ォ計数値901.最終セマフォ使用プロセス識別名90
2が共に2バイトとする。
Next, the operation of this embodiment will be explained using an example in which the processor 1 in FIG. 1 accesses the shared storage device 5. still,
The data in the shared storage device 5 to be compared and swapped is the counting type semaphore 90 shown in FIG. 3, and the semaphore count value 901. Last semaphore user process identification name 90
2 are both 2 bytes.

先ず、プロセッサ1は信号線121を介して計数型セマ
フォ90のアドレスをアドレス保持手段27に、信号!
122を介して書込みデータを書込みデータ保持手段2
6に、同じく信号線122を介して比較データ(16進
数ro0000000J )を比較データ保持手段23
に、信号線123を介して2進数rlloOJの比較マ
スクデータを比較マスクデータ保持手段24にそれぞれ
格納する。
First, the processor 1 sends the address of the counting semaphore 90 to the address holding means 27 via the signal line 121, and sends the signal !
122 and write data holding means 2.
6, the comparison data (hexadecimal number ro0000000J) is transferred to the comparison data holding means 23 via the signal line 122.
Then, the comparison mask data of the binary number rlloOJ is stored in the comparison mask data holding means 24 via the signal line 123.

次にプロセッサlは信号線120を介してコンベアアン
トスワンプリクエストをデコード手段20へ伝える。こ
のとき、他の共有記憶アクセス制御部4から信号線42
0を介してアクセス禁止指示がアクセス禁止手段21に
送出されていれば、デコード手段20はコンペアアンド
スワップリクエストを受付けずプロセッサlのアクセス
は待たされる。一方、他の共有記憶アクセス制御部4か
らのアクセス禁止指示がアクセス禁止手段21に送出さ
れていなければ、デコード手段20は他の共有記憶アク
セス制御部4へ信号線240を介してアクセス禁止指示
を送出する。
Processor l then transmits the conveyor ant swamp request to decoding means 20 via signal line 120. At this time, the signal line 42 is
If the access prohibition instruction has been sent to the access prohibition means 21 via 0, the decoding means 20 will not accept the compare and swap request and the access by the processor 1 will be awaited. On the other hand, if the access prohibition instruction from another shared memory access control section 4 is not sent to the access prohibition means 21, the decoding means 20 sends an access prohibition instruction to the other shared memory access control section 4 via the signal line 240. Send.

このアクセス禁止指示を送出すると、次にデコード手段
20は、共有記憶装置5に対して信号′41A250を
介して読出し指示を送出し、これと同時に信号m252
を介して読出しアドレスを主記憶装置5に送出させる。
After sending this access prohibition instruction, the decoding means 20 next sends a read instruction to the shared storage device 5 via the signal '41A250, and at the same time, the decoding means 20 sends a read instruction to the shared storage device 5 via the signal '41A250.
The read address is sent to the main memory device 5 via.

これに対する共有記憶装置5からの読出しデータである
計数型セマフォ90の内容は信号線520を介して読出
しデータ保持手段22に格納される。
The contents of the counting type semaphore 90, which is read data from the shared storage device 5 for this, are stored in the read data holding means 22 via the signal line 520.

比較手段25は、比較マスクデータ保持手段24で値r
lJのビットに対応したバイトのみの比較を行ない、一
致していれば、信号線251に値「1」を送出する。今
、比較データの上位2バイトは、r 0000 Jであ
り、セマフォ計数値901がr 0000 J(つまり
使用しているプロセスが無い状B)ならば、一致が検出
される。
The comparison means 25 stores the value r in the comparison mask data holding means 24.
Only the bytes corresponding to the bits of lJ are compared, and if they match, a value "1" is sent to the signal line 251. Now, the upper two bytes of the comparison data are r 0000 J, and if the semaphore count value 901 is r 0000 J (that is, state B where no process is using it), a match is detected.

デコード手段20は、上記比較手段25の出力が確定し
たタイミングにおいて共有記憶装置5に対し信号線20
1を介して書込み指示を送出し、また信号線252を介
して書込みアドレスと、信号線253を介して書込みデ
ータをそれぞれアドレス保持手段27.書込みデータ保
持手段26から送出させる。
The decoding means 20 transmits the signal line 2 to the shared storage device 5 at the timing when the output of the comparison means 25 is determined.
1, the write address is sent through the signal line 252, and the write data is sent through the signal line 253 to the address holding means 27.1. The data is sent from the write data holding means 26.

信号線201の書込み指示は、アンド回路28において
信号線251上の比較手段25の比較結果と論理積がと
られ、その論理積信号が信号線281に送出される。従
って、比較手段25の出力がrlJのときに限り、共存
記憶装置5の計数型セマフォ90の書き換えが行なわれ
る。
The write instruction on the signal line 201 is ANDed with the comparison result of the comparison means 25 on the signal line 251 in the AND circuit 28, and the AND signal is sent to the signal line 281. Therefore, only when the output of the comparing means 25 is rlJ, the counting type semaphore 90 of the coexisting storage device 5 is rewritten.

このように動作することによって、比較マスクデータ保
持手段24で値「0」に対応したバイトは比較の対象と
ならないので、比較データ保持手段23の下位2バイト
は無視され、最終セマフォ使用プロセス識別名902に
かかわりなく、コンペアアンドスワップ方式を使用する
ことができる。
By operating in this way, the bytes corresponding to the value "0" in the comparison mask data holding means 24 are not compared, so the lower two bytes of the comparison data holding means 23 are ignored, and the last semaphore using process identification name is Regardless of 902, a compare and swap method can be used.

〔発明の効果] 以上説明したように、本発明によれば、コンペアアンド
スワップ方式において比較するデータの任意のフィール
ドをマスクすることができるから、比較データが作成で
きないフィールドが存在してもコンペアアンドスワップ
方式を使用することができ、コンペアアンドスワップ方
式の適用範囲を拡大することができる効果がある。
[Effects of the Invention] As explained above, according to the present invention, it is possible to mask any field of data to be compared in the compare and swap method, so even if there is a field for which comparison data cannot be created, the compare and swap method is not performed. A swap method can be used, and the scope of application of the compare and swap method can be expanded.

【図面の簡単な説明】 第1図は共有記憶アクセス制御部2の実施例のブロック
図、 第2図は本発明を適用したマルチプロセッサシステムの
一例を示すブロック図および、第3図は計数型セマフォ
の説明図である。 図において、1.3はプロセッサ、2,4は共有記憶ア
クセス制御部、5は共有記憶装置、20はデコード手段
、21はアクセス禁止手段、22は続出しデータ保持手
段、23は比較データ保持手段、24は比較マスクデー
タ保持手段、25は比較手段、26は書込みデータ保持
手段、27はアドレス保持手段、28はアンド回路であ
る。
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram of an embodiment of the shared memory access control unit 2, FIG. 2 is a block diagram showing an example of a multiprocessor system to which the present invention is applied, and FIG. 3 is a counting type It is an explanatory diagram of a semaphore. In the figure, 1 and 3 are processors, 2 and 4 are shared memory access control units, 5 is a shared storage device, 20 is a decoding means, 21 is an access prohibiting means, 22 is a successive data holding means, and 23 is a comparison data holding means , 24 is comparison mask data holding means, 25 is comparison means, 26 is write data holding means, 27 is address holding means, and 28 is an AND circuit.

Claims (1)

【特許請求の範囲】 他のプロセッサと共用する共有記憶装置上の共有資源を
アクセスする際に、前記共有記憶装置上の所定の領域に
格納されたデータと自プロセッサで用意した比較用デー
タとを比較し、所定の比較結果が得られたときに限り前
記所定の領域に格納されたデータを自プロセッサの所定
のデータで書き換えて前記共有資源をアクセスするよう
に構成されたマルチプロセッサシステムにおけるコンペ
アアンドスワップ方式において、 前記所定の領域に格納されたデータと自プロセッサで用
意した比較用データとの比較すべきフィールドを指示す
る比較マスクデータを格納する比較マスクデータ保持手
段と、 前記所定の領域に格納されたデータと前記自プロセッサ
で用意された比較用データとを前記比較マスクデータ保
持手段に保持された比較マスクデータの内容に従って比
較する比較手段とを設け、該比較手段の比較結果に従っ
て前記所定の領域に格納されたデータの書き換え処理の
実行可否を制御するようにしたことを特徴とするマルチ
プロセッサシステムにおけるコンペアアンドスワップ方
式。
[Scope of Claims] When accessing a shared resource on a shared storage device shared with other processors, data stored in a predetermined area on the shared storage device and comparison data prepared by the own processor are used. A comparison and comparison method in a multiprocessor system configured to access the shared resource by rewriting data stored in the predetermined area with predetermined data of its own processor only when a predetermined comparison result is obtained. In the swap method, a comparison mask data holding means for storing comparison mask data indicating a field to be compared between data stored in the predetermined area and comparison data prepared by the own processor; and comparison means for comparing the comparison data prepared by the own processor with the comparison data prepared by the own processor according to the contents of the comparison mask data held in the comparison mask data holding means, and according to the comparison result of the comparison means, A compare-and-swap method in a multiprocessor system characterized by controlling whether or not to execute rewriting processing of data stored in an area.
JP22611585A 1985-10-09 1985-10-09 Comparing and swapping system in multi-processor system Pending JPS6285372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22611585A JPS6285372A (en) 1985-10-09 1985-10-09 Comparing and swapping system in multi-processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22611585A JPS6285372A (en) 1985-10-09 1985-10-09 Comparing and swapping system in multi-processor system

Publications (1)

Publication Number Publication Date
JPS6285372A true JPS6285372A (en) 1987-04-18

Family

ID=16840067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22611585A Pending JPS6285372A (en) 1985-10-09 1985-10-09 Comparing and swapping system in multi-processor system

Country Status (1)

Country Link
JP (1) JPS6285372A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301657A (en) * 1993-02-22 1994-10-28 Internatl Business Mach Corp <Ibm> Method for parallel management
JP2009134771A (en) * 2005-12-01 2009-06-18 Sony Computer Entertainment Inc Technology for implementing atomic compare and swap instruction using specific processor
US7940706B2 (en) 2001-10-01 2011-05-10 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
JP2012531682A (en) * 2009-12-22 2012-12-10 インテル・コーポレーション SIMD vector synchronization
JP2020506483A (en) * 2017-02-08 2020-02-27 エイアールエム リミテッド Compare and swap transaction

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301657A (en) * 1993-02-22 1994-10-28 Internatl Business Mach Corp <Ibm> Method for parallel management
US9253046B2 (en) 1998-09-10 2016-02-02 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
US9565013B2 (en) 1998-09-10 2017-02-07 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
US9860315B2 (en) 1998-09-10 2018-01-02 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
US7940706B2 (en) 2001-10-01 2011-05-10 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
US8341188B2 (en) 2001-10-01 2012-12-25 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
US10491675B2 (en) 2001-10-01 2019-11-26 International Business Machines Corporation Controlling the state of duplexing of coupling facility structures
JP2009134771A (en) * 2005-12-01 2009-06-18 Sony Computer Entertainment Inc Technology for implementing atomic compare and swap instruction using specific processor
JP2012531682A (en) * 2009-12-22 2012-12-10 インテル・コーポレーション SIMD vector synchronization
JP2014059902A (en) * 2009-12-22 2014-04-03 Intel Corp Synchronizing simd vectors
US8996845B2 (en) 2009-12-22 2015-03-31 Intel Corporation Vector compare-and-exchange operation
JP2020506483A (en) * 2017-02-08 2020-02-27 エイアールエム リミテッド Compare and swap transaction

Similar Documents

Publication Publication Date Title
JPS6133218B2 (en)
EP0431326A2 (en) Inter-processor interrupts in an n-element multi-processor
US4670836A (en) Device for detecting an overlap of operands to be accessed
JPS6285372A (en) Comparing and swapping system in multi-processor system
JPS58197553A (en) Program monitor
JP4122968B2 (en) Common resource access method, common resource access method, and program
JP3585510B2 (en) Program execution management device and program execution management method
JPH05134930A (en) Memory protecting device
JPS634219B2 (en)
JPH06266620A (en) Exclusive control system using cache memory
JP2587468B2 (en) Lock data setting device
JPH01125633A (en) System for debugging multi-processing system
JPH059815B2 (en)
JPH06139084A (en) Information processor
JPS6215644A (en) Cache memory control circuit
JP2973227B2 (en) Exclusive control instruction execution method
JPS62274445A (en) Privilege protection system in microcomputer system
JPS6238743B2 (en)
JPH07146839A (en) Dma circuit
JPH03127126A (en) Information processor
JPS60220423A (en) Processing system of flml instruction
JPH0664552B2 (en) Information processing device invalidation processing method
JPH1027153A (en) Bus transfer device
JPS61165155A (en) Storage key access controlling system
JPS6115235A (en) Central processor