JPS6032566A - 入力監視回路 - Google Patents
入力監視回路Info
- Publication number
- JPS6032566A JPS6032566A JP14115683A JP14115683A JPS6032566A JP S6032566 A JPS6032566 A JP S6032566A JP 14115683 A JP14115683 A JP 14115683A JP 14115683 A JP14115683 A JP 14115683A JP S6032566 A JPS6032566 A JP S6032566A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、直流コンへ−夕の入力監視回路に関し、特に
入力側と出力側とが電気的に分離されたコン／−−タに
おいて、入力側と分離され、出力側と結合された検出信
号によって入力側の異常を検出するための回路に関する
。
入力側と出力側とが電気的に分離されたコン／−−タに
おいて、入力側と分離され、出力側と結合された検出信
号によって入力側の異常を検出するための回路に関する
。
従来、この種の入力監視回路は、第１図に示すように、
ＤＣ−ＤＣＣコン−夕６の入力電圧Ｅがら基準電圧回路
７によって基準電圧を作成し、該基準電圧回路７の出力
する基準電圧と入力電圧Ｅとを比較回路８で比較して入
力電圧の異常を検出し、比較回路８の出力を１次−２次
信号変換回路９に入力させて入力側と電気的に分離され
た検出信号に変換して出力するようにしている。１次−
２次信号変換回路９には、一般にフォトカプラを使用し
た回路が使用される。一般にＤＣ−ＤＣコンバータの入
力は、高電圧の場合が多いため、［：述の従来回路は、
使用素子およびバイアス電源回路の選択が困難であり、
また、１次−２次信号変換回路９が必要なため回路が煩
雑になるという欠点がある。
ＤＣ−ＤＣＣコン−夕６の入力電圧Ｅがら基準電圧回路
７によって基準電圧を作成し、該基準電圧回路７の出力
する基準電圧と入力電圧Ｅとを比較回路８で比較して入
力電圧の異常を検出し、比較回路８の出力を１次−２次
信号変換回路９に入力させて入力側と電気的に分離され
た検出信号に変換して出力するようにしている。１次−
２次信号変換回路９には、一般にフォトカプラを使用し
た回路が使用される。一般にＤＣ−ＤＣコンバータの入
力は、高電圧の場合が多いため、［：述の従来回路は、
使用素子およびバイアス電源回路の選択が困難であり、
また、１次−２次信号変換回路９が必要なため回路が煩
雑になるという欠点がある。
第２図に示すように、交流入力を整流平滑回路１によつ
整流平滑してＤＣ−ＤＣコン／＜−夕２に入力させるよ
うな場合は、整流平滑回路ｌに人力する交流入力を電源
変成器３によって変圧し、かつ、入力端と出力側とを電
気的に分離することが可能である。この場合は、入力異
常検出回路４によって交＋１＋ｉＬ入力の低下を検出す
ることができる。
整流平滑してＤＣ−ＤＣコン／＜−夕２に入力させるよ
うな場合は、整流平滑回路ｌに人力する交流入力を電源
変成器３によって変圧し、かつ、入力端と出力側とを電
気的に分離することが可能である。この場合は、入力異
常検出回路４によって交＋１＋ｉＬ入力の低下を検出す
ることができる。
入力異常検出回路４は電源変成器３でＮ２ ／Ｎ１（Ｎ
ｌ、Ｎ２は′１１１源変成器３の１次２次巻線数）に変
圧された低電圧の交流を余波整流し、平滑化した後基準
電圧と比較することによって交流入力電圧を監視するか
、または、前記余波整流出力を別に設けた基準波形と比
較して交流入力の瞬断。
ｌ、Ｎ２は′１１１源変成器３の１次２次巻線数）に変
圧された低電圧の交流を余波整流し、平滑化した後基準
電圧と比較することによって交流入力電圧を監視するか
、または、前記余波整流出力を別に設けた基準波形と比
較して交流入力の瞬断。
低下客を検出する。従って、高電圧の回路素子は不要で
あるが、高価な電源変成器が必要である。
あるが、高価な電源変成器が必要である。
また、人力異常検出回路４がＤＣ−ＤＣコンバータ２と
分離されていて、入力異常検出回路４の平滑回路の時定
数と整流平滑回路１の平滑回路の時定数とか異なること
等により、様々な条件下で交流入力の瞬断、低下が生じ
たときに、整流平滑回路１の出力がＤＣ−ＤＣＣコン−
夕２の出力を不確実にする電圧に低下するよりも、早過
ぎたり、または遅過ぎる異畠検出がなされるという欠点
がある。
分離されていて、入力異常検出回路４の平滑回路の時定
数と整流平滑回路１の平滑回路の時定数とか異なること
等により、様々な条件下で交流入力の瞬断、低下が生じ
たときに、整流平滑回路１の出力がＤＣ−ＤＣＣコン−
夕２の出力を不確実にする電圧に低下するよりも、早過
ぎたり、または遅過ぎる異畠検出がなされるという欠点
がある。
本発明の目的は、」二連の従来の欠点を解決し、簡単な
回路によって、入力端と電気的に分離された検出信号が
得られ、かつ、入力の瞬断、低ド等を確実に監視するこ
とができる入力監視回路を提供することにある。
回路によって、入力端と電気的に分離された検出信号が
得られ、かつ、入力の瞬断、低ド等を確実に監視するこ
とができる入力監視回路を提供することにある。
発明の構成
本発明の監視回路は、入力変成器の１次巻線に直列に接
続され周期的に開閉する半導体スイッチと、ｎ１１記入
力変成器の２次巻線出力を整流平滑して出力する整流平
滑回路とを備えたコンバータの入力を監視するための入
力監視回路において、ｎ１ノ記入力変成器の２次＠線の
出力を基準電圧と比較する比較回路と、前記半導体スイ
ッチのオン期間内にサンプリングパルスを発生するサン
プリングパルス発生回路と、該サンプリングパルス発生
回路の出力と前記比較回路の出力とな入力するアンド回
路とを備えて、該アンド回路の出力によって入力電圧の
低下を検出することを特徴とする。
続され周期的に開閉する半導体スイッチと、ｎ１１記入
力変成器の２次巻線出力を整流平滑して出力する整流平
滑回路とを備えたコンバータの入力を監視するための入
力監視回路において、ｎ１ノ記入力変成器の２次＠線の
出力を基準電圧と比較する比較回路と、前記半導体スイ
ッチのオン期間内にサンプリングパルスを発生するサン
プリングパルス発生回路と、該サンプリングパルス発生
回路の出力と前記比較回路の出力とな入力するアンド回
路とを備えて、該アンド回路の出力によって入力電圧の
低下を検出することを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第３図は、本発明の一実施例を示すブロック図である。
すなわち、ＤＣ−ＤＣコンバータ６は、従来と同様に、
入力変成器１１の１次巻線（巻数Ｎｌ）に直列に接続さ
れたトランジスタ１２を周ノＵ１的に開閉して、２次巻
線（巻数Ｎ２）出力を整流平滑回路１３によって整流お
よび平滑化して出力する。入力監視回路１７は、サンプ
リングパルス発生回路１４．比較回路１５および２人カ
アント回路１６から構成される。比較回路１５は、入力
変成器１１の２次巻線の出力Ａを一定の基準電圧Ｂと比
較し、ＡがＢより低いときは出力Ｃをハイレベルとする
。サンプリングパルス発生回路１４は、トランジスタ１
２のオン期間内に比較回路１５の出力をサンプリングす
るためのサンプリングパルスを発生する回路である。該
サンプリングパルスの立上りは、トランジスタ１２のオ
ン駆動パルスの前縁よりトランジスタ１２のターンオン
１−１６問および入力変成器１１の２次巻線出力の遅れ
分を見込んで若干遅れるように設定されている。トラン
ジスタ１２および入力変成器１１か理想的な場合は、ト
ランジスタ１２の周期的なオン駆動パルスをサンプリン
グパルスとして使用してもよいことは勿論である。
入力変成器１１の１次巻線（巻数Ｎｌ）に直列に接続さ
れたトランジスタ１２を周ノＵ１的に開閉して、２次巻
線（巻数Ｎ２）出力を整流平滑回路１３によって整流お
よび平滑化して出力する。入力監視回路１７は、サンプ
リングパルス発生回路１４．比較回路１５および２人カ
アント回路１６から構成される。比較回路１５は、入力
変成器１１の２次巻線の出力Ａを一定の基準電圧Ｂと比
較し、ＡがＢより低いときは出力Ｃをハイレベルとする
。サンプリングパルス発生回路１４は、トランジスタ１
２のオン期間内に比較回路１５の出力をサンプリングす
るためのサンプリングパルスを発生する回路である。該
サンプリングパルスの立上りは、トランジスタ１２のオ
ン駆動パルスの前縁よりトランジスタ１２のターンオン
１−１６問および入力変成器１１の２次巻線出力の遅れ
分を見込んで若干遅れるように設定されている。トラン
ジスタ１２および入力変成器１１か理想的な場合は、ト
ランジスタ１２の周期的なオン駆動パルスをサンプリン
グパルスとして使用してもよいことは勿論である。
次に、木実施例の動作について説明する。トランジスタ
１２が（図示されない）周期的な駆動パルス発生回路の
出力する駆動パルスによってオンすると、直流入力電圧
Ｅが入力変成器１１の１次＠線に印加され、入力変成器
１１の２次巻線には、Ｅ −Ｎ２ ／Ｎｌの電圧か出力
される。この電圧が前記基準電圧Ｂより高いときは、比
較回路１５の出力はローレベルであり、２人力アント回
路１６の出力もローレベルとなる。トランジスタ１２の
オフ期間においては、入力変成器１１の２次巻線には、
入力変成器１１の１次電流の遮断等によって、逆極性の
電圧等が出力され、比較回路１５の出力がハイレベルに
なることもあるが、このとき２人力アント回路１６には
サンプリングパルス発生回路１４からサンプリングパル
スＤが供給されていないから、２人力アント回路１６の
出力はローレベルのままである。しかし、直流入力Ｅか
所定電圧より低下したときは、トランジスタ１２のオン
時に入力変成器１１の２次巻線出力Ａか基準電圧Ｂより
低くなることによって比較回路１５の出力Ｃがハイレヘ
ルとなり、サンプリングパルス発生回路１４の出力する
サンプリングパルスによって２人力アンド回路１６の出
力に検出信号Ｆが出力される。該検出信号Ｆは、入力変
成器１１の入力側とは電気的に分離されている。また、
Ｌ配路回路は、高耐電圧素子を使用する必要かない。本
回路は、交流入力を整流して直流コンバータに入力させ
るような場合においても、直流コンへ−タ入力電圧の低
下を検出することによって間接的に交流入力の低下を監
視することができることは勿論である。この場合直流コ
ンへ−夕の人力を監視しているのであるから、交流入力
が瞬断しても、直流コンバータの入力がコンバータの動
作を不確実にするまで低下しなければ、検出信吟は出力
されない。すなわち、第２図で示した従来例のように、
検出信号が早過ぎたり、遅過ぎたすすることはない。
１２が（図示されない）周期的な駆動パルス発生回路の
出力する駆動パルスによってオンすると、直流入力電圧
Ｅが入力変成器１１の１次＠線に印加され、入力変成器
１１の２次巻線には、Ｅ −Ｎ２ ／Ｎｌの電圧か出力
される。この電圧が前記基準電圧Ｂより高いときは、比
較回路１５の出力はローレベルであり、２人力アント回
路１６の出力もローレベルとなる。トランジスタ１２の
オフ期間においては、入力変成器１１の２次巻線には、
入力変成器１１の１次電流の遮断等によって、逆極性の
電圧等が出力され、比較回路１５の出力がハイレベルに
なることもあるが、このとき２人力アント回路１６には
サンプリングパルス発生回路１４からサンプリングパル
スＤが供給されていないから、２人力アント回路１６の
出力はローレベルのままである。しかし、直流入力Ｅか
所定電圧より低下したときは、トランジスタ１２のオン
時に入力変成器１１の２次巻線出力Ａか基準電圧Ｂより
低くなることによって比較回路１５の出力Ｃがハイレヘ
ルとなり、サンプリングパルス発生回路１４の出力する
サンプリングパルスによって２人力アンド回路１６の出
力に検出信号Ｆが出力される。該検出信号Ｆは、入力変
成器１１の入力側とは電気的に分離されている。また、
Ｌ配路回路は、高耐電圧素子を使用する必要かない。本
回路は、交流入力を整流して直流コンバータに入力させ
るような場合においても、直流コンへ−タ入力電圧の低
下を検出することによって間接的に交流入力の低下を監
視することができることは勿論である。この場合直流コ
ンへ−夕の人力を監視しているのであるから、交流入力
が瞬断しても、直流コンバータの入力がコンバータの動
作を不確実にするまで低下しなければ、検出信吟は出力
されない。すなわち、第２図で示した従来例のように、
検出信号が早過ぎたり、遅過ぎたすすることはない。
上記実施例の２人力アンド回路１６は、２人力アンド回
路ではなく、他の形式の７ント回路、または、サンプリ
ングパルス発生回路１４の出力で開かれるゲート回路で
あってもよい。また、比較回路１５の入力には、入力変
成器１１の２次巻線出力を直接人力させないで、例えば
整流平滑回路１３のタイオードを通した後の電圧を入力
させてもよい。またＩ・ランジスタ１２は、トランジス
タでなく、他の半導体スイッチであっても同様に適用す
ることが可能である。
路ではなく、他の形式の７ント回路、または、サンプリ
ングパルス発生回路１４の出力で開かれるゲート回路で
あってもよい。また、比較回路１５の入力には、入力変
成器１１の２次巻線出力を直接人力させないで、例えば
整流平滑回路１３のタイオードを通した後の電圧を入力
させてもよい。またＩ・ランジスタ１２は、トランジス
タでなく、他の半導体スイッチであっても同様に適用す
ることが可能である。
以上のように、本発明においては、直流コンバータの人
力変成器の２次：ｌ！３線の出力を基僧電圧と比較する
比較回路を備えて、前記入力変成器の１次巻線に直列に
接続された半導体スイッチがオン状態のときの前記比較
回路の出力によって、入力端子の低下を監視するように
構成したから、高耐′市圧の素子等を使用しないで、簡
単な回路によって入力電圧の低ドを確実に、かつ、適時
に検出することができるという効果がある。
力変成器の２次：ｌ！３線の出力を基僧電圧と比較する
比較回路を備えて、前記入力変成器の１次巻線に直列に
接続された半導体スイッチがオン状態のときの前記比較
回路の出力によって、入力端子の低下を監視するように
構成したから、高耐′市圧の素子等を使用しないで、簡
単な回路によって入力電圧の低ドを確実に、かつ、適時
に検出することができるという効果がある。
第１図は従来の人力監視回路の一例を示すブロック図、
第２図は交流入力の場合の従来の人力監視回路の一例を
示すブロック図、第３図は本発明の一実施例を示すブロ
ック図である。 図において、１，１３：整流平滑回路、２，６： ＤＣ
−ＤＣＣコン−タ、３：電源変成器、４：人力異常検出
回路、７：基準電圧回路、８：比較回路、９：１次−２
次信号変換回路、１１：入力変成器、１２：トランジス
タ、１３：整流平滑回路、１４：サンプリングパルス発
生回路、１５：比較回路、１６：２人力アンド回路、１
７：入力監視回路。 出願人 日本電気株式会社 代理人 弁理士 住田俊宗 第１ 図 第 ２図 公、シ、５１′！ｈ ノ６
第２図は交流入力の場合の従来の人力監視回路の一例を
示すブロック図、第３図は本発明の一実施例を示すブロ
ック図である。 図において、１，１３：整流平滑回路、２，６： ＤＣ
−ＤＣＣコン−タ、３：電源変成器、４：人力異常検出
回路、７：基準電圧回路、８：比較回路、９：１次−２
次信号変換回路、１１：入力変成器、１２：トランジス
タ、１３：整流平滑回路、１４：サンプリングパルス発
生回路、１５：比較回路、１６：２人力アンド回路、１
７：入力監視回路。 出願人 日本電気株式会社 代理人 弁理士 住田俊宗 第１ 図 第 ２図 公、シ、５１′！ｈ ノ６
Claims (1)
- 入力変成器の１次巻線に直列に接続され周期的に開閉す
る半導体スイッチと、前記入力変成器の２次巻線出力を
整流平滑して出力する整流平滑回路とを「１１えたコン
バータの入力を監視するための入力監視回路において、
前記入力変成器の２次巻線の出力を基準電圧と比較する
比較回路と、前記半導体スイッチのオン期間内にサンプ
リングパルスを発生するサンプリングパルス発生回路と
、該サンプリングパルス発生回路の出力と前記比較回路
の出力とを入力するアンド回路とを備えて、該アンド回
路の出力によって入力電圧の低下を検出することを特徴
とする入力監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115683A JPS6032566A (ja) | 1983-08-03 | 1983-08-03 | 入力監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115683A JPS6032566A (ja) | 1983-08-03 | 1983-08-03 | 入力監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032566A true JPS6032566A (ja) | 1985-02-19 |
Family
ID=15285428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14115683A Pending JPS6032566A (ja) | 1983-08-03 | 1983-08-03 | 入力監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032566A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021020391A1 (ja) * | 2019-07-30 | 2021-02-04 | ||
| WO2021131015A1 (ja) * | 2019-12-27 | 2021-07-01 | シャープＮｅｃディスプレイソリューションズ株式会社 | 電子機器、表示装置、電圧管理方法 |
| JPWO2021186635A1 (ja) * | 2020-03-18 | 2021-09-23 |
-
1983
- 1983-08-03 JP JP14115683A patent/JPS6032566A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021020391A1 (ja) * | 2019-07-30 | 2021-02-04 | ||
| WO2021020391A1 (ja) * | 2019-07-30 | 2021-02-04 | 株式会社ソニー・インタラクティブエンタテインメント | 電子機器 |
| WO2021131015A1 (ja) * | 2019-12-27 | 2021-07-01 | シャープＮｅｃディスプレイソリューションズ株式会社 | 電子機器、表示装置、電圧管理方法 |
| JPWO2021186635A1 (ja) * | 2020-03-18 | 2021-09-23 | ||
| WO2021186635A1 (ja) * | 2020-03-18 | 2021-09-23 | リコー電子デバイス株式会社 | 電源装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8665613B2 (en) | Switched mode power converter and method of operation thereof | |
| US11088621B2 (en) | Secondary controller for use in synchronous flyback converter | |
| US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
| EP1215808B1 (en) | A power supply circuit and method thereof to detect demagnitization of the power supply | |
| US20080186742A1 (en) | Synchronous Rectifier Type Series Resonant Converter for Operating in Intermittence Mode | |
| CN110879319B (zh) | 利用次级侧整流电压感测的电压和电流保护 | |
| US10044276B2 (en) | Phase-cut pre-regulator and power supply comprising the same | |
| US4853837A (en) | Synchronous switching power supply with flyback converter | |
| JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
| JP7028653B2 (ja) | 絶縁同期整流型ｄｃ／ｄｃコンバータ | |
| TW202103426A (zh) | 用於dcx轉換器之閉迴路控制的控制器及用於其之方法 | |
| US10014788B2 (en) | Method of control for synchronous rectifiers | |
| CN208209813U (zh) | 集成电路功率因数控制器和离线转换器 | |
| US5221887A (en) | Synchronous switching power supply comprising boost or flyback converter | |
| US20240014741A1 (en) | Insulated power supply apparatus and semiconductor device for power supply control | |
| JP3949390B2 (ja) | 同期整流回路 | |
| JPS6032566A (ja) | 入力監視回路 | |
| US6366484B1 (en) | Cross current sensing in power conversion | |
| US20130051098A1 (en) | Adaptive slope compensation programmable by input voltage of power converter | |
| JP2002291241A (ja) | スイッチング電源装置 | |
| US11139745B2 (en) | Flyback converter input voltage detection | |
| JP2003319650A (ja) | 電力変換装置 | |
| JP5754020B2 (ja) | 直流電源装置 | |
| KR200444228Y1 (ko) | 과전압 보호회로가 구비된 스위칭모드 전원 공급장치 | |
| JP2004015901A (ja) | 電力変換装置 |