JPS6031641A - One chip microcomputer - Google Patents

One chip microcomputer

Info

Publication number
JPS6031641A
JPS6031641A JP58141307A JP14130783A JPS6031641A JP S6031641 A JPS6031641 A JP S6031641A JP 58141307 A JP58141307 A JP 58141307A JP 14130783 A JP14130783 A JP 14130783A JP S6031641 A JPS6031641 A JP S6031641A
Authority
JP
Japan
Prior art keywords
mode
external
modes
external connection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58141307A
Other languages
Japanese (ja)
Other versions
JPH0241793B2 (en
Inventor
Yoshiki Kuwata
桑田 良樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP58141307A priority Critical patent/JPS6031641A/en
Publication of JPS6031641A publication Critical patent/JPS6031641A/en
Publication of JPH0241793B2 publication Critical patent/JPH0241793B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To simplify the constitution of an external circuit at the mounting of the chip by switching and selecting designated modes and modes enabled to be set up from the external by the value of one externally connected pin. CONSTITUTION:Microprogrammable mode registers 13a-13c setting up mode data designated by the user are formed on a semiconductor chip 10. The modes set up by the registers 13a-13c and the modes enabled to be set up from the external are switched and selected by the value of one externally connected pin 17. Therefore, an optional mode can be set up without a specific external circuit to be connected by the user or unconscious of a specific program mode.

Description

【発明の詳細な説明】 この発明は、ユーザ指定のモードv含むモード設定機能
を改良したワンチップマイクロコンピータに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a one-chip microcomputer with improved mode setting functions including user-specified modes.

中央処理装置(CPU )、読み出し専用メモリ(RO
M )、ランダムアクセスメモリ(RAM )、入出カ
ポ−)(Ilo;1e−))等を同一半導体チ、デ内に
収納した、いわゆるワンチップマイクロコンピュータが
実現されている。このようなワンチップマイクロコンピ
ュータは、内蔵されるROM、 RAMのみを使用して
演算処理を実現するのでは左く、I10ポートとして割
り付けられた外部接続ビンをデータ伝送用パス接続端子
として用い、外部に拡張用のROM、 RAM等が接続
できる機能を有するものである。さらに、X/6号?−
トを拡張させるような機能を実現するために、複数個の
モードの中で任意のモードを選択設定させるモード設定
機能を備えている。実際には、このチップをテストする
場合等を考慮して、8種類程度のモードが必要とされて
いる。
Central processing unit (CPU), read-only memory (RO)
A so-called one-chip microcomputer has been realized in which a random access memory (RAM), an input/output capacitor (Ilo; 1e-)), etc. are housed in the same semiconductor chip. Such one-chip microcomputers do not perform arithmetic processing using only the built-in ROM and RAM, but instead use the external connection bin assigned as the I10 port as a data transmission path connection terminal to connect external It has the ability to connect expansion ROM, RAM, etc. Furthermore, X/No. 6? −
In order to realize functions that expand the number of modes, it is equipped with a mode setting function that allows you to select and set any mode from among multiple modes. In reality, approximately eight types of modes are required in consideration of cases such as testing this chip.

このような例えば8種類のモードは、通常内部のメモリ
をアクセスするか、あるいは外部メモリをアクセスする
かで分類される。そして、この8種類のモーPの中から
、任意の1つのモードを選択して設定する手段としては
、次のようなものが知られている。
For example, these eight types of modes are classified depending on whether the internal memory is normally accessed or the external memory is accessed. The following methods are known as means for selecting and setting any one mode from among these eight modes P.

まず第1に、3本の接続ビンを用いて、外部で設定した
モードの設定情報を、リセット時にチップ内に取シ込み
、モード設定を行なうようにする手段がある。この場合
、上記3本のピンを例えばモード指定固有のものとして
割り当てるようにすると、外部接続ピンの数が増大する
ばかりか、接続ピンに大幅な無駄が生じ、チップ内の機
能を縮小させる要因となる。とのため、外部設定モード
取シ込み用の接続ビンを、他の機能ピンと共用すること
が行なわれる。
First, there is a means of using three connection bins to import externally set mode setting information into the chip at the time of reset, and to set the mode. In this case, if the three pins mentioned above are assigned, for example, to be specific to mode specification, not only will the number of external connection pins increase, but also a large amount of connection pins will be wasted, causing a reduction in the functions within the chip. Become. Therefore, the connection bin for importing the external setting mode is shared with other functional pins.

しかし、このような機能のワンチップマイクロコンピュ
ータにあっては、このチップを実装するが−ド上の上記
外部接続ビンの周辺部に多くの外部回路を設けなければ
ならない。したがって、周辺回路部が非常に複雑化する
状態となり、チップ実装時に多くの回路部品を必要とす
るようになると共に、実装コスト、耐ノイズ信頼性等の
面で種々の問題を残す状態となる。
However, in a one-chip microcomputer with such functions, many external circuits must be provided around the external connection bins on the board in which this chip is mounted. Therefore, the peripheral circuitry becomes extremely complicated, requiring many circuit parts when mounting the chip, and various problems remain in terms of mounting cost, noise resistance, and reliability.

また、第2の手段として、外部端子I/IEによって、
リセット後のプログラムが内部のROMによるか、ある
いは外部ROMによるかを切シ換え、リセット後に実行
されるプログラムの中でモードを設定するようにするこ
とが考えられる。しかし、このようなものでは、ユーザ
がプログラムの中でモードを意識する煩わしさがある。
Also, as a second means, by external terminal I/IE,
It is conceivable to switch whether the program after reset is based on an internal ROM or an external ROM, and to set the mode in the program executed after reset. However, with such a program, it is troublesome for the user to be aware of the mode in the program.

この発明は上記のような点に鑑みなされたもので、外部
接続−ンを充分効率的に使用し得るようにするばかりか
、実装時の外部回路構成を簡略化して、信頼性を充分な
ものとし、且つユーザにおいて充分容易に使用すること
が可能となるようにするワンチップマイクロコンピー−
タを提供しようとするものである。
This invention was made in view of the above points, and it not only makes it possible to use external connections sufficiently efficiently, but also simplifies the external circuit configuration at the time of mounting and provides sufficient reliability. A one-chip microcomputer that allows users to use it easily.
The aim is to provide data.

すなわち、この発明に係るワンチップマイクロコンピュ
ータは、半導体チップ内にユーザによシ指定されたモー
ドデータを設定するマスクプログラマブルモードレジス
タを設け、このレジスタに設定されたモードと外部から
設定可能外モードとを、1個の外部接続ビンの値によっ
て切り換え選択するようにしたものである。
That is, the one-chip microcomputer according to the present invention has a mask programmable mode register in the semiconductor chip for setting mode data specified by the user, and can distinguish between the mode set in this register and a mode that cannot be set from the outside. are switched and selected depending on the value of one external connection bin.

以下図面を参照してこの発明の一実施例を説明する。第
1図はその構成を示すもので、マイクロコンピュータを
構成する半導体チップ1゜には、まず3本の外部接続ビ
ン11&+11b111cが設けられ、このピンlla
〜llcはそれぞれ信号線を介してD型フリッゾフロッ
プで構成されるラッチ回路12h、12b、12cそれ
ぞれのD入力端子に接続される。また、この接続ビンl
la〜lleは、図では示されないI10ポートに接続
される。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows its configuration. First, three external connection pins 11&+11b111c are provided on a semiconductor chip 1° constituting a microcomputer.
~llc are connected to the D input terminals of latch circuits 12h, 12b, and 12c each constituted by a D-type frizzo flop via a signal line. Also, this connection bin l
la to lle are connected to the I10 port not shown in the figure.

このチップ10には、ユーザによって指定され、マスク
によってプログラムされたモードデータが設定されこれ
を出力するマスクプログラマブルモードレジスタ13m
、13b、13cが形成されており、このレジスタ13
6〜13aそれぞれからの出力信号は、それぞれ信号線
を介してデータセレクタ14th、14b、14cの入
力端Bに供給されるようにする。
This chip 10 has a mask programmable mode register 13m which sets and outputs mode data designated by the user and programmed by a mask.
, 13b, 13c are formed, and this register 13
Output signals from each of data selectors 6 to 13a are supplied to input terminals B of data selectors 14th, 14b, and 14c via signal lines, respectively.

また、外部接続ビン宋5にはリセット指令(Rgsg’
r )の供給されるもので、このピン15からの信号は
インバータ16および図示されないリセット信号発生器
に接続される。そして、インバータ16からの出方信号
は、上記ラッチ回路12a〜12eのそれぞれのG入力
端に供給し、ラッチタイミングを制御するようにしてな
る。す々わち、ラッチ回路12h〜12eは、S入力が
ハイ(6)レベルの時に出力が入力と等しく、S入力が
ロー(L)レベルの時はこのG人カがHレベルからLレ
ベルに変化した時の値を保持する機能を有するようにな
る。そして、このラッチ回路12a〜12aそれぞれか
らの出方信号は、上記データセレクタ14&〜14c’
cれぞれのA入力端子に供給する。
In addition, a reset command (Rgsg'
r), and the signal from this pin 15 is connected to an inverter 16 and a reset signal generator, not shown. The output signal from the inverter 16 is supplied to each G input terminal of the latch circuits 12a to 12e to control the latch timing. In other words, the output of the latch circuits 12h to 12e is equal to the input when the S input is at the high (6) level, and when the S input is at the low (L) level, the G output changes from the H level to the L level. It has the function of retaining the value at the time of change. The output signals from each of the latch circuits 12a to 12a are sent to the data selectors 14 & to 14c'.
Supplied to each A input terminal.

1だ、外部接続ビン17は抵抗18を介して電源ライン
にプルアップされるもので、この接続ビン17はバッフ
ァ19に接続する。そして、このパッズア19からの出
力信号は、前記データセレクタ141〜14cの入力端
Sに供給するもので、データセレクタ14a〜1,4c
ではこのS入力がHレベルの時に、B入力を出力Yに取
り出す。このデータセレクタ14h−14cそれぞれの
Y出力は、モードデータ信号PC0゜PC,、PC,と
して取り出されるものである。
1, the external connection bin 17 is pulled up to the power supply line via the resistor 18, and this connection bin 17 is connected to the buffer 19. The output signal from this passer 19 is supplied to the input terminal S of the data selectors 141 to 14c.
Now, when this S input is at H level, the B input is taken out as the output Y. The Y outputs of the data selectors 14h-14c are taken out as mode data signals PC0°PC, , PC,.

このように構成されるワンチップマイクロコンピュータ
において、これをテストするためには8種類程度のモー
ドが必要である。このような8種類程度のモードを生成
するためには、次のようにする。
A one-chip microcomputer configured in this manner requires about eight types of modes to test it. In order to generate about eight types of modes, the following procedure is performed.

すなわち、外部接続ビン15に対してRBS ET倍信
号与えられると、インバータ16を介してラッチ回路1
2h〜12cのS入力に信号が与えられ、このラッチ回
路12h〜12cは外部接続ビンlla〜Ilcそれぞ
れに与えられた信号の値を取り込み、ラッチする。そし
て、このラッチ回路12a〜12cにラッチされた値に
対応する出力信号は、データセレクタ14a〜14cそ
れぞれのA入力に供給設定される。
That is, when the RBS ET double signal is applied to the external connection bin 15, the latch circuit 1 is supplied via the inverter 16.
Signals are applied to the S inputs of the latch circuits 2h to 12c, and the latch circuits 12h to 12c take in and latch the values of the signals applied to the external connection bins lla to Ilc, respectively. Output signals corresponding to the values latched by the latch circuits 12a to 12c are set to be supplied to the A inputs of the data selectors 14a to 14c, respectively.

この場合、外部接続ビン17に対する信号はLレベルに
設定されており、このLレベルの信号ハハッファ19を
介してデータセレクタ14a〜14cに与えられる。し
たがって、このデータセレクタ14a〜14cはA入力
を選択し、ラッチ回路12a〜12cからの出力信号を
それぞれ出力Yとして取り出すもので、この出力信号が
設定されたモードデータ信号となる。
In this case, the signal for the external connection bin 17 is set to L level, and is applied to the data selectors 14a to 14c via the L level signal 19. Therefore, the data selectors 14a to 14c select the A input and take out the output signals from the latch circuits 12a to 12c as outputs Y, respectively, and these output signals become the set mode data signals.

すなわち、RES ET倍信号立ち上る時に、外部接続
ビンllh〜llcに供給される値を外部から制御する
ようにすれば、モードデータ信号が制御されるようにな
るものであシ、8種類程度のモードを任意設定すること
が可能となるものである。尚このリセットモードの時は
、入出力ポートは入力ポートとなる。
In other words, if the values supplied to the external connection bins llh to llc are controlled externally when the RES ET double signal rises, the mode data signal can be controlled, and there are about 8 types of modes. can be set arbitrarily. Note that in this reset mode, the input/output port becomes an input port.

次に、ユーザが任意の−p−Pを外付は回路なしの状態
で実現するには次のようにして行なう。
Next, the user can implement any -p-p without any external circuit as follows.

すなわち′、ユーザが希望するモードは、とのニーfの
指定によって、マスクプログラツブ/l/モードレジス
タ13&〜13eに対して、マスクオプションにより設
定される。そして、この指定されたモードのデータは、
データセレクタ14a〜14cに対して常に供給される
状態にある。
That is, the mode desired by the user is set by the mask option in the mask program/l/mode register 13&-13e according to the specification of the key f. And the data for this specified mode is
It is always supplied to the data selectors 14a to 14c.

この場合、外部接続ビン17はオープンの状態にあり、
・ぐッファ19に対する入力線は抵抗18を介して電源
と接続されているので、バッファ19からデータセレク
タ14a〜14cへのS入力はHレベルにある。したが
って、データセレクタ14a〜14cは上記マスクプロ
グラマブルモードレノスタ13h〜13cからの出力デ
ータを、モードデータP C6、P Cs + P C
2として出力するようになる。すなわち、ユーザ指定モ
ードが実行されるように彦る。
In this case, the external connection bin 17 is in an open state,
- Since the input line to the buffer 19 is connected to the power supply via the resistor 18, the S input from the buffer 19 to the data selectors 14a to 14c is at H level. Therefore, the data selectors 14a to 14c convert the output data from the mask programmable mode renostars 13h to 13c into mode data P C6, P Cs + P C
It will be output as 2. In other words, the user-specified mode is executed.

第2図は外部接続ビン17を出力ポートと兼用させる場
合の実施例を示すもので、この接続ぎン17からの信号
をラッチ回路20のD端子に供給する。そして、外部接
続ビン15からのRESICT信号の供給されるインバ
ータ16の出力を上記ラッチ回路20のG端子に供給し
、このラッチ回路20からの出力信号をデータセレクタ
に対してユーザモード選択指令として供給するものであ
る。
FIG. 2 shows an embodiment in which the external connection pin 17 is also used as an output port, and a signal from this connection pin 17 is supplied to the D terminal of the latch circuit 20. Then, the output of the inverter 16 to which the RESICT signal is supplied from the external connection bin 15 is supplied to the G terminal of the latch circuit 20, and the output signal from the latch circuit 20 is supplied to the data selector as a user mode selection command. It is something to do.

すなわち、外部接続ビン11*〜11cの値がラッチ回
路12h〜12eに取り込まれると同時に、外部接続ビ
ン17の値がラッチ回路20に取り込まれる。この外部
接続ビン17と接続される図では示されない出力ポート
は、リセット時にHレベル(オープン)にセットされる
ものであり、これによシラッチ回路20には任意にHレ
ベルあるいはLレベルが設定されるものである。
That is, at the same time that the values of the external connection bins 11* to 11c are taken into the latch circuits 12h to 12e, the value of the external connection bin 17 is taken into the latch circuit 20. The output port (not shown in the figure) connected to this external connection bin 17 is set to H level (open) upon reset, and thereby the silatch circuit 20 is arbitrarily set to H level or L level. It is something that

以上のようにこの発明によれば、特にユーザにおいて外
付は回路を設けることなく、また特にプログラムモード
を意識することなくして、任意のモードが設定できるも
のであシ、簡易化し且つユーザにおいて容易に使用でき
、しかも高信頼度のワンチップマイクロコンピータとす
ることができる。
As described above, according to the present invention, an arbitrary mode can be set without the user having to install an external circuit and without having to be particularly aware of the program mode. Moreover, it can be used as a highly reliable one-chip microcomputer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係るワンチップマイクロ
コンピュータを説明するための構成図、第2図はこの発
明の他の実施例を説明する図である。 10・・・半導体チップ、11a〜11 c 、15゜
17・・・外部接続ビン、12h〜12e・・・ラッチ
回路、13a〜13c・・・マスクプログラマブルモー
ドレジスタ、14a〜14c・・・データセレクタ。
FIG. 1 is a block diagram for explaining a one-chip microcomputer according to one embodiment of the invention, and FIG. 2 is a diagram for explaining another embodiment of the invention. DESCRIPTION OF SYMBOLS 10... Semiconductor chip, 11a-11c, 15° 17... External connection bin, 12h-12e... Latch circuit, 13a-13c... Mask programmable mode register, 14a-14c... Data selector .

Claims (1)

【特許請求の範囲】[Claims] 外部接続ビンを介して外部設定モードデータを取り込み
ラッチするラッチ回路と、ユーザにより指定されたモー
ドデータの設定されるマスクプログラマブルモードレノ
スタと、このレジスタからの読み出しモードデータ出力
および上記ラッチ回路からの外部設定モードデータ出力
が供給され外部接続ビンを介して上記モードデータ出力
の一方を選択するデータセレクタとを具備したことを特
徴とするワンチップマイクロコンピュータ。
A latch circuit that takes in and latches external setting mode data via an external connection bin, a mask programmable mode reno star in which mode data specified by the user is set, read mode data output from this register, and output from the latch circuit. 1. A one-chip microcomputer comprising: a data selector to which an external setting mode data output is supplied and selects one of the mode data outputs via an external connection bin.
JP58141307A 1983-08-02 1983-08-02 One chip microcomputer Granted JPS6031641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58141307A JPS6031641A (en) 1983-08-02 1983-08-02 One chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58141307A JPS6031641A (en) 1983-08-02 1983-08-02 One chip microcomputer

Publications (2)

Publication Number Publication Date
JPS6031641A true JPS6031641A (en) 1985-02-18
JPH0241793B2 JPH0241793B2 (en) 1990-09-19

Family

ID=15288843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58141307A Granted JPS6031641A (en) 1983-08-02 1983-08-02 One chip microcomputer

Country Status (1)

Country Link
JP (1) JPS6031641A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123658U (en) * 1989-03-16 1990-10-11
EP0408353A2 (en) * 1989-07-11 1991-01-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
JP2008046983A (en) * 2006-08-18 2008-02-28 Fujitsu Ltd Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123658U (en) * 1989-03-16 1990-10-11
EP0408353A2 (en) * 1989-07-11 1991-01-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit
US5113093A (en) * 1989-07-11 1992-05-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit with multiple operation
JP2008046983A (en) * 2006-08-18 2008-02-28 Fujitsu Ltd Semiconductor device
US7652503B2 (en) 2006-08-18 2010-01-26 Fujitsu Microelectronics Limited Semiconductor device

Also Published As

Publication number Publication date
JPH0241793B2 (en) 1990-09-19

Similar Documents

Publication Publication Date Title
US5834947A (en) Microcontroller accessible macrocell
US4610004A (en) Expandable four-port register file
KR930008042B1 (en) Microcontroller unit
US5796994A (en) Patch mechanism for allowing dynamic modifications of the behavior of a state machine
US5606715A (en) Flexible reset configuration of a data processing system and method therefor
KR950013263B1 (en) Single chip microcompiter having protection function for content of imternal rom
JPS6031641A (en) One chip microcomputer
US5657328A (en) Scan design with expanded access capability
KR920022672A (en) Programmable Logic Unit Circuits and Programmable Logic Circuits
JPH05282895A (en) Integrated circuit including standard cell, application cell, and test cell
JP2849007B2 (en) Semiconductor integrated circuit
JPH1194914A (en) Scan path control circuit
JP4319142B2 (en) Integrated circuit with identification code
JP3493132B2 (en) Mode setting circuit
JP2001514784A (en) Integrated circuit with memory and test circuit
JP2000293394A (en) Processor with bist function
JP2575223B2 (en) One-chip microcomputer
JP3310482B2 (en) Microcomputer
KR0184154B1 (en) One chip micro-computer unit
KR20050057022A (en) Electronic device with data storage device
JP3251265B2 (en) Memory output control circuit
JPH10123213A (en) Semiconductor integrated circuit
JPH01116736A (en) Input/output port system for one-chip microcomputer
JPH02146186A (en) Random access memory
JPH0799383B2 (en) Large scale integrated circuit device