JPS6031312A - 高周波電圧信号のスイツチング回路 - Google Patents
高周波電圧信号のスイツチング回路Info
- Publication number
- JPS6031312A JPS6031312A JP58140114A JP14011483A JPS6031312A JP S6031312 A JPS6031312 A JP S6031312A JP 58140114 A JP58140114 A JP 58140114A JP 14011483 A JP14011483 A JP 14011483A JP S6031312 A JPS6031312 A JP S6031312A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- scr
- voltage
- impressed
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、超音波振動子などに用いる高周波電圧信号の
スイッチング回路に関するものである。
スイッチング回路に関するものである。
最近の超音波診断装置は短冊状の超音波振動子を複数個
並べたアレー状の探触子を用い電子走査形のものが開発
されている。ここで電子走査形のうち、リニア走査形の
ものについてその原理を第１図を用いて説明する。同時
に励振する振動素子１（以下エレメントと称す）Ｋ個（
第１図ではに＝４）をひとつのグループとして、これを
１個のエレメントずつ切換えて選択移動させながら、図
のようにアレー状に配置された振＃素子に沿って超音波
ビームを走査線Ｌ１〜Ｌｎ−４＋１で示す如く励振する
つまり順次走査するものである。ここでエレメント総数
をｎ、同時動作させるエレメント数をＫとすれば、リニ
ア走査による。超音波ビームの走査総数Ｍは、Ｍ＝ｎ−
に＋１でちる。今、Ｎ＝１００．に＝４とすれば、第１
走査ラインＬｓは、≠１〜Φ４のエレメントに接続され
ているパルサＰ１〜Ｐ４を駆動する。次に第２走査ライ
ンＬ２は、Ｐ２〜Ｐ５のパルサを駆動することによシ得
られる。以下同様の手順を繰り返し、上記アレーに沿っ
て９７本の走査ラインを得ることができる。このため、
走査ラインを大きくすると、それだけバルサーの数が増
加する。したがって、笑用的には、切換回路を用いてバ
ルサの数を大巾に減らしている。この場合の装置を第２
図に示す。
並べたアレー状の探触子を用い電子走査形のものが開発
されている。ここで電子走査形のうち、リニア走査形の
ものについてその原理を第１図を用いて説明する。同時
に励振する振動素子１（以下エレメントと称す）Ｋ個（
第１図ではに＝４）をひとつのグループとして、これを
１個のエレメントずつ切換えて選択移動させながら、図
のようにアレー状に配置された振＃素子に沿って超音波
ビームを走査線Ｌ１〜Ｌｎ−４＋１で示す如く励振する
つまり順次走査するものである。ここでエレメント総数
をｎ、同時動作させるエレメント数をＫとすれば、リニ
ア走査による。超音波ビームの走査総数Ｍは、Ｍ＝ｎ−
に＋１でちる。今、Ｎ＝１００．に＝４とすれば、第１
走査ラインＬｓは、≠１〜Φ４のエレメントに接続され
ているパルサＰ１〜Ｐ４を駆動する。次に第２走査ライ
ンＬ２は、Ｐ２〜Ｐ５のパルサを駆動することによシ得
られる。以下同様の手順を繰り返し、上記アレーに沿っ
て９７本の走査ラインを得ることができる。このため、
走査ラインを大きくすると、それだけバルサーの数が増
加する。したがって、笑用的には、切換回路を用いてバ
ルサの数を大巾に減らしている。この場合の装置を第２
図に示す。
第２図の装置は、ニレメン）１とバルサＰ】〜Ｐ４をマ
トリックス状に配置し、図に示す対角線上の交点にのみ
スイッチＳ！・・・ｓｎを設けたものである。第２図に
示す構成にょ匂、バルサの数は最低同時に動作するエレ
メント数にまで減少できる。しかしながら、バルブで発
生する超音波診断装置用の圧電振動子、駆動用パルスは
一般に周波数１〜１０ＭＨｚ、約２００ Ｖ Ｐｅａｋ
ｔｏ Ｐｅａｋツバ−スト波が用いられる。このよう
な高周波かつ高圧のパルスを切換えるためには、この高
周波パルスを通過させることができる高耐圧のスイッチ
ング素子を必要とする。このための切換手段として、特
開昭５６−９０６２５号公報に示される様な、逆回復時
間の長いダイオードを使用することが知られている。
トリックス状に配置し、図に示す対角線上の交点にのみ
スイッチＳ！・・・ｓｎを設けたものである。第２図に
示す構成にょ匂、バルサの数は最低同時に動作するエレ
メント数にまで減少できる。しかしながら、バルブで発
生する超音波診断装置用の圧電振動子、駆動用パルスは
一般に周波数１〜１０ＭＨｚ、約２００ Ｖ Ｐｅａｋ
ｔｏ Ｐｅａｋツバ−スト波が用いられる。このよう
な高周波かつ高圧のパルスを切換えるためには、この高
周波パルスを通過させることができる高耐圧のスイッチ
ング素子を必要とする。このための切換手段として、特
開昭５６−９０６２５号公報に示される様な、逆回復時
間の長いダイオードを使用することが知られている。
しかし、制御電圧を高くする必要かおるため、集積回路
化には問題があった。
化には問題があった。
本発明の目的は上記欠点を除去し、制御電圧が低く集積
回路化に好適な高周波電圧信号のスイッチング回路を提
供する仁とにある。
回路化に好適な高周波電圧信号のスイッチング回路を提
供する仁とにある。
上記目的を達成する本発明の特徴とするところは、高周
波電圧信号が印加される入出力端子間に接続されたサイ
リスタと、サイリスクの制御端子に接続され、サイリス
タを導通状態にする電圧を印加する端子と、サイリスク
の入力端子側に接続され、サイリスタを非導通状態にす
る゛電圧を印加する端子とを具備することにある。
波電圧信号が印加される入出力端子間に接続されたサイ
リスタと、サイリスクの制御端子に接続され、サイリス
タを導通状態にする電圧を印加する端子と、サイリスク
の入力端子側に接続され、サイリスタを非導通状態にす
る゛電圧を印加する端子とを具備することにある。
本発明の好ましい実施例を述べると、入力端子と上記サ
イリスクとの間に少なくとも一つのダイオードが直列に
接続されることにある。
イリスクとの間に少なくとも一つのダイオードが直列に
接続されることにある。
本発明の第１の実施例を第３図（ａ）の回路図及び第３
図（ｂ）のタイムチャートをもとに説明する。サイリス
タ（以後ＳＣＲと称す）を導通状態とするためには、ゲ
ート信号Ｖａとともにメインの電源ＶＫを印加する。ま
たＳＣＲは、保持電流以上の電流が流れていればＶｃが
なくてもオン状態を持続することができる。この期間に
高周波パルスを通過させる。また、ＳＣＲをオフするに
は、ＶｘをＯＶとすることによりメイン電流が保持電流
以下となシ強性的にオフとなる。この方式の欠点として
、ＳＣＲの誤点弧現象が発生するためにターンオフ時間
（ｔ、ｒｔ）を短くできない。これは、システムとして
より高速化を狙うことに逆行する。
図（ｂ）のタイムチャートをもとに説明する。サイリス
タ（以後ＳＣＲと称す）を導通状態とするためには、ゲ
ート信号Ｖａとともにメインの電源ＶＫを印加する。ま
たＳＣＲは、保持電流以上の電流が流れていればＶｃが
なくてもオン状態を持続することができる。この期間に
高周波パルスを通過させる。また、ＳＣＲをオフするに
は、ＶｘをＯＶとすることによりメイン電流が保持電流
以下となシ強性的にオフとなる。この方式の欠点として
、ＳＣＲの誤点弧現象が発生するためにターンオフ時間
（ｔ、ｒｔ）を短くできない。これは、システムとして
より高速化を狙うことに逆行する。
またＳＣＲは遮断状態であっても、ＳＣＲ自身の接合容
量によシ高周波に対し、インピーダンスが見かけ上小さ
くなりＳＣＲのアノード側でＶＫＰ−Ｐに比例した漏話
（クロストーク）が発生する。これはノイズの１成分と
なシ圧電素子をたたく恐れがあシ、漏話量の低減が望ま
れている。
量によシ高周波に対し、インピーダンスが見かけ上小さ
くなりＳＣＲのアノード側でＶＫＰ−Ｐに比例した漏話
（クロストーク）が発生する。これはノイズの１成分と
なシ圧電素子をたたく恐れがあシ、漏話量の低減が望ま
れている。
これらの点に注目し、本発明の第２の実施例は漏話量の
低減及びＬｆｆ の短縮可能とする回路方式を提供する
ことを目的とする。
低減及びＬｆｆ の短縮可能とする回路方式を提供する
ことを目的とする。
かかる目的を達成するために本発明の第２の実施例にお
いては、ＳＣＲのカソード部に少なくとも一つのダイオ
ードを直列接続し、かつ、ＳＣＲ１７時にゲートに逆バ
イアスを印加することを特徴とする。
いては、ＳＣＲのカソード部に少なくとも一つのダイオ
ードを直列接続し、かつ、ＳＣＲ１７時にゲートに逆バ
イアスを印加することを特徴とする。
以下、本発明の第２の実施例の回路構成とタイミングチ
ャートを第４図に示す。ＳＣＲ，オフ時に、ゲートを逆
バイアスすることは、ｊｏｆｌ の短縮に有効であるが
、せいぜｗｓｖ８［である。なぜなら８０ＲのＪ３接合
の逆耐圧は７〜ＩＯＶ程匿であるためＪ３接合の保獲を
目的としてダイオードを直列接続しである。これにより
ゲート逆バイアス電圧Ｖｃをダイオードの耐圧まで増大
させることが可能とな” 、”ｏｆｆ 短縮効果も犬と
なる。その効果で第５図に示す。また、高周波パルスを
半導体素子を用いてスイッチングを行う場合、遮断状態
でらっても半導体素子自身の接合容量により高周波パル
スの一部を通してしまう現象（以下漏話）が発生する。
ャートを第４図に示す。ＳＣＲ，オフ時に、ゲートを逆
バイアスすることは、ｊｏｆｌ の短縮に有効であるが
、せいぜｗｓｖ８［である。なぜなら８０ＲのＪ３接合
の逆耐圧は７〜ＩＯＶ程匿であるためＪ３接合の保獲を
目的としてダイオードを直列接続しである。これにより
ゲート逆バイアス電圧Ｖｃをダイオードの耐圧まで増大
させることが可能とな” 、”ｏｆｆ 短縮効果も犬と
なる。その効果で第５図に示す。また、高周波パルスを
半導体素子を用いてスイッチングを行う場合、遮断状態
でらっても半導体素子自身の接合容量により高周波パル
スの一部を通してしまう現象（以下漏話）が発生する。
しかしながらゲートを逆バイアスにすることによシ漏話
量を減少することが可能である。その効果を第６図に示
す。更にＳＣＲのカソード側にダイオードを直列に接続
することによシ、トータルの接合容量は、ダイオードと
ＳＣＲの接合容量の直列接続となるため低下する傾向が
ある。第７図にＳＣＲのカソード側にダイオードを多数
個接続した時の漏話量の低減効果を示す。
量を減少することが可能である。その効果を第６図に示
す。更にＳＣＲのカソード側にダイオードを直列に接続
することによシ、トータルの接合容量は、ダイオードと
ＳＣＲの接合容量の直列接続となるため低下する傾向が
ある。第７図にＳＣＲのカソード側にダイオードを多数
個接続した時の漏話量の低減効果を示す。
このようにカソード側にダイオードを１ヶ以上直列接続
することにより、漏話量の低減および、Ｊ３接合耐圧以
上のゲートを逆バイアスする事が可能となるため、ｔｏ
ｆ １ および漏話■の低減が可能となシ、従来回路
の欠点を改善できる。
することにより、漏話量の低減および、Ｊ３接合耐圧以
上のゲートを逆バイアスする事が可能となるため、ｔｏ
ｆ １ および漏話■の低減が可能となシ、従来回路
の欠点を改善できる。
具体的な実施例を第８図に示す。ザイリスタＳＣ几のゲ
ートは、ＮＰＮ）ランジスタ１１を介し、負のバイアス
を与えている。入力信号がＯＦＦとなるとインバータ１
２がＯＮとなりＮＰＮ）ランジスタ１１がＯＮとなシゲ
ートを負のバイアスが印加される。また本実施例におい
ては、下記保護回路を内蔵し、ている。高周波パルスの
スイッチングをサイリスタＳＣＲを用いて行う場合には
、急峻な立上り又は立下りの電圧が印加されると接合容
量を充電する電流が流れるためｐｎ−Ｉｌｌのｂｕｉｌ
ｄ ｉｎ ｐｏｔｅｎｔｉａｌ （＝０．７Ｖ）以上と
なシ誤点弧する現象が発生する。このような誤点弧を防
止するためには、通常、スナバ回路又は第９図のように
ゲートとカソード間（以後Ｇ−に間）に抵抗とコンデン
サーが接続される。抵抗は低周波ノイズに対し、また高
周波に対しては、コンデンサーによりＧ−に間をｂｕｉ
ｌｄ ｉｎ ｐｏｔｅｎｔｉａ１以下とし誤点弧を防止
する。しかしながらＩＣプロセスにおいてのコンデンサ
ーの製作はチップの増大につながるため事質的には不可
能である。本実施例においては、第１０図に示す保強回
路を用いコンデンサーの代替としている。その効果を第
１１１図に示す。Ｇ−に間にコンデンサーを接続する場
合には、２０ｐＦ以上が必要である。しかし、この保護
回路は、２０ｐＦ以上の効果を具備している。これは、
通常の接合容量は１〜２ｐＦであるから、トランジスタ
を用いることによシ接合谷量Ｃ１の（１＋β）倍（β：
エミッタ開放電流増幅率であり１０〜５００）として働
いていると予想される。この保護回路素子は高耐圧が要
求されないため比較的容易にＩＣ化することが可能であ
る。
ートは、ＮＰＮ）ランジスタ１１を介し、負のバイアス
を与えている。入力信号がＯＦＦとなるとインバータ１
２がＯＮとなりＮＰＮ）ランジスタ１１がＯＮとなシゲ
ートを負のバイアスが印加される。また本実施例におい
ては、下記保護回路を内蔵し、ている。高周波パルスの
スイッチングをサイリスタＳＣＲを用いて行う場合には
、急峻な立上り又は立下りの電圧が印加されると接合容
量を充電する電流が流れるためｐｎ−Ｉｌｌのｂｕｉｌ
ｄ ｉｎ ｐｏｔｅｎｔｉａｌ （＝０．７Ｖ）以上と
なシ誤点弧する現象が発生する。このような誤点弧を防
止するためには、通常、スナバ回路又は第９図のように
ゲートとカソード間（以後Ｇ−に間）に抵抗とコンデン
サーが接続される。抵抗は低周波ノイズに対し、また高
周波に対しては、コンデンサーによりＧ−に間をｂｕｉ
ｌｄ ｉｎ ｐｏｔｅｎｔｉａ１以下とし誤点弧を防止
する。しかしながらＩＣプロセスにおいてのコンデンサ
ーの製作はチップの増大につながるため事質的には不可
能である。本実施例においては、第１０図に示す保強回
路を用いコンデンサーの代替としている。その効果を第
１１１図に示す。Ｇ−に間にコンデンサーを接続する場
合には、２０ｐＦ以上が必要である。しかし、この保護
回路は、２０ｐＦ以上の効果を具備している。これは、
通常の接合容量は１〜２ｐＦであるから、トランジスタ
を用いることによシ接合谷量Ｃ１の（１＋β）倍（β：
エミッタ開放電流増幅率であり１０〜５００）として働
いていると予想される。この保護回路素子は高耐圧が要
求されないため比較的容易にＩＣ化することが可能であ
る。
以上述べた様に、本発明によれば制御電圧が低く、集積
回路化に好適な高周波電圧信号のスイッチング回路を得
ることができる。
回路化に好適な高周波電圧信号のスイッチング回路を得
ることができる。
第１図および第２図は従来のリニア電子スキャンの概念
的説テ図、第３図はサイリスタ方式のスイッチング回路
とタイミングチャート、第４図は本発明を説明するため
の回路図とタイミングチャート、第５図はターンオフタ
イムのゲート逆バイアス電圧依存性を示すグラフ、第６
図は漏話率のゲート逆バイアス電圧依存性を示すグラフ
、第７図はサイリスタのカソード側にダイオードを直列
接続することにより漏話率を低減する効果を示すグラフ
、第８図は具体的な回路実施例を示す図、第９図は従来
のｄｖ／ｄｔ保餓回路図、８１０図は実施例に内蔵され
たｄ■／ｄｔ保護回路図、第１１図はこのｄＶ／ｄｔ保
護回路と従来のｄｖ／ｄｔ保護回路の比較を示す図であ
る。 第 １ ｍ 妬 ２０ 暦３ の 叫 ＶＡＯ−−−−−− 第 ４０ （（Ｌ） 猪 ５ 口 第 ６ 口 ＴＣｒ （７） 第 ７ 口 カソード禮１１直列タイオード才妄純嬰虻（４固）第
８ 口 第 １１ 図 １０ ２０ ！ｓｏ ｙｏｏ ２００（ＰＦ）ｃｒｘ
的説テ図、第３図はサイリスタ方式のスイッチング回路
とタイミングチャート、第４図は本発明を説明するため
の回路図とタイミングチャート、第５図はターンオフタ
イムのゲート逆バイアス電圧依存性を示すグラフ、第６
図は漏話率のゲート逆バイアス電圧依存性を示すグラフ
、第７図はサイリスタのカソード側にダイオードを直列
接続することにより漏話率を低減する効果を示すグラフ
、第８図は具体的な回路実施例を示す図、第９図は従来
のｄｖ／ｄｔ保餓回路図、８１０図は実施例に内蔵され
たｄ■／ｄｔ保護回路図、第１１図はこのｄＶ／ｄｔ保
護回路と従来のｄｖ／ｄｔ保護回路の比較を示す図であ
る。 第 １ ｍ 妬 ２０ 暦３ の 叫 ＶＡＯ−−−−−− 第 ４０ （（Ｌ） 猪 ５ 口 第 ６ 口 ＴＣｒ （７） 第 ７ 口 カソード禮１１直列タイオード才妄純嬰虻（４固）第
８ 口 第 １１ 図 １０ ２０ ！ｓｏ ｙｏｏ ２００（ＰＦ）ｃｒｘ
Claims (1)
- 【特許請求の範囲】 １、高周波電圧信号が印加される入出力端子間に接続さ
れたサイリスクと、上記サイリスタの制御端子に接続さ
れ、上記ティリスクを導通状態にす−る電圧を印加する
端子と、上記サイリスタの入力端子側に接続され、上記
サイリスタを非導通状態にする電圧を印加する端子とを
具備することを特徴とする高周波電圧信号のスイッチン
グ回路。 ２、特許請求の範囲第１項に於いて、上記入力端子と上
記サイリスクとの間に少なくとも一つのダイオードが直
列に接続されることを特徴とする高周波電圧信号のスイ
ッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140114A JPS6031312A (ja) | 1983-07-29 | 1983-07-29 | 高周波電圧信号のスイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140114A JPS6031312A (ja) | 1983-07-29 | 1983-07-29 | 高周波電圧信号のスイツチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031312A true JPS6031312A (ja) | 1985-02-18 |
Family
ID=15261237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140114A Pending JPS6031312A (ja) | 1983-07-29 | 1983-07-29 | 高周波電圧信号のスイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031312A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159905U (ja) * | 1985-03-27 | 1986-10-03 | ||
| EP0387890A1 (en) * | 1989-03-17 | 1990-09-19 | Hitachi, Ltd. | Method of transmitting pulse signal and apparatus therefor |
-
1983
- 1983-07-29 JP JP58140114A patent/JPS6031312A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159905U (ja) * | 1985-03-27 | 1986-10-03 | ||
| EP0387890A1 (en) * | 1989-03-17 | 1990-09-19 | Hitachi, Ltd. | Method of transmitting pulse signal and apparatus therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
| EP0435258B1 (en) | Multi-level selecting circuit with latch-up limiting resistor | |
| EP0158903B1 (en) | Capacitive load driving device | |
| EP0049590B1 (en) | Cathode ray tube beam deflection amplifier system | |
| KR100416686B1 (ko) | 의료용 초음파 진단 시스템에 사용되는 집적된 고전압펄스 발생 회로 | |
| JPS6031312A (ja) | 高周波電圧信号のスイツチング回路 | |
| US5047660A (en) | High voltage high speed CCD clock driver | |
| US3585405A (en) | Ultrasonic transmitter switching circuit | |
| US3610960A (en) | Scan generator circuit | |
| AU3319884A (en) | Improvements in or relating to power switching circuits | |
| US4651021A (en) | Pulser circuit | |
| JPH0678525A (ja) | ドライブ回路 | |
| JP3845644B2 (ja) | スナバ回路 | |
| JP3058226B2 (ja) | スイッチング回路 | |
| US3069563A (en) | Junction transistor pulse generator | |
| CN113364443B (zh) | 一种用于脉冲功率应用中SiC MOSFET的强流驱动装置 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| US3657574A (en) | Transistor circuit operated in second breakdown mode driving a capacitive impedance | |
| Rittner et al. | Half-bridge Concepts for High Blocking Voltage GaN HEMTs (EU Public Funded Project ‘InRel-NPower ‘ | |
| US3265908A (en) | Current pulse generator | |
| US3421072A (en) | Mechanically simulating electronic signal chopper | |
| JPH0140489Y2 (ja) | ||
| JPH10224197A (ja) | 高電圧スイッチング回路 | |
| JPH0536544Y2 (ja) | ||
| JPH09121148A (ja) | バスドライバ |