JPH09121148A - バスドライバ - Google Patents
バスドライバInfo
- Publication number
- JPH09121148A JPH09121148A JP8219819A JP21981996A JPH09121148A JP H09121148 A JPH09121148 A JP H09121148A JP 8219819 A JP8219819 A JP 8219819A JP 21981996 A JP21981996 A JP 21981996A JP H09121148 A JPH09121148 A JP H09121148A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bus
- diode
- bus driver
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
を低減させる。 【解決手段】 LSIパッケージに設けられ、LSIパ
ッケージの駆動前の信号が入力される入力端子と、バス
に接続されるとともに駆動後の信号を出力する出力端子
を有するバスドライバ10において、バス上の信号が所
定電位を越えたときに、これをクランプするダイオード
201を含む。ダイオード201のアノードとMOSト
ランジスタ101のドレインDと出力端子Tとが接続さ
れ、ダイオード201のカソードとバスの終端電位VT
とが接続され、ダイオード201はバス上の所定電位を
越える電位分をバスの終端電位VTに放電する。
Description
し、特に出力波形に生じるリンギングが低減されるバス
ドライバに関する。
回路パッケージの各々に設けられ、複数のパッケージの
各々がバスドライバを介してバスに電気的に接続され
る。
との接続関係を示す図である。図において、バスBは、
複数のコネクタC1、・・・およびC7と、バスの終端
抵抗R1およびR2とから構成される。コネクタC1、
・・・およびC7には電子回路パッケージ、例えば、L
SI(大規模集積回路)パッケージPKG−1、・・・
およびPKG−7がそれぞれ接続される。コネクタC
1、・・・およびC7の各々とPKG−1、・・・およ
びPKG−7の各々とはスタブを介して接続される。バ
スの終端抵抗R1およびR2はバスBの両端を終端す
る。複数のPKG−1、・・・およびPKG−7の各々
にはバスドライバが設けられている。
イバはMOS(Metal Oxide Semico
nductor)トランジスタ109を用いたオープン
ドレイン型の構造である。すなわち、MOSトランジス
タ109のソース端子Sがグランドレベルに接続され、
ドレイン端子Dが出力端子Tに接続されている。バスド
ライバの入力端子を介してMOSトランジスタ109の
ゲート端子GにLSIパッケージから出力されるべき信
号が印加されると、その信号の状態に従ってMOSトラ
ンジスタ109がオンオフ動作する。MOSトランジス
タ109がオン状態になると、出力端子Tがグランドレ
ベルになる。一方、MOSトランジスタ109がオフ状
態になると、出力端子Tはフローティング状態になる。
イバ19の出力端子TはコネクタC1、・・・、C7に
接続される。
2−242313号公報に開示されている。
て、コネクタC1とコネクタC2との間は1.4イン
チ、コネクタC2とコネクタC3との間は2.0イン
チ、コネクタC3とコネクタC4との間は1.8イン
チ、コネクタC4とコネクタC5との間は1.8イン
チ、コネクタC5とコネクタC6との間は2.0イン
チ、コネクタC6とコネクタC7との間は1.0インチ
であるとする。また、各LSIパッケージがコネクタに
接続された状態において、LSIパッケージ上の回路素
子からコネクタまでのスタブの長さは1.0インチであ
るとする。さらに、終端抵抗R1およびR2の抵抗が共
に56[Ω]であり、抵抗R1およびR2は1.5ボル
トの直流電源VTに接続されているとする。この場合、
コネクタC3に接続されるLSIパッケージPKG―3
のバスドライバの出力端子からの出力波形によって得ら
れるLSIパッケージPKG−1、PKG−3、・・・
およびPKG−7のバスドライバの出力端子におけるシ
ミュレーション波形は図19のようになる。
おける波形、曲線74はLSIパッケージPKG―4に
おける波形、曲線71はLSIパッケージPKG―1に
おける波形、曲線75はLSIパッケージPKG―5に
おける波形、曲線76はLSIパッケージPKG―6に
おける波形、曲線77はLSIパッケージPKG―7に
おける波形である。なお同図において、縦軸は電圧値ボ
ルトであり、横軸は時間ナノ秒である。
ージPKG−3のバスドライバの出力波形の立上り、す
なわちバスドライバ内のMOSトランジスタがオン状態
からオフ状態に遷移するときに各出力波形にリンギング
が発生している。特に、LSIパッケージPKG―5に
おける波形である曲線75は、リンギングが大きく、か
つ、収まりにくい。
波形にリンギングが生じるという問題がある。
が原因と考えられる。この曲線75におけるリンギング
波形は、終端電位である1.5ボルトを中心として上下
に振動し、特に、約1.0ボルトであるV1よりも低下
することがある。
きなリンギングが発生するため、パルス幅の小さい波
形、すなわち繰返し周波数の高い信号を伝送することが
困難である。したがって、従来のバスドライバを高速バ
スのデータ転送に用いることは困難であるという問題が
あった。
ングを低減したバスドライバを提供することにある。
に本発明のバスドライバは、入力端子と、バスに接続さ
れた出力端子と、前記入力端子に印加された信号を駆動
して前記出力端子に出力するトランジスタと、前記トラ
ンジスタと電源との間に接続されたダイオードとを含
む。
端子と、バスに接続された出力端子と、前記入力端子に
接続された制御端点と、第一の電源に接続された第一の
節点と、前記出力端子に接続された第二の節点とを有
し、前記入力端子から前記制御端点に与えられた入力に
より前記第二の節点から前記第一の節点に向かう電流径
路を形成するトランジスタと、前記トランジスタの第二
の節点と第二の電源との間に接続され、前記トランジス
タの第二の節点から前記第二へ電源に向かう電流径路を
形成するダイオードを含む。
ダイオードに複数のダイオードが直列に接続されている
ことを特徴とする。
ダイオードに複数のダイオードが並列に接続されている
ことを特徴とする。
第二の電源がバスの終端電位に保たれていることを特徴
とする。
端子と、バスに接続された出力端子と、前記入力端子に
印加された信号を駆動して前記出力端子に出力するトラ
ンジスタと、前記トランジスタと電源との間に接続され
ダイオードおよび容量性素子からなる回路を含む。
端子と、バスに接続された出力端子と、前記入力端子に
接続された制御端点と、第一の電源に接続された第一の
節点と、前記出力端子に接続された第二の節点とを有
し、前記入力端子から前記制御端点に与えられた入力に
より前記第二の節点から前記第一の節点に向かう電流径
路を形成するトランジスタと、前記トランジスタの第二
の端点と第二の電源との間に設けられ少なくとも1つの
ダイオードおよび少なくとも1つの容量性素子からなる
回路とを含む。
第二の電源が接地電位に保たれていることを特徴とす
る。
回路は1つのダイオードと1つの容量性素子とを含み、
前記ダイオードと前記容量性素子とが直列に接続されて
いることを特徴とする。
回路が、前記トランジスタの第二の節点に接続された容
量性素子と、前記容量性素子と接続されたアノードと前
記第一の電源に接続されたカソードとを有するダイオー
ドとを含む。
回路は、前記トランジスタの第二の節点に接続された第
1の容量性素子と、前記第二の電源に接続された第2の
容量性素子と、前記第1の容量性素子と接続されたアノ
ードと前記第2の容量性素子に接続されたカソードとを
有するダイオードとを含む。
回路は、前記トランジスタの第二の節点に接続された第
1の容量性素子と、前記第二の電源に接続された第2の
容量性素子と、前記第1の容量性素子と接続されたアノ
ードを有する一つのダイオードと前記第2の容量性素子
に接続されたカソードを有する他の一つのダイオードか
らなる直列接続された複数のダイオードとを含む。
トランジスタがMOSトランジスタであることを特徴と
する。
トランジスタがNPNトランジスタであることを特徴と
する。
トランジスタがPNPトランジスタであることを特徴と
する。
第二の電源がバスの終端電位よりも低い電位に保たれて
いることを特徴とする。
て図面を参照して詳細に説明する。
ライバ10はLSIパッケージから出力されるべき出力
信号が印加される入力端子Iと、バスBに接続された出
力端子Tと、MOSトランジスタ101と、ダイオード
201とから構成される。
スドライバ10の入力端子Iに接続され、ソースSは低
電位の電源に接続され、ドレインDはバスドライバ10
の出力端子Tに接続されている。低電位の電源は本実施
例ではグランドGNDである。ダイオード201は、ア
ノードがMOSトランジスタ101のドレインDに接続
され、カソードが高電位の電源に接続されている。高電
位の電源は本実施例ではバスの終端電位1.5ボルトで
ある。ダイオード201はショットキーダイオードを用
いる。このとき、順方向電圧は0.4ボルトである。本
実施例ではこれをVfと表す。ダイオード201はMO
Sトランジスタ101のドレインDとバスの終端電位V
Tとの間に設けられている。
スタ101がオン状態からオフ状態に遷移したとき、バ
スドライバ10の出力端子からバスに送出される出力波
形は過渡状態を経た後にバスの終端電位1.5ボルトに
収束する。
Iパッケージからの反射によりバスの終端電位を中心と
した振動、すなわち、リンギングが生じる。ダイオード
201はバス上の(VT+Vf)より高電位の波形成分
をクランプして、バスドライバの出力波形のリンギング
を除去する。より具体的には、バス上の(VT+Vf)
より高電位の波形成分はダイオード201を介して高電
位の電源端子に放電される。
のバスに接続された状態における各LSIパッケージの
出力波形のシミュレイション結果が示される。図から明
らかなように、本実施例では、図19に示される従来の
バスドライバの出力波形のリンギングに比べて収束がよ
り速くなっている。
面を参照して詳細に説明する。第二の実施例の特徴は、
第一の実施例のMOSトランジスタの代わりにNPNト
ランジスタを使用した点にある。他の構成は第一の実施
例のものと同様である。
01のベースbはバスドライバ11aの入力端子Iに接
続され、エミッタeは低電位の電源に接続され、コレク
タcはバスドライバ11aの出力端子Tに接続されてい
る。低電位の電源は本実施例ではグランドGNDであ
る。ダイオード202は、アノードがNPNトランジス
タ401のコレクタcに接続され、カソードが高電位の
電源に接続されている。
Nトランジスタの代わりにPNPトランジスタを用いた
場合の例である。NPNトランジスタ402のベースb
はバスドライバ11bの入力端子Iに接続され、コレク
タcは低電位の電源に接続され、エミッタeはバスドラ
イバ11bの出力端子Tに接続されている。ダイオード
203は、アノードがPNPトランジスタ402のエミ
ッタeに接続され、カソードが高電位の電源に接続され
ている。
面を参照して詳細に説明する。第三の実施例の特徴は、
直列に接続された複数のダイオードを含む点にある。他
の構成は第一の実施例のものと同様である。
バスドライバ12は直列に接続された複数のダイオード
211、・・・212からなるダイオード群21を含
む。ダイオード群21はバスドライバのMOSトランジ
スタ102のドレインDとバスの終端電位との間に設け
られる。ダイオード211のアノードがMOSトランジ
スタ102のドレインDに接続され、ダイオード212
のカソードが高電位の電源に接続されている。本実施例
では複数のダイオード211、・・・、212の個数は
N(Nは2以上の整数)であるものとし、これらの順方
向電位は全てVfであるものとする。
の(VT+N×Vf)より高電位の波形成分をクランプ
して、バスドライバ12の出力波形のリンギングを除去
する。より具体的には、バス上の(VT+N×Vf)よ
り高電位の波形成分はダイオード群21を介して高電位
の電源端子に放電される。
ダイオードの個数を調整することによって、リンギング
除去の電位レベル(VT+N×Vf)をより簡易に調整
することができる。
代わりにNPNトランジスタを用いてもよい。この場
合、NPNトランジスタのベースが入力端子Iに、エミ
ッタが低電位の電源に、コレクタがダイオードのアノー
ドにそれぞれ接続される。また、MOSトランジスタに
代わってPNPトランジスタを用いてもよい。この場
合、PNPトランジスタのベースが入力端子Iに、コレ
クタが低電位の電源に、エミッタがダイオードのアノー
ドにそれぞれ接続される。
面を参照して詳細に説明する。第四の実施例の特徴は、
並列に接続された複数のダイオードを含む点にある。他
の構成は第一の実施例のものと同様である。
ドライバ13は並列に接続された複数のダイオード22
1、・・・222からなるダイオード群22を含む。ダ
イオード群22はバスドライバのMOSトランジスタ1
03のドレインDとバスの終端電位との間に設けられ
る。複数のダイオード221、・・・、222の各々の
アノードがMOSトランジスタ103のドレインDに接
続され、複数のダイオード221、・・・、222の各
々のカソードが高電位の電源に接続されている。ダイオ
ード群22の順方向電圧、すなわち、クランプ電圧をV
fpとする。
ス上の(VT+Vfp)より高電位の波形成分をクラン
プして、バスドライバ13の出力波形のリンギングを除
去する。より具体的には、バス上の(VT+Vfp)よ
り高電位の波形成分はダイオード群22を介して高電位
の電源端子に放電される。
ンジスタ103のドレインDとバスの終端電位との間に
ダイオード群22が設けられる。このため、次の2つの
効果が得られる。
ルを調節する場合、ダイオード群22を構成するダイオ
ードの個数が十分に大きいときには、バスの終端電位の
値VTのみを考慮するだけですむ。すなわち、ダイオー
ド群22を構成する複数のダイオードの各々のクランプ
電位を考慮する必要が無くなる。
ドの個数に比例してダイオード群22における電流通路
の面積が増加するため、リンギングによるノイズの除去
が速やかになりバスドライバからバスへの出力波形の収
束がより速くなる。
代わりにNPNトランジスタを用いてもよい。この場
合、NPNトランジスタのベースが入力端子Iに、エミ
ッタが低電位の電源に、コレクタが複数のダイオードの
アノードにそれぞれ接続される。また、MOSトランジ
スタに代わってPNPトランジスタを用いてもよい。こ
の場合、PNPトランジスタのベースが入力端子Iに、
コレクタが低電位の電源に、エミッタがダイオードのア
ノードにそれぞれ接続される。
面を参照して詳細に説明する。第五の実施例の特徴は、
ダイオードがバスの終端電位よりも低い電位とトランジ
スタとの間に設けられている点にある。他の構成は第一
の実施例のものと同様である。
バスドライバ14において、ダイオード231はMOS
トランジスタ104のドレインDとバスの終端電位より
も低い電位LVTとの間に設けられる。LVTの値は、
一般的な電圧の抵抗分割の技術によりバスの終端電位の
値を分圧すること等によって得られる。
の(LVT+Vf)より高電位の波形成分をクランプし
て、バスドライバ14の出力波形のリンギングを除去す
る。より具体的には、バス上の(LVT+Vf)より高
電位の波形成分はダイオード231を介してバスの終端
電位よりも低い電位LVTに放電される。
4が図17のバスに接続された状態における各LSIパ
ッケージの波形のシミュレーション結果を示す。本実施
例におけるバスドライバ14によると、図19に示され
る従来のバスドライバの出力波形のリンギングに比べて
収束がより速くなる。
ル(LVT+Vf)はLVTを変えることにより自由に
設定できる。
代わりにNPNトランジスタを用いてもよい。この場
合、NPNトランジスタのベースが入力端子Iに、エミ
ッタが低電位の電源に、コレクタがダイオードのアノー
ドにそれぞれ接続される。また、MOSトランジスタに
代わってPNPトランジスタを用いてもよい。この場
合、PNPトランジスタのベースが入力端子Iに、コレ
クタが低電位の電源に、エミッタがダイオードのアノー
ドにそれぞれ接続される。
または第四の実施例において、高電位の電源端子の値を
バスの終端電位よりも低い電位に設定してもよい。
面を参照して詳細に説明する。第六の実施例の特徴は、
1つのダイオードと1つのコンデンサとからなる回路を
含む点にある。他の構成は第一の実施例のものと同様で
ある。
ライバ15において、ダイオード241とコンデンサ3
01とが直列に接続された回路が、MOSトランジスタ
105のドレインDとバスの終端電位VTよりも低い電
位LVTに保たれた直流電源との間に設けられる。コン
デンサ301の一端がMOSトランジスタ105のドレ
インDに接続され、コンデンサ301の他端はダイオー
ド241のアノード部に接続されている。ダイオード2
12のカソード部はバスの終端電位VTより低い電位L
VTに接続されている。
の値は、バスの終端電位が1.5ボルトであるため、こ
れよりも低い電圧値が設定される。ここで、ダイオード
をPNダイオードとすると、順方向電圧Vfは一般に
0.8ボルト程度であるため、本例では0.2ボルトの
マージンを見込んで、電位LVTの値を1.0ボルトと
する。
Sトランジスタ105がオン状態からオフ状態への遷移
したときに、出力端子を介してバスの終端電位よりも低
い電位LVTによって充電される。本実施例ではコンデ
ンサ301を設けたが、容量性を有する部品を用いるこ
とができる。
の充電値がダイオード241の順方向電圧Vfおよび電
源LVTの値によって決まる所定閾値を越えると、コン
デンサ301に蓄えられた電荷を電源LVT側に放電す
る。このように、レベル遷移時にコンデンサ301を充
電すると共に、充電値が所定閾値を越えた場合に放電さ
せているので、立上り波形の乱れを吸収し、リンギング
の収束が速くなる。
図17のバスに接続された状態における各LSIパッケ
ージの波形のシミュレイション結果を示す。本実施例の
バスドライバ15によると、図19に示される従来のバ
スドライバの出力波形のリンギングに比べて収束がより
速くなる。したがって、本実施例のバスドライバ15を
用いれば、パルス幅の小さい波形、すなわち繰返し周波
数の高い信号を伝送することができる。
終端電位によって充電されるコンデンサが設けられる。
該コンデンサへの充電値が所定閾値を越えたときに該コ
ンデンサを放電させることにより、リンギングの収束が
速くなるので、本実施例におけるバスドライバ15を用
いれば、高速バスを容易に実現することができるのであ
る。
イオード241の接続の順序を入れ換えても同様の効果
が得られる。
をバスの終端電位よりも低い電位としたが、これはバス
の終端電位であってもよい。
ジスタの代わりにNPNトランジスタを用いてもよい。
この場合、NPNトランジスタのベースが入力端子I
に、エミッタが低電位の電源に、コレクタがコンデンサ
301にそれぞれ接続される。また、MOSトランジス
タに代わってPNPトランジスタを用いてもよい。この
場合、PNPトランジスタのベースが入力端子Iに、コ
レクタが低電位の電源に、エミッタがコンデンサ301
にそれぞれ接続される。
面を参照して詳細に説明する。第七の実施例の特徴は、
第六の実施例のバスドライバにおいて、ダイオードと電
源LVTとの間にコンデンサが設けられている点にあ
る。他の構成は第五の実施例のものと同様である。
ドライバ16において、コンデンサ311とダイオード
251とコンデンサ312とが直列に接続された回路
が、MOSトランジスタ106のドレインDとバスの終
端電位VTよりも低い電位LVTとの間に設けられる。
コンデンサ311の一端がMOSトランジスタ106の
ドレインDに接続され、コンデンサ311の他端はダイ
オード251のアノードに接続されている。ダイオード
251のカソードはコンデンサ312の一端に接続さ
れ、コンデンサ312の他端はバスの終端電位VTより
低い電位LVTに接続されている。
ンジスタ106の出力レベルが遷移したときに充電され
る。コンデンサ311への充電値が所定閾値を越えてダ
イオード251によってコンデンサ311が放電される
と、さらにコンデンサ312が充電される。このコンデ
ンサ312に蓄えられた電荷は電源LVT側に放電す
る。
図17のバスに接続された状態における各LSIパッケ
ージの波形のシミュレーション結果を示す。本実施例の
バスドライバ16によれば、図10の場合に比べて、各
波形の立上り時間が短くなる。これは、2つのコンデン
サを直列に接続しているためである。
終端電位によって充電されるコンデンサ311が設けら
れる。また、コンデンサ311への充電値が所定閾値を
越えたときに、コンデンサ311に蓄えられた電荷を電
源LVTに放電させる他のコンデンサ312が設けられ
る。このため、リンギングの収束が速く、かつ波形の立
上り時間が短いため、より高速なバスが実現できる。
び312を用いたが、これに限らず容量性の部品を用い
ることができる。
ため、電源LVTの電圧値にある程度の自由度をもたせ
ることができる。例えば、電源端子Vを接地電位に接続
させてもよい。
ジスタの代わりにNPNトランジスタを用いてもよい。
この場合、NPNトランジスタのベースが入力端子I
に、エミッタが低電位の電源に、コレクタがコンデンサ
311にそれぞれ接続される。また、MOSトランジス
タに代わってPNPトランジスタを用いてもよい。この
場合、PNPトランジスタのベースが入力端子Iに、コ
レクタが低電位の電源に、エミッタがコンデンサ311
にそれぞれ接続される。
面を参照して詳細に説明する。第八の実施例の特徴は、
第七の実施例のバスドライバと比べ、複数のダイオード
からなるダイオード群が設けられている点にある。他の
構成は第七の実施例のものと同様である。
ドライバ17において、コンデンサ321とダイオード
群26とコンデンサ322とが直列に接続された回路
が、MOSトランジスタ107のドレインDとバスの終
端電位VTよりも低い電位LVTとの間に設けられる。
ダイオード群26は複数のダイオード261、・・・2
62からなる。コンデンサ321の一端がMOSトラン
ジスタ107のドレインDに接続され、コンデンサ32
1の他端はダイオード群を構成するダイオード261の
アノード部に接続されている。ダイオード群を構成する
ダイオード262のカソード部がコンデンサ322の一
端に接続され、コンデンサ322の他端はバスの終端電
位VTより低い電位LVTに接続されている。
図17のバスに接続された状態における各LSIパッケ
ージの波形のシミュレーション結果を示す。本実施例の
バスドライバ17によれば、図19の場合に比べて、各
波形におけるリンギングの収束が速くなる。
・・・、262からなるダイオード群26が設けられ
る。このため、コンデンサ321に蓄えられた電荷を電
源端子Vに放電させるための閾値を、複数のダイオード
の個数を調整することによって容易に調整することがで
きる。
代わりにNPNトランジスタを用いてもよい。この場
合、NPNトランジスタのベースが入力端子Iに、エミ
ッタが低電位の電源に、コレクタがコンデンサ321に
それぞれ接続される。また、MOSトランジスタに代わ
ってPNPトランジスタを用いてもよい。この場合、P
NPトランジスタのベースが入力端子Iに、コレクタが
低電位の電源に、エミッタがコンデンサ321にそれぞ
れ接続される。
面を参照して詳細に説明する。
接続されている。本実施例では電源端子Vをバスの終端
電位よりも低い電位に接続したが、コンデンサ322が
挿入されているため、電源Vの電圧値にある程度の自由
度をもたせることができる。
図17のバスに接続された状態における各LSIパッケ
ージの波形のシミュレーション結果を示す。本実施例の
バスドライバ18によれば、図14の場合に比べて、各
波形におけるリンギングの収束が速くなる。
続される。このため、バスの終端電位を分圧して電源端
子Vのための電位を生成させる必要がない。
代わりにNPNトランジスタを用いてもよい。この場
合、NPNトランジスタのベースが入力端子Iに、エミ
ッタが低電位の電源に、コレクタがコンデンサ331に
それぞれ接続される。また、MOSトランジスタに代わ
ってPNPトランジスタを用いてもよい。この場合、P
NPトランジスタのベースが入力端子Iに、コレクタが
低電位の電源に、エミッタがコンデンサ331にそれぞ
れ接続される。
際のリンギングのみならず、立下りの際のリンギングに
ついても、その収束を速くすることができることは明ら
かである。
してはショットキーダイオードおよびPNダイオードの
いずれであってもよい。
よると、バスドライバのトランジスタのドレインDとバ
スの終端電位との間にダイオードが設けられる。このた
め、バス上の所定電位より高電位の波形成分がクランプ
されてバスドライバの出力波形のリンギングが除去され
る。
示す図である。
ンデンサ
Claims (20)
- 【請求項1】 入力端子と、 バスに接続された出力端子と、 前記入力端子に印加された信号を駆動して前記出力端子
に出力するトランジスタと、 前記トランジスタと電源との間に接続されたダイオード
とを含むことを特徴とするバスドライバ。 - 【請求項2】 入力端子と、 バスに接続された出力端子と、 前記入力端子に接続された制御端点と、第一の電源に接
続された第一の節点と、前記出力端子に接続された第二
の節点とを有し、前記入力端子から前記制御端点に与え
られた入力により前記第二の節点から前記第一の節点に
向かう電流径路を形成するトランジスタと、 前記トランジスタの第二の節点と第二の電源との間に接
続され、前記トランジスタの第二の節点から前記第二へ
電源に向かう電流径路を形成するダイオードを含むこと
を特徴とするバスドライバ。 - 【請求項3】 前記トランジスタはMOSトランジスタ
であることを特徴とする請求項2記載のバスドライバ。 - 【請求項4】 前記トランジスタはNPNトランジスタ
であることを特徴とする請求項2記載のバスドライバ。 - 【請求項5】 前記トランジスタはPNPトランジスタ
であることを特徴とする請求項2記載のバスドライバ。 - 【請求項6】 前記ダイオードに複数のダイオードが直
列に接続されていることを特徴とする請求項2記載のバ
スドライバ。 - 【請求項7】 前記ダイオードに複数のダイオードが並
列に接続されていることを特徴とする請求項2記載のバ
スドライバ。 - 【請求項8】 前記第二の電源がバスの終端電位に保た
れていることを特徴とする請求項2記載のバスドライ
バ。 - 【請求項9】 前記第二の電源がバスの終端電位よりも
低い電位に保たれていることを特徴とする請求項2記載
のバスドライバ。 - 【請求項10】 入力端子と、 バスに接続された出力端子と、 前記入力端子に印加された信号を駆動して前記出力端子
に出力するトランジスタと、 前記トランジスタと電源との間に接続されダイオードお
よび容量性素子からなる回路を含むことを特徴とするバ
スドライバ。 - 【請求項11】 入力端子と、 バスに接続された出力端子と、 前記入力端子に接続された制御端点と、第一の電源に接
続された第一の節点と、前記出力端子に接続された第二
の節点とを有し、前記入力端子から前記制御端点に与え
られた入力により前記第二の節点から前記第一の節点に
向かう電流径路を形成するトランジスタと、 前記トランジスタの第二の端点と第二の電源との間に設
けられ少なくとも1つのダイオードおよび少なくとも1
つの容量性素子からなる回路とを含むことを特徴とする
バスドライバ。 - 【請求項12】 前記トランジスタはMOSトランジス
タであることを特徴とする請求項11記載のバスドライ
バ。 - 【請求項13】 前記トランジスタはNPNトランジス
タであることを特徴とする請求項11記載のバスドライ
バ。 - 【請求項14】 前記トランジスタはPNPトランジス
タであることを特徴とする請求項11記載のバスドライ
バ。 - 【請求項15】 前記第二の電源がバスの終端電位より
も低い電位に保たれていることを特徴とする請求項11
記載のバスドライバ。 - 【請求項16】 前記第二の電源が接地電位に保たれて
いることを特徴とする請求項11記載のバスドライバ。 - 【請求項17】 前記回路は1つのダイオードと1つの
容量性素子とを含み、前記ダイオードと前記容量性素子
とが直列に接続されていることを特徴とする請求項11
記載のバスドライバ。 - 【請求項18】 前記回路は、 前記トランジスタの第二の節点に接続された容量性素子
と、 前記容量性素子と接続されたアノードと前記第一の電源
に接続されたカソードとを有するダイオードとを含むこ
とを特徴とする請求項11記載のバスドライバ。 - 【請求項19】 前記回路は、 前記トランジスタの第二の節点に接続された第1の容量
性素子と、 前記第二の電源に接続された第2の容量性素子と、 前記第1の容量性素子と接続されたアノードと前記第2
の容量性素子に接続されたカソードとを有するダイオー
ドとを含むことを特徴とする請求項11記載のバスドラ
イバ。 - 【請求項20】 前記回路は、 前記トランジスタの第二の節点に接続された第1の容量
性素子と、 前記第二の電源に接続された第2の容量性素子と、 前記第1の容量性素子と接続されたアノードを有する一
つのダイオードと前記第2の容量性素子に接続されたカ
ソードを有する他の一つのダイオードからなる直列接続
された複数のダイオードとを含むことを特徴とする請求
項11記載のバスドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8219819A JP2891194B2 (ja) | 1995-08-24 | 1996-08-21 | バスドライバ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23915195 | 1995-08-24 | ||
JP7-239151 | 1995-08-24 | ||
JP8219819A JP2891194B2 (ja) | 1995-08-24 | 1996-08-21 | バスドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09121148A true JPH09121148A (ja) | 1997-05-06 |
JP2891194B2 JP2891194B2 (ja) | 1999-05-17 |
Family
ID=26523350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8219819A Expired - Fee Related JP2891194B2 (ja) | 1995-08-24 | 1996-08-21 | バスドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2891194B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
US6211694B1 (en) | 1997-05-26 | 2001-04-03 | Nec Corporation | Bus driver having noise removing circuit |
US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
-
1996
- 1996-08-21 JP JP8219819A patent/JP2891194B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211694B1 (en) | 1997-05-26 | 2001-04-03 | Nec Corporation | Bus driver having noise removing circuit |
US6642755B2 (en) | 1998-03-09 | 2003-11-04 | Nec Corporation | Bus driver having noise removing circuit formed by pull-up resistor |
US6118311A (en) * | 1998-03-10 | 2000-09-12 | Nec Corporation | Output circuit capable of suppressing bounce effect |
Also Published As
Publication number | Publication date |
---|---|
JP2891194B2 (ja) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3635975B2 (ja) | レベルシフト回路 | |
US6100713A (en) | Termination circuits and methods for memory buses and devices | |
US7635962B2 (en) | Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package | |
US6538481B1 (en) | Driving control device, power converting device, method of controlling power converting device and method of using power converting device | |
JPH08288813A (ja) | 駆動装置及び駆動方法 | |
JPH02504694A (ja) | 高速でターンオフするダーリントン増幅器 | |
US9912331B2 (en) | Gate driver that drives with a sequence of gate resistances | |
EP0840954A2 (en) | Universal sender device | |
JP2891194B2 (ja) | バスドライバ | |
US6057702A (en) | Bus driver | |
US6323675B1 (en) | Termination circuits and methods therefor | |
CN1316706C (zh) | 快速触发的静电保护电路及其方法 | |
US6329837B1 (en) | Termination circuits and methods therefor | |
US6331786B1 (en) | Termination circuits and methods therefor | |
JPH07320208A (ja) | 磁気記録装置 | |
KR100221756B1 (ko) | 버스 드라이버 | |
US4897566A (en) | Bipolar transistor logic circuit | |
JP2775787B2 (ja) | 集積回路 | |
EP0272924B1 (en) | Pulse generator | |
JP3031244B2 (ja) | バスドライバ | |
US5760628A (en) | Circuit and method for generating pulses in response to the edges of an input signal | |
US6211694B1 (en) | Bus driver having noise removing circuit | |
US6326805B1 (en) | Termination circuits and methods therefor | |
KR19980083401A (ko) | 반도체 장치의 입/출력 버퍼 | |
US6271705B1 (en) | Data output circuits having enhanced ESD resistance and related methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |