JPS6031035B2 - 磁気バブル記憶装置 - Google Patents
磁気バブル記憶装置Info
- Publication number
- JPS6031035B2 JPS6031035B2 JP8919880A JP8919880A JPS6031035B2 JP S6031035 B2 JPS6031035 B2 JP S6031035B2 JP 8919880 A JP8919880 A JP 8919880A JP 8919880 A JP8919880 A JP 8919880A JP S6031035 B2 JPS6031035 B2 JP S6031035B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic bubble
- loops
- storage device
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は１個以上の磁気バブルメモリデバイスを用いた
磁気バブルメモリ装置の改良に関する。
磁気バブルメモリ装置の改良に関する。
従来より１乃至複数個のメジャ−マィナ−型の磁気バブ
ルメモリヂバィスを用いた磁気バブルメモリ装置が用い
られているが、磁気バブルメモリデバイスはその結晶の
欠陥やパーマロィによるバブルの伝播路の形成時に生ず
る欠陥などによりマイナーループの中に不良ループが生
ずることが避けられない。従って磁気バブルメモリデバ
イスにはある程度の不良ループを許すような冗長性をも
たせている。今磁気バブルメモリデバイスのループ数を
Ｎ，、不良ループ数の最大がＮ２、実際にデータを記憶
させるループ数をＮ３とすればＮ，一Ｎ２≧Ｎ３ でなければならない。
ルメモリヂバィスを用いた磁気バブルメモリ装置が用い
られているが、磁気バブルメモリデバイスはその結晶の
欠陥やパーマロィによるバブルの伝播路の形成時に生ず
る欠陥などによりマイナーループの中に不良ループが生
ずることが避けられない。従って磁気バブルメモリデバ
イスにはある程度の不良ループを許すような冗長性をも
たせている。今磁気バブルメモリデバイスのループ数を
Ｎ，、不良ループ数の最大がＮ２、実際にデータを記憶
させるループ数をＮ３とすればＮ，一Ｎ２≧Ｎ３ でなければならない。
この時Ｎ２は０からＮ，一Ｎ３の間にていずれの値でも
良い。このような磁気バブルメモリデバイスを用いた従
来の磁気バブル記憶装置は、第１図に示す如く不良ルー
プ記憶用ＲＡＭＩを有する制御回路２に磁気バブルメモ
リデバイスＤ，〜Ｄｎが接続され、各磁気気バブルメモ
リデバイスＤ，〜○ｎは第２図の如くバブル発生器３、
バブル検出器４を有するメジャーライン５及び６の間に
複数個のマイナーループｍ，〜ｍｎを持ち各マイナール
ープｍ，〜ｍｎにはデータを記憶する領域外に特定のペ
ージ７を設け、良ループは“１”、不良ループは“０”
として記入されている。
良い。このような磁気バブルメモリデバイスを用いた従
来の磁気バブル記憶装置は、第１図に示す如く不良ルー
プ記憶用ＲＡＭＩを有する制御回路２に磁気バブルメモ
リデバイスＤ，〜Ｄｎが接続され、各磁気気バブルメモ
リデバイスＤ，〜○ｎは第２図の如くバブル発生器３、
バブル検出器４を有するメジャーライン５及び６の間に
複数個のマイナーループｍ，〜ｍｎを持ち各マイナール
ープｍ，〜ｍｎにはデータを記憶する領域外に特定のペ
ージ７を設け、良ループは“１”、不良ループは“０”
として記入されている。
このように構成された磁気バブルメモリ装置において読
出し又は書き込みをするため、あるデバイスを選んだと
きはその不良ループデータを一度制御回路２の中のＲＡ
ＭＩに記憶させておき、デ−夕の読出し又は書き込みは
このＲＡＭＩに記憶された不良ループデータにより不良
あ‐ブを飛び越しながら講出し又は書込むように制御さ
れる。この場合良ループは全て“１”として記入されて
いるため、不良ループデータに誤りが生じた場合、例え
ば“０”が“１”に、あるいは‘１１”が“０”に変化
しても良ループの数が増減するのみでＮ，下Ｎ２≦Ｎ３
の条件が満足していれば制御回路は誤りを検出すること
ができない。本発明はこの欠点を改良するために案内さ
れたものである。このため本発明においては、不良ルー
プ記憶用ＲＡＭを持つ制御回路と、該制御回路に接続さ
れた１個以上のメジャーマイナー型磁気バブルメモリデ
バイスとを具備し、該デバイスの中の各マィナーループ
の情報格納領域外に不良ループのデータを格納する磁気
バブル記憶装置において、規定ループ数を計数するカウ
ンタ回路と、該カウンタ回路の出力と不良ループデータ
とのアンドをとる回路とを付加したことを特徴とするも
のである。
出し又は書き込みをするため、あるデバイスを選んだと
きはその不良ループデータを一度制御回路２の中のＲＡ
ＭＩに記憶させておき、デ−夕の読出し又は書き込みは
このＲＡＭＩに記憶された不良ループデータにより不良
あ‐ブを飛び越しながら講出し又は書込むように制御さ
れる。この場合良ループは全て“１”として記入されて
いるため、不良ループデータに誤りが生じた場合、例え
ば“０”が“１”に、あるいは‘１１”が“０”に変化
しても良ループの数が増減するのみでＮ，下Ｎ２≦Ｎ３
の条件が満足していれば制御回路は誤りを検出すること
ができない。本発明はこの欠点を改良するために案内さ
れたものである。このため本発明においては、不良ルー
プ記憶用ＲＡＭを持つ制御回路と、該制御回路に接続さ
れた１個以上のメジャーマイナー型磁気バブルメモリデ
バイスとを具備し、該デバイスの中の各マィナーループ
の情報格納領域外に不良ループのデータを格納する磁気
バブル記憶装置において、規定ループ数を計数するカウ
ンタ回路と、該カウンタ回路の出力と不良ループデータ
とのアンドをとる回路とを付加したことを特徴とするも
のである。
以下添付図面に基づいて本発明の実施例につき詳細に説
明する。第３図に実施例の要部の構成図を示す。
明する。第３図に実施例の要部の構成図を示す。
図について説明すると符号８はデータレジスタ、９はデ
ータレジスタ８と外部装置とを接続するインターフェー
ス、１０はシフトレジスタ、１１はフアンクションドラ
ィバであって、これらは従来の制御回路に具備されてい
るものである。本発明の要点はシフトレジスタ１０とフ
アンクシヨンドライバとの間にカゥンタ回路１２と、該
カゥンタ回路の出力とシフトレジスタ１０より出力され
るデータとのアンドのとれるＡＮＤ回路１３とが挿入さ
れたことである。このように構成された本実施例の動作
について次に説明する。
ータレジスタ８と外部装置とを接続するインターフェー
ス、１０はシフトレジスタ、１１はフアンクションドラ
ィバであって、これらは従来の制御回路に具備されてい
るものである。本発明の要点はシフトレジスタ１０とフ
アンクシヨンドライバとの間にカゥンタ回路１２と、該
カゥンタ回路の出力とシフトレジスタ１０より出力され
るデータとのアンドのとれるＡＮＤ回路１３とが挿入さ
れたことである。このように構成された本実施例の動作
について次に説明する。
今磁気バブルメモリデバイスに情報を書き込む場合、外
部装置よりインターフェース９を介してデータレジス夕
８に入力されたデータはシフトレジスタ１０により並列
−直列変換されて出力される。カウンター回路１２はこ
れを計数し、規定のループ数までは“１”を出力し、そ
れ以上は“０”を出力する。従ってＡＮＤ回路Ｉ３を通
るデータは規定の数までがファンクションドライバ１１
を介して磁気バブルメモリデバイスのマイナーループに
記入され、規定数を越えたものはＡＮＤ回路１３によっ
て阻止され、規定数を越えたマイナーループは良ループ
であっても不良ループ扱となっても何も記入されないこ
とになる。従って磁気バブルメモリデバイスより情報を
読み出すときに、もし不良ループデータに誤りが生ずれ
ば、規定のループ数に対して増減が生じ、制御回路はこ
の誤りをチェックすることが可能となる。以上説明した
如く本発明の磁気バブル記憶装置は、規定のループ数以
外は不良ループ扱とする回路を設けることにより誤りの
チェックを可能とし、その信頼性を向上したものである
。
部装置よりインターフェース９を介してデータレジス夕
８に入力されたデータはシフトレジスタ１０により並列
−直列変換されて出力される。カウンター回路１２はこ
れを計数し、規定のループ数までは“１”を出力し、そ
れ以上は“０”を出力する。従ってＡＮＤ回路Ｉ３を通
るデータは規定の数までがファンクションドライバ１１
を介して磁気バブルメモリデバイスのマイナーループに
記入され、規定数を越えたものはＡＮＤ回路１３によっ
て阻止され、規定数を越えたマイナーループは良ループ
であっても不良ループ扱となっても何も記入されないこ
とになる。従って磁気バブルメモリデバイスより情報を
読み出すときに、もし不良ループデータに誤りが生ずれ
ば、規定のループ数に対して増減が生じ、制御回路はこ
の誤りをチェックすることが可能となる。以上説明した
如く本発明の磁気バブル記憶装置は、規定のループ数以
外は不良ループ扱とする回路を設けることにより誤りの
チェックを可能とし、その信頼性を向上したものである
。
第１図は従来の磁気バブル記憶装置の１例の構成図、第
２図はメジャーマイナー型磁気バブルメモリデバイスの
ループ構成図、第３図は本発明にかかる実施例の磁気バ
ブル記憶装置の要部を示した構成図である。 ２・・・・・・制御回路、Ｄ，〜Ｄｎ…・・・磁気バブ
ルメモリデバイス、８……データレジスタ、９……イン
タフエース、１０……シフトレジスタ、１１……フアン
クシヨンドライバ、１２……カウンタ回路、１３・・・
・・・ＡＮＤ回路。 第１図 第２図 第３図
２図はメジャーマイナー型磁気バブルメモリデバイスの
ループ構成図、第３図は本発明にかかる実施例の磁気バ
ブル記憶装置の要部を示した構成図である。 ２・・・・・・制御回路、Ｄ，〜Ｄｎ…・・・磁気バブ
ルメモリデバイス、８……データレジスタ、９……イン
タフエース、１０……シフトレジスタ、１１……フアン
クシヨンドライバ、１２……カウンタ回路、１３・・・
・・・ＡＮＤ回路。 第１図 第２図 第３図
Claims (1)
- １ 不良ループ記憶用ＲＡＭを持つ制御回路と、該制御
回路に接続された１個以上のメジヤーマイナー型磁気バ
ブルメモリデバイスとを具備し、該デバイスの中の各マ
イナーループの情報格納領域外に不良ループのデータを
格納する磁気バブル記憶装置において、規定ループ数を
計数するカウンタ回路と、該カウンタ回路の出力と不良
ループデータとのアンドをとる回路とを制御回路に付加
したことを特徴とする磁気バブル記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8919880A JPS6031035B2 (ja) | 1980-07-02 | 1980-07-02 | 磁気バブル記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8919880A JPS6031035B2 (ja) | 1980-07-02 | 1980-07-02 | 磁気バブル記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715282A JPS5715282A (en) | 1982-01-26 |
| JPS6031035B2 true JPS6031035B2 (ja) | 1985-07-19 |
Family
ID=13964008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8919880A Expired JPS6031035B2 (ja) | 1980-07-02 | 1980-07-02 | 磁気バブル記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031035B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019198664A1 (ja) | 2018-04-12 | 2019-10-17 | 株式会社トクヤマ | フォトクロミック光学物品及びその製造方法 |
| WO2020204176A1 (ja) | 2019-04-03 | 2020-10-08 | 株式会社トクヤマ | フォトクロミック光学物品およびその製造方法 |
-
1980
- 1980-07-02 JP JP8919880A patent/JPS6031035B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019198664A1 (ja) | 2018-04-12 | 2019-10-17 | 株式会社トクヤマ | フォトクロミック光学物品及びその製造方法 |
| WO2020204176A1 (ja) | 2019-04-03 | 2020-10-08 | 株式会社トクヤマ | フォトクロミック光学物品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715282A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056009A (en) | IC memory card incorporating software copy protection | |
| KR950002730B1 (ko) | 반도체 집적 회로 | |
| US4531213A (en) | Memory through checking system with comparison of data word parity before and after ECC processing | |
| US4748594A (en) | Integrated circuit device having a memory and majority logic | |
| US5432802A (en) | Information processing device having electrically erasable programmable read only memory with error check and correction circuit | |
| US6237110B1 (en) | Apparatus and method accessing flash memory | |
| US4926426A (en) | Error correction check during write cycles | |
| US4621364A (en) | Circuit arrangement for recording the addresses of storage cells with erroneous content | |
| US5586074A (en) | Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing | |
| US5285415A (en) | Data counting memory card and reader | |
| US3712537A (en) | Circuit for diagnosing failures in electronic memories | |
| US4922457A (en) | Serial access memory system provided with improved cascade buffer circuit | |
| JPS6031035B2 (ja) | 磁気バブル記憶装置 | |
| US3665393A (en) | Correcting errors in transmitted binary data | |
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JP2699640B2 (ja) | 放射線認識回路を用いた電子回路 | |
| JPS6125177B2 (ja) | ||
| JPS5963015A (ja) | 回転体磁気記憶装置 | |
| JPH01273154A (ja) | Ｅｃｃ回路付記憶装置 | |
| US4139886A (en) | Fault tolerant system for bubble memories | |
| JPH0441375B2 (ja) | ||
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| CN113808642A (zh) | 数据存取系统和操作数据存取系统的方法 |