JPS6029678A - Ｍｉｓｆｅｔのゲ−ト注入電流測定装置 - Google Patents
Ｍｉｓｆｅｔのゲ−ト注入電流測定装置Info
- Publication number
- JPS6029678A JPS6029678A JP13825983A JP13825983A JPS6029678A JP S6029678 A JPS6029678 A JP S6029678A JP 13825983 A JP13825983 A JP 13825983A JP 13825983 A JP13825983 A JP 13825983A JP S6029678 A JPS6029678 A JP S6029678A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- input terminal
- floating gate
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
この発明はＭＩＳＦＥＴのゲート注入電流測定装置に係
り、特に極微少の電流域までの測定を可能にしたＭＩＳ
ＦＥＴのゲート注入電流測定装置に関するものである。
り、特に極微少の電流域までの測定を可能にしたＭＩＳ
ＦＥＴのゲート注入電流測定装置に関するものである。
（２） 技術の背景
ＭＩＳＦＥＴ、特に短チャンネルＭＯＳ Ｆ ＥＴでは
ドレイン近傍の高電界領域からゲートに飛び込んだエレ
クトロンが酸化膜中にトラップされる。
ドレイン近傍の高電界領域からゲートに飛び込んだエレ
クトロンが酸化膜中にトラップされる。
トラップされたエレクトロンはＭＯＳ Ｆ ＥＴのしき
い値を変えてしまい回路性能を損なってしまう。
い値を変えてしまい回路性能を損なってしまう。
そこで、従来このような短チャンネルのホットエレクト
ロン効果の評価のためゲートに注入される所謂ゲート注
入電流を精密に測定することが行なわれている。ここに
ゲートへの注入電流を検出するものとしてＭＯＳＦＥＴ
のゲート注入電流検出装置が用いられている。
ロン効果の評価のためゲートに注入される所謂ゲート注
入電流を精密に測定することが行なわれている。ここに
ゲートへの注入電流を検出するものとしてＭＯＳＦＥＴ
のゲート注入電流検出装置が用いられている。
（３） 従来技術と問題点
しかして従来かかるゲート注入電流を検出する手段とし
てチャネル幅の大きなトランジスタを用いこれのゲート
に直接微少電流針を接続し注入電流を測定する所謂直接
測定法およびフローティングゲート構造のトランジスタ
のしきい値ｖｔｈの変動から間接的に注入電流を測定す
る所謂フローティングゲート法が採用されている。
てチャネル幅の大きなトランジスタを用いこれのゲート
に直接微少電流針を接続し注入電流を測定する所謂直接
測定法およびフローティングゲート構造のトランジスタ
のしきい値ｖｔｈの変動から間接的に注入電流を測定す
る所謂フローティングゲート法が採用されている。
ところが直接測定法では浮遊容量などの充電電流や計測
システムのリーク電流などにより注入電流の測定オーダ
が１０−／’７’程度しか得られず、しかもゲート幅と
チャンネル長の比Ｗ／７１を大きくする必要があるだけ
でなく測定時間も比較的かかるため試料の温度上昇の問
題を招く欠点もあり、さらにはホットエレクトロンの５
ｉ０２へのトラッピングによりｖｔｈが変動するとチャ
ネル電流が変動し、注入電流も変化するなど測定条件が
変化してしまうため正確な測定結果が得られない欠点も
あった。一方、フローティングゲート法ではフローティ
ングゲートに飛び込んだ電荷に応じてしきい値がいくら
変化したかをある一定時間毎にパルスを印加しつつ測定
するようにしているが、定電圧パルスの印加中にもエレ
クトロンが飛び込み注入電界が変化してしまうため正確
な測定が難しり、シかもパルス印加後チャネル電流をパ
ルス印加前のレヘルに戻すゲート電圧をめるという複雑
な操作を必要とし、計算機制御などを不可欠とするため
測定設備が人聞りなものになる欠点もあった。
システムのリーク電流などにより注入電流の測定オーダ
が１０−／’７’程度しか得られず、しかもゲート幅と
チャンネル長の比Ｗ／７１を大きくする必要があるだけ
でなく測定時間も比較的かかるため試料の温度上昇の問
題を招く欠点もあり、さらにはホットエレクトロンの５
ｉ０２へのトラッピングによりｖｔｈが変動するとチャ
ネル電流が変動し、注入電流も変化するなど測定条件が
変化してしまうため正確な測定結果が得られない欠点も
あった。一方、フローティングゲート法ではフローティ
ングゲートに飛び込んだ電荷に応じてしきい値がいくら
変化したかをある一定時間毎にパルスを印加しつつ測定
するようにしているが、定電圧パルスの印加中にもエレ
クトロンが飛び込み注入電界が変化してしまうため正確
な測定が難しり、シかもパルス印加後チャネル電流をパ
ルス印加前のレヘルに戻すゲート電圧をめるという複雑
な操作を必要とし、計算機制御などを不可欠とするため
測定設備が人聞りなものになる欠点もあった。
（４） 発明の目的
本発明は上記の問題点を解決するためなされたものでＭ
ＯＳＦＥＴのゲート注入電流を極微少電流域まで正確に
、しかも簡単な測定設備により測定することのできるＭ
ＯＳＦＥＴのゲート電流測定装置を提供することを目的
とする。
ＯＳＦＥＴのゲート注入電流を極微少電流域まで正確に
、しかも簡単な測定設備により測定することのできるＭ
ＯＳＦＥＴのゲート電流測定装置を提供することを目的
とする。
（５） 発明の構成
本発明に劣れば、ＭＩＳＦＥＴ、オペアンプおよび電流
源を有し、上記ＭＩＳＦＥＴのソースを上記電流源を介
して接地するとともに上記オペアンプの入力端子に接続
し、且つ出力側を上記ＭＩＳＦＥＴのゲートに接続する
とともに出力端子に接続したことを特徴とするＭＩＳＦ
ＥＴのゲート注入電流測定装置を提供する。
源を有し、上記ＭＩＳＦＥＴのソースを上記電流源を介
して接地するとともに上記オペアンプの入力端子に接続
し、且つ出力側を上記ＭＩＳＦＥＴのゲートに接続する
とともに出力端子に接続したことを特徴とするＭＩＳＦ
ＥＴのゲート注入電流測定装置を提供する。
（６） 発明の実施例
以下２本発明の一実施例を図面に従い説明する。
第１図は本発明の第１の実施例に係りフローティングゲ
ート構造のＭＯＳＦＥＴを用いたものを示している。同
図において１はフローティングゲート型ＭＯ３ＦＥＴで
、このＭＯ３ＦＥＴＩのソースをオペアンプ２の負入力
端子に接続している。
ート構造のＭＯＳＦＥＴを用いたものを示している。同
図において１はフローティングゲート型ＭＯ３ＦＥＴで
、このＭＯ３ＦＥＴＩのソースをオペアンプ２の負入力
端子に接続している。
このオペアンプ２は負入力端子を電流源３を介して接地
し、また正入力端子を直接接地し、さらに出力側を上記
フローティングゲートトランジスタＦＧのコントロール
ゲートに接続するとともに出力端子４に接続している。
し、また正入力端子を直接接地し、さらに出力側を上記
フローティングゲートトランジスタＦＧのコントロール
ゲートに接続するとともに出力端子４に接続している。
なお図中Ｃはゲート保護及び発振防止用の容量である。
ところで、かかる構成においてフローティングゲートに
どのくらいの電荷がたまったかを知るにはコントロール
ゲートからＦＥＴＩをみたときのしきい値の変化をめれ
ばよいことになる。つまりこの場合フローティングゲー
トとコントロールゲートとの間の容量をＣ２，しきい値
の変化を△ｖｔｈとするとフローティングゲートにたま
った電荷量△Ｑは △Ｑ−Ｃ２△ｖｔｈ となる。そして、この△Ｑの時間微分がデーｌ−注入電
流１ｉｎｊとなり １ｉｎｊ＝△Ｑ／△ｔ＝Ｃ２△Ｖｔｈ／△ｔで表わされ
るが、この発明では開式の△ｖｔｈをオペアンプ２の出
力端子４にＶｏｕｔとして直接出力し得るようにしてい
る。この場合、オペアンプ２の負入力端子に電流源３を
接続するが、オペアンプ２のゲインは極めて高いので、
負側の入力電位はＶ ｏ ｕ ｔ ／ゲインから略零電
位である。従って等価的にはＭＯ３ＦＥＴＩはソース接
地されたことになりチャネル電流が電流源３の電流１ｒ
ｅｆと等しくなる。このようにしてフローティングゲー
トにかかる電圧がフィードパ・ツクされることになる。
どのくらいの電荷がたまったかを知るにはコントロール
ゲートからＦＥＴＩをみたときのしきい値の変化をめれ
ばよいことになる。つまりこの場合フローティングゲー
トとコントロールゲートとの間の容量をＣ２，しきい値
の変化を△ｖｔｈとするとフローティングゲートにたま
った電荷量△Ｑは △Ｑ−Ｃ２△ｖｔｈ となる。そして、この△Ｑの時間微分がデーｌ−注入電
流１ｉｎｊとなり １ｉｎｊ＝△Ｑ／△ｔ＝Ｃ２△Ｖｔｈ／△ｔで表わされ
るが、この発明では開式の△ｖｔｈをオペアンプ２の出
力端子４にＶｏｕｔとして直接出力し得るようにしてい
る。この場合、オペアンプ２の負入力端子に電流源３を
接続するが、オペアンプ２のゲインは極めて高いので、
負側の入力電位はＶ ｏ ｕ ｔ ／ゲインから略零電
位である。従って等価的にはＭＯ３ＦＥＴＩはソース接
地されたことになりチャネル電流が電流源３の電流１ｒ
ｅｆと等しくなる。このようにしてフローティングゲー
トにかかる電圧がフィードパ・ツクされることになる。
これによりいまＩｒｅｆ＝１μＡ、Ｖｄ＝５Ｖとすると
Ｖｏｕｔに出る電圧はチャネルに１μＡを流すゲート電
圧つまりしきい値が出ることになるが、いまドレイン近
傍の高電界領域からエレクトロンが飛び込みしきい値が
上昇すると。
Ｖｏｕｔに出る電圧はチャネルに１μＡを流すゲート電
圧つまりしきい値が出ることになるが、いまドレイン近
傍の高電界領域からエレクトロンが飛び込みしきい値が
上昇すると。
１ｒｅｆにより設定されている一定のチャネル電流を流
すためにゲート電圧を高くするようにフィードバックが
働き、これにより時間的変動があっても出力端子４の出
力電圧Ｖｏｕｔにはしきし１値ｖｔｈが出力されること
になる。したがってこのときのＶｏｕｔの変化をめるこ
とにより上述よりゲート注入電流を直接求めることがで
きる。すなわち、いま第２図に示すようにドレイン電流
Ｉｄとゲート電圧Ｖｇの関係が同図Ａに示す場合。
すためにゲート電圧を高くするようにフィードバックが
働き、これにより時間的変動があっても出力端子４の出
力電圧Ｖｏｕｔにはしきし１値ｖｔｈが出力されること
になる。したがってこのときのＶｏｕｔの変化をめるこ
とにより上述よりゲート注入電流を直接求めることがで
きる。すなわち、いま第２図に示すようにドレイン電流
Ｉｄとゲート電圧Ｖｇの関係が同図Ａに示す場合。
エレクトロンが飛び込むと同じＶｇをかけても■ｄが流
れすら（なるため同図Ａ′に平行シフトし。
れすら（なるため同図Ａ′に平行シフトし。
このシフト量がしきい値ｖｔｈの変化分となる。
このとき常に１ｒｅｆが流れるようにフィードバックが
かかっているのでＶｏｕｔもＶｏｕｔ’となり△ｖｔｈ
と等しい変化を呈することになる。
かかっているのでＶｏｕｔもＶｏｕｔ’となり△ｖｔｈ
と等しい変化を呈することになる。
一方、このときのＶｏｕｔをレコーダ上に記録すると第
３図に示すように時間ｔに対しＶｏｕｔは直線的に上昇
する。したがってこの直線の勾配つまり△Ｖｏｕｔ／△
ｔをめ、これと他の手段に請求めた０２つまりフローテ
ィングゲートとコントロールゲートの間の容量との積を
めればゲーＩ・注入電流として Ｉ ｉ ｎ ｊ＝ｃ２△■Ｏｕｔ／△ｔをめることがで
きる。この場合フローティングゲート構造の第二層容量
ばＰＦオーダであり、またＶｏｕｔの測定精度は１０−
４′■オーダなので注入電流は１０−”Ａオーダまで測
定できることになる。
３図に示すように時間ｔに対しＶｏｕｔは直線的に上昇
する。したがってこの直線の勾配つまり△Ｖｏｕｔ／△
ｔをめ、これと他の手段に請求めた０２つまりフローテ
ィングゲートとコントロールゲートの間の容量との積を
めればゲーＩ・注入電流として Ｉ ｉ ｎ ｊ＝ｃ２△■Ｏｕｔ／△ｔをめることがで
きる。この場合フローティングゲート構造の第二層容量
ばＰＦオーダであり、またＶｏｕｔの測定精度は１０−
４′■オーダなので注入電流は１０−”Ａオーダまで測
定できることになる。
なお、」二連でばＩ ｒ ｅ ｆ、 Ｖｄを所定のもの
に設定したときの注入電流１ｉｎｊをめたものであるが
、これらＩｒｅｆ、Ｖｄを種々変化したときの注入電流
ｌ１ｎＪもめるようにする。これを図示すると第４図に
示すフローチャートで表わすことができる。このフロー
チャートを以下に例により示す。ＭＯＳ）ランジスタの
Ｇａｔｅ注入電流をＶｄ＝５Ｖ、Ｖｇ＝５Ｖのバイアス
条件で測定しようとする場合にはまずＭＯ３Ｉ−ランジ
スクをフローティングゲートトランジスクの代りに本測
定回路にセットする。Ｖｄ＝５Ｖに設定した後、電流源
Ｉｒｅｆ−１，２ｍＡでＶｏｕｔが５■となる場合には
、ＭＯＳ）ランジスクのゲートには５■が印加され、チ
ャネル電流は１．２ｍ八に等しくなっている。次に、Ｖ
ｄ＝５Ｖ、Ｉｒｅｆ＝１．２ｍＡに設定したままで、Ｍ
ＯＳ）ランジスタをフローティングゲートトランジスタ
に置換する。フローティングゲートトランジスタの第−
眉膜厚、チャネル長、チャネル幅はＭＯＳトランジスタ
のそれに等しく作られているため、フローティングゲー
ト電位が５■になるように自動的にコントロールゲート
電位が調整される。ホ・ノトエレクＩ−ロンがフローテ
ィングゲートに注入されると、フローティングゲート電
位が低下しようとするが、これを打ち消す様にコントロ
ールゲート電位が上昇する。前述したようにこのコント
ロールゲート電圧の上昇率がＧａｔｅ注入電流に比例す
るために比例係数０２を掛けて注入電流がまる。
に設定したときの注入電流１ｉｎｊをめたものであるが
、これらＩｒｅｆ、Ｖｄを種々変化したときの注入電流
ｌ１ｎＪもめるようにする。これを図示すると第４図に
示すフローチャートで表わすことができる。このフロー
チャートを以下に例により示す。ＭＯＳ）ランジスタの
Ｇａｔｅ注入電流をＶｄ＝５Ｖ、Ｖｇ＝５Ｖのバイアス
条件で測定しようとする場合にはまずＭＯ３Ｉ−ランジ
スクをフローティングゲートトランジスクの代りに本測
定回路にセットする。Ｖｄ＝５Ｖに設定した後、電流源
Ｉｒｅｆ−１，２ｍＡでＶｏｕｔが５■となる場合には
、ＭＯＳ）ランジスクのゲートには５■が印加され、チ
ャネル電流は１．２ｍ八に等しくなっている。次に、Ｖ
ｄ＝５Ｖ、Ｉｒｅｆ＝１．２ｍＡに設定したままで、Ｍ
ＯＳ）ランジスタをフローティングゲートトランジスタ
に置換する。フローティングゲートトランジスタの第−
眉膜厚、チャネル長、チャネル幅はＭＯＳトランジスタ
のそれに等しく作られているため、フローティングゲー
ト電位が５■になるように自動的にコントロールゲート
電位が調整される。ホ・ノトエレクＩ−ロンがフローテ
ィングゲートに注入されると、フローティングゲート電
位が低下しようとするが、これを打ち消す様にコントロ
ールゲート電位が上昇する。前述したようにこのコント
ロールゲート電圧の上昇率がＧａｔｅ注入電流に比例す
るために比例係数０２を掛けて注入電流がまる。
このようにしてＶｄ＝５Ｖ、Ｖｇ＝５Ｖに対して注入電
流がまる。他のバイアスに対しては。
流がまる。他のバイアスに対しては。
以上のフローを再度繰り返す。
第５図は本発明の第２の実施例でフローティングゲート
型ＭＯ３ＦＥＴのゲート注入電流測定装置である。同図
においてフローティングゲート型ＭＯ３ＦＥＴＩのソー
スはオペアンプ５の負入力端子６に接続している。この
オペアンプ５は正入力端子７を直接接地し、そして出力
端子をフィードハック抵抗ｒｆの一旦とオペアンプ８の
正入力端子９に接続し、さらに負入力端子６にこのフィ
ードハック抵抗ｒｆの他端が接続している。このオペア
ンプ８は負入力端子１０に制御用のパルス電圧が印加さ
れる入力端子ＩＮｐを接続し、そして出力端子をフロー
テイングゲー１−（ＦＣ）型ＦＥＴＩのコントロールゲ
ートと、この回ＩＣＢ系の出力端子１１に接続している
。
型ＭＯ３ＦＥＴのゲート注入電流測定装置である。同図
においてフローティングゲート型ＭＯ３ＦＥＴＩのソー
スはオペアンプ５の負入力端子６に接続している。この
オペアンプ５は正入力端子７を直接接地し、そして出力
端子をフィードハック抵抗ｒｆの一旦とオペアンプ８の
正入力端子９に接続し、さらに負入力端子６にこのフィ
ードハック抵抗ｒｆの他端が接続している。このオペア
ンプ８は負入力端子１０に制御用のパルス電圧が印加さ
れる入力端子ＩＮｐを接続し、そして出力端子をフロー
テイングゲー１−（ＦＣ）型ＦＥＴＩのコントロールゲ
ートと、この回ＩＣＢ系の出力端子１１に接続している
。
以上の本発明による回路系の動作を次に説明する。
オペアンプの特徴からオペアンプ５の入力抵抗は充分高
いので、フローティングゲート型ＦＥＴのチャネル電流
Ｉｄは殆どフィードバック抵抗ｒｆに流れ、このフィー
ドパンク抵抗ｒｆの両端に■ｄ７ｒｆの電位差を発生さ
せる。一方オペアンプ１の負入力端子は仮想接地、所謂
ＯＶ電位と考える事ができるので、オペアンプ５の正入
力端子６の電位は一１ｄ−ｒｆとなる。
いので、フローティングゲート型ＦＥＴのチャネル電流
Ｉｄは殆どフィードバック抵抗ｒｆに流れ、このフィー
ドパンク抵抗ｒｆの両端に■ｄ７ｒｆの電位差を発生さ
せる。一方オペアンプ１の負入力端子は仮想接地、所謂
ＯＶ電位と考える事ができるので、オペアンプ５の正入
力端子６の電位は一１ｄ−ｒｆとなる。
そしてこのオペアンプのフィードパ・ツクループにより
、最終的には正入力端子９と負入力端子１０の電位差は
零となる。従ってこの負入力端子１０に入力端子ＩＮＩ
）よりＶｃｏｎｔｒｏｌの電圧を人力すると次式が成立
する。
、最終的には正入力端子９と負入力端子１０の電位差は
零となる。従ってこの負入力端子１０に入力端子ＩＮＩ
）よりＶｃｏｎｔｒｏｌの電圧を人力すると次式が成立
する。
Ｉｄ＝−Ｖｃｏｎｔｒｏｌ／ｒｆ ・・・＋１１故に入
力端子ＩＮｐに電圧Ｖｃｏｎｔｒｏｌとして負重圧を印
加すれば上記（１）式からこの電圧に比例したチャネル
電流１ｄが流れる事になる。そしてこの印加する電圧Ｖ
ｃｏｎｔｒｏｌを接地電位とすればチャネル電流１ｄは
零となる。
力端子ＩＮｐに電圧Ｖｃｏｎｔｒｏｌとして負重圧を印
加すれば上記（１）式からこの電圧に比例したチャネル
電流１ｄが流れる事になる。そしてこの印加する電圧Ｖ
ｃｏｎｔｒｏｌを接地電位とすればチャネル電流１ｄは
零となる。
そこで入力端子ＩＮｐに印加するＶｃｏｎｔｒｏｌとし
て第６図（ａｌに示すようなパルス波形を印加するなら
ば負パルス期間に上記（１）式で与えられるチャネル電
流１ｄが流れ、オペアンプ８の出力端子と接続している
出力端子１１には第６図（ｂｌに示す電圧波形Ｖｏｕｔ
が得られる。そしてこの電圧波形はチャネル電流１ｄが
上記（１）式となる様なフローティングゲート型ＦＥＴ
１のコントロールゲート電圧になっている。このコント
ロールゲート電圧によりホットエレクトロンがゲート絶
縁膜に流入され、フローティングゲートにトラップされ
ると、コントロールゲートからフローティングゲート型
ＦＥＴＩを見たしきい値ｖｔｈが上昇して第６図ｆｂ）
の様に電圧波形Ｖｏｕｔの電圧が徐々に上昇する。これ
は第７図のチャネル電流１ｄとゲート電圧Ｖｇのグラフ
から明らかである。尚実線Ｂは初期状態で、実線Ｂ′は
ホットエレクトロンがゲート絶縁膜に注入された後の状
態である。
て第６図（ａｌに示すようなパルス波形を印加するなら
ば負パルス期間に上記（１）式で与えられるチャネル電
流１ｄが流れ、オペアンプ８の出力端子と接続している
出力端子１１には第６図（ｂｌに示す電圧波形Ｖｏｕｔ
が得られる。そしてこの電圧波形はチャネル電流１ｄが
上記（１）式となる様なフローティングゲート型ＦＥＴ
１のコントロールゲート電圧になっている。このコント
ロールゲート電圧によりホットエレクトロンがゲート絶
縁膜に流入され、フローティングゲートにトラップされ
ると、コントロールゲートからフローティングゲート型
ＦＥＴＩを見たしきい値ｖｔｈが上昇して第６図ｆｂ）
の様に電圧波形Ｖｏｕｔの電圧が徐々に上昇する。これ
は第７図のチャネル電流１ｄとゲート電圧Ｖｇのグラフ
から明らかである。尚実線Ｂは初期状態で、実線Ｂ′は
ホットエレクトロンがゲート絶縁膜に注入された後の状
態である。
そして出力端子１１から出力されるこの電圧波形はサン
プルホールド回路を通ずと第６図ｔｃ＋に示す様な滑ら
かに変化する波形■Ｓ／１．ｌとなり１例えばレコーダ
等に出力する事で記録できる。この出力の時間微分が前
述したゲート注入電圧１ｉｎｊに比例し前式のｌ１ｎｊ
＝Ｃ２−ΔＶ ｏ ｕ ｔ ／Δｔで表わされる。尚Ｃ
２はフローティングゲー比コントロールゲート間容量で
ある。この実施例によれば、フローティングゲート型Ｆ
ＥＴＩにパルス的に電流を流すのでサンプルの温度上昇
の影響を抑えてゲート注入電流が測定する事が出来る。
プルホールド回路を通ずと第６図ｔｃ＋に示す様な滑ら
かに変化する波形■Ｓ／１．ｌとなり１例えばレコーダ
等に出力する事で記録できる。この出力の時間微分が前
述したゲート注入電圧１ｉｎｊに比例し前式のｌ１ｎｊ
＝Ｃ２−ΔＶ ｏ ｕ ｔ ／Δｔで表わされる。尚Ｃ
２はフローティングゲー比コントロールゲート間容量で
ある。この実施例によれば、フローティングゲート型Ｆ
ＥＴＩにパルス的に電流を流すのでサンプルの温度上昇
の影響を抑えてゲート注入電流が測定する事が出来る。
次に第２の実施例でのフローティングゲート型ＦＥＴＩ
に代えてＭＩＳＦＥＴ１２を用いた場合を本発明の第３
の実施例として第８図で説明する。
に代えてＭＩＳＦＥＴ１２を用いた場合を本発明の第３
の実施例として第８図で説明する。
尚第５図のフローティングゲート型ＦＥＴのゲート、ソ
ース、ドレインにＭＯＳ Ｆ ＥＴのゲートソース、ド
レインがそれぞれ対応し、その他の回路構成で第５図と
同一部分には同一符号を付し重複説明を省略する。更に
動作についても第５図。
ース、ドレインにＭＯＳ Ｆ ＥＴのゲートソース、ド
レインがそれぞれ対応し、その他の回路構成で第５図と
同一部分には同一符号を付し重複説明を省略する。更に
動作についても第５図。
第６図ｆａｎ、 ｆｂ）、 ｆｃｌ、 と同一であるか
ら省略する。
ら省略する。
第８図の第３の実施例では第２の実施例と同様の動作で
第６図ｆ８）に示す様なパルスａ形を入力端子ＩＮｐに
印加すると、負パルスＭ間ニＩ ｄ −−Ｖ ｃ ｏ
ｎ ｔ ｒ ｏ ｌ ／ ｒ ｆで与えられるチャネル
電流が流れ、出力端子には第６図（ｂｌＶｏｕｔで示さ
れるような電圧が得られる。これはチャネル電流がＩｄ
−−Ｖｃｏｎｔｒｏｌ／ｒｆとなるようなゲート電圧に
なっている。
第６図ｆ８）に示す様なパルスａ形を入力端子ＩＮｐに
印加すると、負パルスＭ間ニＩ ｄ −−Ｖ ｃ ｏ
ｎ ｔ ｒ ｏ ｌ ／ ｒ ｆで与えられるチャネル
電流が流れ、出力端子には第６図（ｂｌＶｏｕｔで示さ
れるような電圧が得られる。これはチャネル電流がＩｄ
−−Ｖｃｏｎｔｒｏｌ／ｒｆとなるようなゲート電圧に
なっている。
ホットエレクトロンがゲート絶縁膜にトラップされると
ｖｔｈが上昇し、第６図ｔｂ＋に示すようにＶｏｕｔが
徐々に上昇する。これは第９図のグラフからも明らかで
ある。この出力電圧はサンプルホールド回路を通すこと
により第６図（ＣＩＯ様に滑らかに変化する波形■ｓ／
、−１となり、レコーダ等に出力することができる。従
ってＭＯＳＦＥＴにパルス的に電流を流す事でサンプル
の温度上昇の影響によるしきい値ｖｔｈの変動Δｖｔｈ
を記録する事ができる。この時サンプルの温度上昇の影
響も抑えられる。
ｖｔｈが上昇し、第６図ｔｂ＋に示すようにＶｏｕｔが
徐々に上昇する。これは第９図のグラフからも明らかで
ある。この出力電圧はサンプルホールド回路を通すこと
により第６図（ＣＩＯ様に滑らかに変化する波形■ｓ／
、−１となり、レコーダ等に出力することができる。従
ってＭＯＳＦＥＴにパルス的に電流を流す事でサンプル
の温度上昇の影響によるしきい値ｖｔｈの変動Δｖｔｈ
を記録する事ができる。この時サンプルの温度上昇の影
響も抑えられる。
又サンプルの温度制御が精密に行われ、しきい値ｖｔｈ
変動の活性化エネルギー等を精密に測定することが可能
である。
変動の活性化エネルギー等を精密に測定することが可能
である。
又第８図において、入力端子ＩＮｐに印加する電圧Ｖｃ
ｏｎｔｒｏｌにＡＣ成分ｄＶｃｏｎｔｒｏ１を上乗せす
ることによりチャネル電流１ｄばＡＣ成分ｄｌｄ＝−ｄ
ＶｃｏｎｔｒｏＩ／ｒｆを有するのでオペアンプ２の出
力電圧Ｖｇの変動分ｄＶｇからＭＯＳ Ｆ ＥＴの相互
インダクタンスｇｍ＝ｄｌｄ／ｄＶｇ＝−１／ｒｆ −
（ｄＶｃｏｎｔｒｏｌ／ｄＶｇ）がめられる。従って第
９図の破線で示すように、相互インダクタンスｇｍの劣
化を測定することができる。尚以上説明してきたように
フローティング型ＦＥＴ、ＭＯＳＦＥＴで説明して来た
が一般のＭＩＳＦＥＴにしても良いことは明らかである
。
ｏｎｔｒｏｌにＡＣ成分ｄＶｃｏｎｔｒｏ１を上乗せす
ることによりチャネル電流１ｄばＡＣ成分ｄｌｄ＝−ｄ
ＶｃｏｎｔｒｏＩ／ｒｆを有するのでオペアンプ２の出
力電圧Ｖｇの変動分ｄＶｇからＭＯＳ Ｆ ＥＴの相互
インダクタンスｇｍ＝ｄｌｄ／ｄＶｇ＝−１／ｒｆ −
（ｄＶｃｏｎｔｒｏｌ／ｄＶｇ）がめられる。従って第
９図の破線で示すように、相互インダクタンスｇｍの劣
化を測定することができる。尚以上説明してきたように
フローティング型ＦＥＴ、ＭＯＳＦＥＴで説明して来た
が一般のＭＩＳＦＥＴにしても良いことは明らかである
。
（７） 発明の効果
この発明によればゲート注入電流をフローティングゲー
トに蓄積し、一定時間ののちこの蓄積電荷量を測定する
ようにしているので１０ Ａオーダの極微少電流域まで
正確に測定できる。またＷ／１２を大きくする必要がな
く、測定時間を短くできるので不用意な温度上昇を防止
できる。さらに當にチャネル電流が一定となるようなフ
ィードバックがかかるため一定の条件の下で測定ができ
。
トに蓄積し、一定時間ののちこの蓄積電荷量を測定する
ようにしているので１０ Ａオーダの極微少電流域まで
正確に測定できる。またＷ／１２を大きくする必要がな
く、測定時間を短くできるので不用意な温度上昇を防止
できる。さらに當にチャネル電流が一定となるようなフ
ィードバックがかかるため一定の条件の下で測定ができ
。
これにより一層正確な測定結果が期待できる。さらにま
たフローティングゲート中の電荷を紫外線により消去す
れば再度測定することもできる。またしきい値の変化を
連続して測定できるので従来のフローティングゲート法
に比べてもより正確な測定ができ、しかも操作が簡単で
従来の計算機制御のような人聞りな設備も不用にできる
。
たフローティングゲート中の電荷を紫外線により消去す
れば再度測定することもできる。またしきい値の変化を
連続して測定できるので従来のフローティングゲート法
に比べてもより正確な測定ができ、しかも操作が簡単で
従来の計算機制御のような人聞りな設備も不用にできる
。
また、フローティングゲート型ＦＥＴへのゲート注入電
流の測定を一定のパルス電流を流しながら行えるのでサ
ンプルの温度上昇によるゲート注入電流の変動を抑える
効果を有する。
流の測定を一定のパルス電流を流しながら行えるのでサ
ンプルの温度上昇によるゲート注入電流の変動を抑える
効果を有する。
又サンプルの温度制御が精密に行われ、ゲート注入電流
の活性化エネルギー等を精密に測定することが可能であ
る。
の活性化エネルギー等を精密に測定することが可能であ
る。
さらにまた、ＭＯＳＦＥＴに一定のパルス電流しながら
しきい値電圧■ｔｈ変動を測定することができ、サンプ
ルの温度上昇によるｖｔｈ変動率の変化を抑える効果を
有する。又サンプルの温度制御が精密に行われ、ｖｔｈ
変動の活性化エネルギー等を精密に測定することができ
る。
しきい値電圧■ｔｈ変動を測定することができ、サンプ
ルの温度上昇によるｖｔｈ変動率の変化を抑える効果を
有する。又サンプルの温度制御が精密に行われ、ｖｔｈ
変動の活性化エネルギー等を精密に測定することができ
る。
第１図は本発明の第１の実施例を示す回路図。
第２図および第３図は同実施例を説明するための特性図
、第４図は同実施例を説明するフローチャート第５図は
本発明の第２の実施例の回路図。 第６図（ａｌ、 （ｂｌ、 （ｃｌは前記実施例の動作
の波形図。 第７図はホントキャリ注入前後のＩｄ−ＶｃｇＷ性図、
第８図は本発明の第３の実施例の回路図。 第９図は第３の実施例によるＶｔｈ、ｇｍ変動を説明し
た特性図である。 １・・・フローティングゲートトランジスタ。 ２．５．８・・・オペアンプ、 ３・・・電流源 ４，
１１・・・出力端子 １２ ・ ・ ・ＭＯＳ Ｆ ＥＴ 第１図 Ｖｄ 第２図 第３図 を 第４図
、第４図は同実施例を説明するフローチャート第５図は
本発明の第２の実施例の回路図。 第６図（ａｌ、 （ｂｌ、 （ｃｌは前記実施例の動作
の波形図。 第７図はホントキャリ注入前後のＩｄ−ＶｃｇＷ性図、
第８図は本発明の第３の実施例の回路図。 第９図は第３の実施例によるＶｔｈ、ｇｍ変動を説明し
た特性図である。 １・・・フローティングゲートトランジスタ。 ２．５．８・・・オペアンプ、 ３・・・電流源 ４，
１１・・・出力端子 １２ ・ ・ ・ＭＯＳ Ｆ ＥＴ 第１図 Ｖｄ 第２図 第３図 を 第４図
Claims (1)
- 【特許請求の範囲】 ＭＩＳＦＥＴ、オペアンプおよび電流源を有し。 上記ＭＩＳＦＥＴのソースを上記電流源を介して接地す
るとともに上記オペアンプの入力端子に接続し、且つ出
力側を上記ＭＩＳＦＥＴのゲートに接続するとともに出
力端子に接続したことを特徴とするＭＩＳＦＥＴのゲー
ト注入電流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13825983A JPS6029678A (ja) | 1983-07-28 | 1983-07-28 | Ｍｉｓｆｅｔのゲ−ト注入電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13825983A JPS6029678A (ja) | 1983-07-28 | 1983-07-28 | Ｍｉｓｆｅｔのゲ−ト注入電流測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029678A true JPS6029678A (ja) | 1985-02-15 |
Family
ID=15217755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13825983A Pending JPS6029678A (ja) | 1983-07-28 | 1983-07-28 | Ｍｉｓｆｅｔのゲ−ト注入電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029678A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239983A (ja) * | 1986-04-10 | 1987-10-20 | Nishihara Environ Sanit Res Corp | 廃水による酵母の培養方法 |
| EP1262756A1 (fr) * | 2001-05-29 | 2002-12-04 | EM Microelectronic-Marin SA | Dispositif électronique de suivi de la température d'un milieu à surveiller et procédé pour la mise en oeuvre d'un tel dispositif |
| CN112180211A (zh) * | 2020-09-25 | 2021-01-05 | 华中科技大学 | 基于节点综合注入电流的配电网接地故障定位方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109679A (ja) * | 1974-02-04 | 1975-08-28 | ||
| JPS5150579A (ja) * | 1974-10-30 | 1976-05-04 | Fujitsu Ltd | Denkaikokagatahandotaisochino shikiichidenatsuno sokuteihoho |
| JPS54144879A (en) * | 1978-05-04 | 1979-11-12 | Mitsubishi Electric Corp | Threshold voltage measuring circuit for mos type transistor |
| JPS5510543A (en) * | 1978-07-11 | 1980-01-25 | Nippon Telegr & Teleph Corp <Ntt> | Measuring method for memory integrated circuit |
| JPS5619461A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Threshold-voltage measuring method |
-
1983
- 1983-07-28 JP JP13825983A patent/JPS6029678A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109679A (ja) * | 1974-02-04 | 1975-08-28 | ||
| JPS5150579A (ja) * | 1974-10-30 | 1976-05-04 | Fujitsu Ltd | Denkaikokagatahandotaisochino shikiichidenatsuno sokuteihoho |
| JPS54144879A (en) * | 1978-05-04 | 1979-11-12 | Mitsubishi Electric Corp | Threshold voltage measuring circuit for mos type transistor |
| JPS5510543A (en) * | 1978-07-11 | 1980-01-25 | Nippon Telegr & Teleph Corp <Ntt> | Measuring method for memory integrated circuit |
| JPS5619461A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Threshold-voltage measuring method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239983A (ja) * | 1986-04-10 | 1987-10-20 | Nishihara Environ Sanit Res Corp | 廃水による酵母の培養方法 |
| JPH044867B2 (ja) * | 1986-04-10 | 1992-01-29 | ||
| EP1262756A1 (fr) * | 2001-05-29 | 2002-12-04 | EM Microelectronic-Marin SA | Dispositif électronique de suivi de la température d'un milieu à surveiller et procédé pour la mise en oeuvre d'un tel dispositif |
| US6798219B2 (en) | 2001-05-29 | 2004-09-28 | Em Microelectronic-Marin Sa | Electronic device for monitoring the temperature of a medium to be monitored and method for implementing the same |
| CN112180211A (zh) * | 2020-09-25 | 2021-01-05 | 华中科技大学 | 基于节点综合注入电流的配电网接地故障定位方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868643B2 (en) | Proportional regulation for optimized current sensor performance | |
| US8935117B2 (en) | Circuit and method for measuring voltage | |
| DE112016005401T5 (de) | Verfahren und Vorrichtung zum Auslesen von Speicherzellen auf Basis von Taktimpuls-Zählungen | |
| US9666287B2 (en) | Voltage detector, method for setting reference voltage and computer readable medium | |
| US3943442A (en) | Method and apparatus for measurement of trap density and energy distribution in dielectric films | |
| CN114705904B (zh) | 一种高精度过电流检测电路 | |
| US11846658B2 (en) | High precision current sampling circuit with on-chip real-time calibration | |
| US5039941A (en) | Voltage threshold measuring circuit | |
| US20130234768A1 (en) | Boosting circuit | |
| JPH07229932A (ja) | 電位検知回路 | |
| USRE44922E1 (en) | Compensation for electric drifts of MOS transistors | |
| EP3210215B1 (en) | Pseudo resistance circuit and charge detection circuit | |
| US6587994B1 (en) | Hot-carrier degradation simulation of a semiconductor device | |
| JPS6029678A (ja) | Ｍｉｓｆｅｔのゲ−ト注入電流測定装置 | |
| US20150035550A1 (en) | High accuracy measurement of on-chip component parameters | |
| JPH05203698A (ja) | Ｍｅｓｆｅｔの熱抵抗測定方法 | |
| US6583641B2 (en) | Method of determining integrity of a gate dielectric | |
| Ouisse et al. | Investigation of floating body effects in silicon‐on‐insulator metal‐oxide‐semiconductor field‐effect transistors | |
| US9257950B2 (en) | Charge preamplifier | |
| Ghibaudo et al. | Investigation of the charge pumping current in metal‐oxide‐semiconductor structures | |
| JP3233037B2 (ja) | 絶縁抵抗測定装置 | |
| CN110806779A (zh) | 一种基于电压翻转跟随器结构的推挽式ldo电路 | |
| Jain | Generalized transconductance and transresistance methods for MOSFET characterization | |
| Choi et al. | A simple method for determining capacitive coupling coefficients in floating-gate devices | |
| JP3247396B2 (ja) | 半導体装置の評価方法 |