JPS6029253B2 - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS6029253B2 JPS6029253B2 JP54024969A JP2496979A JPS6029253B2 JP S6029253 B2 JPS6029253 B2 JP S6029253B2 JP 54024969 A JP54024969 A JP 54024969A JP 2496979 A JP2496979 A JP 2496979A JP S6029253 B2 JPS6029253 B2 JP S6029253B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transformer
- switching elements
- current
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/601—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ等半導体スイッチング素子を用い
たスイッチング回路のサージ電流及び電流変化率（ｄｌ
／ｄｔ）を抑制する電流制御方式に関する。
たスイッチング回路のサージ電流及び電流変化率（ｄｌ
／ｄｔ）を抑制する電流制御方式に関する。
トランジスタ等半導体スイッチング素子を用いたスイッ
チング回路では、周知のようにスイッチング素子立上り
時のサージ電流や電流変化率を考慮してスイッチング素
子を選択する必要があり、特にスイッチング回路を含ま
れる出力トランスの巻線間容量の大きい場合や、容量性
負荷が出力トランスに結線されている時には高いサージ
電流を生じ、素子破壊を誘発することから大電流のスイ
ッチング素子が用いられる。
チング回路では、周知のようにスイッチング素子立上り
時のサージ電流や電流変化率を考慮してスイッチング素
子を選択する必要があり、特にスイッチング回路を含ま
れる出力トランスの巻線間容量の大きい場合や、容量性
負荷が出力トランスに結線されている時には高いサージ
電流を生じ、素子破壊を誘発することから大電流のスイ
ッチング素子が用いられる。
従って必然的にスイッチング回路が高価で不経済なもの
となっているのが現状である。本発明の第一の目的とす
るところは、スイッチング素子オン時の高いサージ電流
および電流変化率を抑制して比較的小電流のスイッチン
グ素子の使用を可能とする点ある。
となっているのが現状である。本発明の第一の目的とす
るところは、スイッチング素子オン時の高いサージ電流
および電流変化率を抑制して比較的小電流のスイッチン
グ素子の使用を可能とする点ある。
更に本発明の第二の目的とするところは、スイッチング
回路に接続される負荷が容量性のものである場合に、上
記スイッチング素子の導通電流を正弦波的に変化せしめ
、該スイッチング素子がオン状態からオフ状態に移るに
際し、このターンオフ時点に向けてスイッチング素子導
通電流を“０”に近ず〈方向に漸減せしめて、スィッチ
ング素子のターンオフを確実に無理なく行なわしめる点
にある。
回路に接続される負荷が容量性のものである場合に、上
記スイッチング素子の導通電流を正弦波的に変化せしめ
、該スイッチング素子がオン状態からオフ状態に移るに
際し、このターンオフ時点に向けてスイッチング素子導
通電流を“０”に近ず〈方向に漸減せしめて、スィッチ
ング素子のターンオフを確実に無理なく行なわしめる点
にある。
以下に、添付図とともに本発明の実施例を説明する。
第１図は本発明の一実施例回路を示している。
ＱＩ及びＱ２は、スイッチング素子としての互いに相補
なトランジスタ、ＴＩおよびＴ２は一次側巻線と二次側
巻線を密に結合した電流制御用トランス、Ｄ１，Ｄ２，
Ｄ３はそれぞれ第１、第２、第３のダイオード、Ｅは電
源、Ｃ３はコンデンサ、Ｒは余剰電荷放電用の抵抗、Ｔ
３は負荷１に後続される出力トランスである。又、Ｌ１
，Ｌ２は出力トランスＴ３の一次側巻線の漏洩インダク
タンスである。この回路は周知のプッシュプル動作を行
うもので、トランジスタＱ１，Ｑ２が交互にオン、オフ
を繰り返す。
なトランジスタ、ＴＩおよびＴ２は一次側巻線と二次側
巻線を密に結合した電流制御用トランス、Ｄ１，Ｄ２，
Ｄ３はそれぞれ第１、第２、第３のダイオード、Ｅは電
源、Ｃ３はコンデンサ、Ｒは余剰電荷放電用の抵抗、Ｔ
３は負荷１に後続される出力トランスである。又、Ｌ１
，Ｌ２は出力トランスＴ３の一次側巻線の漏洩インダク
タンスである。この回路は周知のプッシュプル動作を行
うもので、トランジスタＱ１，Ｑ２が交互にオン、オフ
を繰り返す。
第２図はその動作時の第１図各部の信号波形を示し、ａ
はトランジスタＱＩに流れる電流、ｂはトランジスタＱ
２に流れる電流、ｃは電流制御用トランスＴＩの二次側
電圧、ｄは電流制御用トランスＴ２の二次側電圧、ｅは
電流制御用トランスＴＩの二次側電流、ｆは電流制御用
トランスＴ２の二次側電流、ｇはコンデンサＣ３の両端
電圧を示す。しかして今、この回路においてトランジス
タＱＩがオフ状態からオン状態に移った瞬間を考えてみ
ると、電源ＥーダィオードＤＩ−漏容量ＣＩ−出力トラ
ンスＴ３の一次側巻線−漏洩ィンダクタンスＬＩ−電流
制御用トランスＴＩートランジスタＱＩ−電源Ｅに至る
閉回路が形成され、同時に該閉回路により電流制御用ト
ランスＴＩの二次側に電圧が譲起されるが、該トランス
ＴＩの一次側と二次側の極性を第１図の・印に示す向き
に構成しているため、上記第２のダイオードＤ２は逆バ
イアスとなり、阻止される。
はトランジスタＱＩに流れる電流、ｂはトランジスタＱ
２に流れる電流、ｃは電流制御用トランスＴＩの二次側
電圧、ｄは電流制御用トランスＴ２の二次側電圧、ｅは
電流制御用トランスＴＩの二次側電流、ｆは電流制御用
トランスＴ２の二次側電流、ｇはコンデンサＣ３の両端
電圧を示す。しかして今、この回路においてトランジス
タＱＩがオフ状態からオン状態に移った瞬間を考えてみ
ると、電源ＥーダィオードＤＩ−漏容量ＣＩ−出力トラ
ンスＴ３の一次側巻線−漏洩ィンダクタンスＬＩ−電流
制御用トランスＴＩートランジスタＱＩ−電源Ｅに至る
閉回路が形成され、同時に該閉回路により電流制御用ト
ランスＴＩの二次側に電圧が譲起されるが、該トランス
ＴＩの一次側と二次側の極性を第１図の・印に示す向き
に構成しているため、上記第２のダイオードＤ２は逆バ
イアスとなり、阻止される。
この結果、上記閉回路は電流制御用トランスＴＩの一次
ィンダクタンスと等価なチョークが入ったのと同等の働
きを生じ、したがってトランジスタＱＩの電流変化率が
第２図ａの如く抑えられ、該トランジスタＱＩ立上り時
の電流が制限される。
ィンダクタンスと等価なチョークが入ったのと同等の働
きを生じ、したがってトランジスタＱＩの電流変化率が
第２図ａの如く抑えられ、該トランジスタＱＩ立上り時
の電流が制限される。
しかるに、一方トランジスタＱＩがオン状態からオフ状
態に移ると電流制御用トランスＴＩの二次側の譲起電圧
の極性が逆となるので、第２のダイオードＤ２が導通し
てこの電圧をコンデンサＣ３の両端電圧に重畳する（第
２図ｇ参照、図にいてｅｌは電源電圧、ｅ２はダィオ−
ド‘こよって重畳される電圧である。
態に移ると電流制御用トランスＴＩの二次側の譲起電圧
の極性が逆となるので、第２のダイオードＤ２が導通し
てこの電圧をコンデンサＣ３の両端電圧に重畳する（第
２図ｇ参照、図にいてｅｌは電源電圧、ｅ２はダィオ−
ド‘こよって重畳される電圧である。
）この動作はトランジスタＱ２にたいしても同様に繰返
され、しかもプッシュプル動作によりトランジスタＱ１
，Ｑ２が交互にオン・オフされるものであるから、コン
デンサＣ３の両端電圧も交互に重畳され、上記議起電圧
の平均値分だけ高い電圧がトランジスタＱ１，Ｑ２に供
給される結果、各トランジスタＱ１，Ｑ２のターンオフ
に伴う電流制限時のトランス二次側励磁エネルギーは無
駄にされることなくトランジスタＱ１，Ｑ２のスイッチ
ング機能に寄与し、スイッチング回路のエネルギー効率
を高く保つ。
され、しかもプッシュプル動作によりトランジスタＱ１
，Ｑ２が交互にオン・オフされるものであるから、コン
デンサＣ３の両端電圧も交互に重畳され、上記議起電圧
の平均値分だけ高い電圧がトランジスタＱ１，Ｑ２に供
給される結果、各トランジスタＱ１，Ｑ２のターンオフ
に伴う電流制限時のトランス二次側励磁エネルギーは無
駄にされることなくトランジスタＱ１，Ｑ２のスイッチ
ング機能に寄与し、スイッチング回路のエネルギー効率
を高く保つ。
また、本発明回路は、出力トランスＴ３の二次側に結線
されている負荷１が容量性である場合においては、回路
の固有の共振周波数を該回路の動作周波数に合致させて
使用する。
されている負荷１が容量性である場合においては、回路
の固有の共振周波数を該回路の動作周波数に合致させて
使用する。
つまり、この場合を回路素子的に考えれば、出力トラン
スＴ３の一次インダクタンスと一次側巻線の漏洩ィンダ
クタンスＬＩの和と、出力トランスＴ３の二次側負荷容
量との和Ｃ１，Ｃ２とがスイッチング回路の動作周波数
に対し共振するように設定される。
スＴ３の一次インダクタンスと一次側巻線の漏洩ィンダ
クタンスＬＩの和と、出力トランスＴ３の二次側負荷容
量との和Ｃ１，Ｃ２とがスイッチング回路の動作周波数
に対し共振するように設定される。
かく構成すれば、前記電流制御用トランスＴ１，Ｔ２お
よびダイオードＤＩによる電流制限作用を加えて、上記
共振作用によりトランジスタＱ１，Ｑ２のオン時の電流
が第３図ａ，ｃに示すようにピーク時点からターンオフ
時点にかけてゆるやかに漸減され、しかして電流が正弦
波的に変化し、この正弦波の半周期後に“０”となる。
よびダイオードＤＩによる電流制限作用を加えて、上記
共振作用によりトランジスタＱ１，Ｑ２のオン時の電流
が第３図ａ，ｃに示すようにピーク時点からターンオフ
時点にかけてゆるやかに漸減され、しかして電流が正弦
波的に変化し、この正弦波の半周期後に“０”となる。
このことを原理的に詳記すれば、第１図回路における共
振回路は第４図に示すＬＣＲ回路において、ｔ＝０でＳ
ＷがＯＮ‘こなった場合と等価である。第４図における
電圧、電流を方程式で表すと、ｒｌ十Ｌｄｉ／ｄｔ＋１
／ｃ′ｉｄｔ＝Ｖとなり、上式において〆′４２＜１′
ＬＣで、振動的となる場合の一般解は、ｊ＝Ａご‐ＱＳ
ｉｎ（のｔ十８）である。
振回路は第４図に示すＬＣＲ回路において、ｔ＝０でＳ
ＷがＯＮ‘こなった場合と等価である。第４図における
電圧、電流を方程式で表すと、ｒｌ十Ｌｄｉ／ｄｔ＋１
／ｃ′ｉｄｔ＝Ｖとなり、上式において〆′４２＜１′
ＬＣで、振動的となる場合の一般解は、ｊ＝Ａご‐ＱＳ
ｉｎ（のｔ十８）である。
ここでｏ＝ｒ２Ｌ，の＝ノ１／ＬＣ−ｒ２／山２である
から、ｒ《なの場合、ご−Ｑｔｌｌｉご船ｉｎ（のｔ十
８）となる。
から、ｒ《なの場合、ご−Ｑｔｌｌｉご船ｉｎ（のｔ十
８）となる。
しかして、ｔ＝０，ｉ＝０より、８＝０となり、故にｉ
ＩＡｓｉｎ の１ 電流はのｔの周期で振動を繰り返すものであるかり、ｓ
ｉｎのｔなる関数は、■ｔ＝０でｉ＝０、のｔ＝ｍ／２
でｉ＝最大、山ｔ＝ｍで再びｉ＝０となる。
ＩＡｓｉｎ の１ 電流はのｔの周期で振動を繰り返すものであるかり、ｓ
ｉｎのｔなる関数は、■ｔ＝０でｉ＝０、のｔ＝ｍ／２
でｉ＝最大、山ｔ＝ｍで再びｉ＝０となる。
即ち、トランジスタＱＩがオンした場合、本発明回路で
は電源Ｅ−第一のダイオードＤＩ−漏容量ＣＩと出力ト
ランスＴ３の一次側巻線−漏洩ィンダクタンスＬＩ−電
流制限用トランスＴＩ−トランジスタＱＩ−電源Ｂへと
電流が流れ、ＴＩ＋ＬＩとＣＩとが共振回路を構成する
。
は電源Ｅ−第一のダイオードＤＩ−漏容量ＣＩと出力ト
ランスＴ３の一次側巻線−漏洩ィンダクタンスＬＩ−電
流制限用トランスＴＩ−トランジスタＱＩ−電源Ｂへと
電流が流れ、ＴＩ＋ＬＩとＣＩとが共振回路を構成する
。
故にトランジスタＱＩに流れる電流は第３図のように“
０”から立上り、約１／４周期後に最大値を示した後は
低下し始めて半周期後に“０”となる変化を示す。これ
はトランジスタＱ２の場合も同様であって、第３図ｃの
ようにトランジスタＱＩに対し半周期ずれて正弦波的に
電流が流れる。第３図ｂはトランジスタＱＩの両端電圧
、第３図ｄはトランジスタＱ２の両端電圧である。この
ように各トランジスタＱ１，Ｑ２が正弦波的に変化し且
つ上記夕−ンオフ時点に向けて漸減することは、トラン
ジスタがオン状態からオフ状態に移るに際し電流が少な
い程オフしやすいことを考えれば、理想的な特性となる
。
０”から立上り、約１／４周期後に最大値を示した後は
低下し始めて半周期後に“０”となる変化を示す。これ
はトランジスタＱ２の場合も同様であって、第３図ｃの
ようにトランジスタＱＩに対し半周期ずれて正弦波的に
電流が流れる。第３図ｂはトランジスタＱＩの両端電圧
、第３図ｄはトランジスタＱ２の両端電圧である。この
ように各トランジスタＱ１，Ｑ２が正弦波的に変化し且
つ上記夕−ンオフ時点に向けて漸減することは、トラン
ジスタがオン状態からオフ状態に移るに際し電流が少な
い程オフしやすいことを考えれば、理想的な特性となる
。
尚、上記共振状態を作るため、付加的に調整用コンデン
サを出力トランスＴ３の一次側において容量ＣＩ，Ｃ２
に並列結線しても良いし、又負荷１に並列に調整用コン
デンサを接続しても良い。本発明は、以上のような構成
であるから、スイッチング素子Ｑ１，Ｑ２がオンの時に
は電流制限用トランスの二次側巻線に設けた第２、第３
のダイオードＤ２，Ｄ３がいずれも逆バイアスされ、電
流制限用トランスＴ１，Ｔ２の−次側巻線によるチョー
ク作用が働くので、上記したスイッチング素子Ｑ１，Ｑ
２の立上り時のサージ電流が阻止されると共に電流変イ
り率が低減される。
サを出力トランスＴ３の一次側において容量ＣＩ，Ｃ２
に並列結線しても良いし、又負荷１に並列に調整用コン
デンサを接続しても良い。本発明は、以上のような構成
であるから、スイッチング素子Ｑ１，Ｑ２がオンの時に
は電流制限用トランスの二次側巻線に設けた第２、第３
のダイオードＤ２，Ｄ３がいずれも逆バイアスされ、電
流制限用トランスＴ１，Ｔ２の−次側巻線によるチョー
ク作用が働くので、上記したスイッチング素子Ｑ１，Ｑ
２の立上り時のサージ電流が阻止されると共に電流変イ
り率が低減される。
故にこれらのスイッチング素子Ｑ１，Ｑ２に４・電流素
子を用いてもこれらの素子破壊を導く磨がなく、安価な
スイッチング回路を提供できる。また、スイッチング素
子Ｑ１，Ｑ２のターンオフ時に上記第２、第３のダイオ
ードＤ２，Ｄ３が導通されるので、上記電流制限用トラ
ンスの二次側誘起電圧を直流電源に回生して「負荷およ
びスイッチング素子に供給するから、スイッチング回路
のエネルギー効率を高く保ち得て有用である。
子を用いてもこれらの素子破壊を導く磨がなく、安価な
スイッチング回路を提供できる。また、スイッチング素
子Ｑ１，Ｑ２のターンオフ時に上記第２、第３のダイオ
ードＤ２，Ｄ３が導通されるので、上記電流制限用トラ
ンスの二次側誘起電圧を直流電源に回生して「負荷およ
びスイッチング素子に供給するから、スイッチング回路
のエネルギー効率を高く保ち得て有用である。
さらに、本発明は負荷が容量性のものである場合には、
回路の固有の共振周波数を動作周波数に合致させておく
と、前記電流制限用トランスＴ１，Ｔ２を通じてスイッ
チング素子Ｑ１，Ｑ２の導通電流を正弦波的に変化させ
ることができ、スイッチング素子を理想的にオン、オフ
させることができるばかりでなく、出力トランスＴ３に
流れる電流および該トランス出力も正弦波になるため、
歪率の良好な出力を負荷に供聯合できる利点が生じる。
回路の固有の共振周波数を動作周波数に合致させておく
と、前記電流制限用トランスＴ１，Ｔ２を通じてスイッ
チング素子Ｑ１，Ｑ２の導通電流を正弦波的に変化させ
ることができ、スイッチング素子を理想的にオン、オフ
させることができるばかりでなく、出力トランスＴ３に
流れる電流および該トランス出力も正弦波になるため、
歪率の良好な出力を負荷に供聯合できる利点が生じる。
第１図は本発明の一実施例である電気回路、第２図は第
１図各部の信号波形図、第３図は第１図回路を容量性負
荷に接続した場合の各部の信号波形図、第４図は本発明
に含まれる共振回路の動作を説明するための等価回路図
である。 １・・・・・・負荷、Ｑ１，Ｑ２・・・・・・スイッチ
ング素子（トランジスタ）、Ｔ１，Ｔ２・・・・・・電
流制限用トランス、Ｔ３……出力トランス、Ｄ１，Ｄ２
，Ｄ３……第１、第２、第３のダイオード、Ｅ……電源
、ＣＩ，Ｃ２・・・・・・出力トランスの巻線間浮遊容
量と二次側負荷容量の一次側換算値との和、Ｌ１，Ｌ２
・・・・・・出力トランスの一次側巻線の漏洩ィンダク
タンス。 第１図 第２図 第３図 第４図
１図各部の信号波形図、第３図は第１図回路を容量性負
荷に接続した場合の各部の信号波形図、第４図は本発明
に含まれる共振回路の動作を説明するための等価回路図
である。 １・・・・・・負荷、Ｑ１，Ｑ２・・・・・・スイッチ
ング素子（トランジスタ）、Ｔ１，Ｔ２・・・・・・電
流制限用トランス、Ｔ３……出力トランス、Ｄ１，Ｄ２
，Ｄ３……第１、第２、第３のダイオード、Ｅ……電源
、ＣＩ，Ｃ２・・・・・・出力トランスの巻線間浮遊容
量と二次側負荷容量の一次側換算値との和、Ｌ１，Ｌ２
・・・・・・出力トランスの一次側巻線の漏洩ィンダク
タンス。 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １ コンプリメンタリ接続された互いに相補な一対のス
イツチング素子を交互にスイツチングして、出力トラン
スを駆動して負荷に電力を供給するスイツチング回路に
おいて、 上記一対のスイツチング素子の各々の一方の
端子を接続させた接続点と上記出力トランスの中点タツ
プとの間に第１のダイオードを介して共通の直流電源を
設け、 かつ、上記一対のスイツチング素子の各々の他
方の端子と上記出力トランスの各々の出力端子との間に
、電流制限用トランスの一次側巻線を一対宛設けるとと
もに、これら一対の電流制限用トランスの二次側巻線の
各々の出力端子を第２、第３のダイオードを介して上記
第１のダイオードの端子間に並列に接続させ、 さらに
上記第１のダイオードのカソード端子と上記一対のスイ
ツチング素子の接続点との間にコンデンサを並列に接続
して成り、 上記一対のスイツチング素子のオン時には
上記第２、第３のダイオードを逆バイアスして上記電流
制限用トランスの二次側巻線に生じる誘起電圧を阻止す
る一方、上記一対のスイツチング素子のオフ時には上記
第２、第３のダイオードを交互に導通させて上記誘起電
圧を上記コンデンサの両端電圧に重畳させる構成にした
ことを特徴とするスイツチング回路。 ２ 上記スイツチング回路の固有の共振周波数が該スイ
ツチング回路の動作周波数に合致されているものである
特許請求の範囲第１項記載のスイツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024969A JPS6029253B2 (ja) | 1979-03-02 | 1979-03-02 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54024969A JPS6029253B2 (ja) | 1979-03-02 | 1979-03-02 | スイツチング回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26146284A Division JPS60143018A (ja) | 1984-12-10 | 1984-12-10 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55117333A JPS55117333A (en) | 1980-09-09 |
| JPS6029253B2 true JPS6029253B2 (ja) | 1985-07-09 |
Family
ID=12152790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54024969A Expired JPS6029253B2 (ja) | 1979-03-02 | 1979-03-02 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029253B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58501492A (ja) * | 1981-09-16 | 1983-09-01 | ア−ル・ティ−・イ−・デルテックコ−ポレイション | 誘導負荷に有効な効率の良い電流変調器 |
| HU194421B (en) * | 1985-12-18 | 1988-01-28 | Mta Mueszaki Fiz Kutato Inteze | High-voltage supply unit for supplying regulable output high voltege, advantegously for operating ion- or electron ray processing and evaporating apparatus of low power |
| FI77556C (fi) * | 1986-12-11 | 1989-03-10 | Radiante Oy | Effektmatarkrets foer roentgenroer. |
-
1979
- 1979-03-02 JP JP54024969A patent/JPS6029253B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55117333A (en) | 1980-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510974A (en) | High frequency push-pull converter with input power factor correction | |
| US4685041A (en) | Resonant rectifier circuit | |
| US4785387A (en) | Resonant converters with secondary-side resonance | |
| US6970366B2 (en) | Phase-shifted resonant converter having reduced output ripple | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| US7869237B1 (en) | Phase-shifted bridge with auxiliary circuit to maintain zero-voltage-switching | |
| JP3514552B2 (ja) | Ｄｃ−ｄｃ変換器 | |
| US7154763B2 (en) | Push-pull switching power converter | |
| KR19990045058A (ko) | 비대칭 플라이백 컨버터 | |
| JPH0393466A (ja) | 電源装置 | |
| US5640318A (en) | Forward converter for off-line applications | |
| US5801932A (en) | Interleaved current-fed forward converter | |
| JP2000032750A (ja) | Ａｃ／ｄｃコンバ―タ | |
| TWI225727B (en) | 092113910 | |
| JPH113789A (ja) | 放電灯の点灯回路 | |
| JP4352444B2 (ja) | 共振コンバータ | |
| WO2004059823A1 (ja) | 電源回路及び電子機器 | |
| JP3127979B2 (ja) | 直流電源装置 | |
| US6590786B2 (en) | System for controlling the delivery of power to DC computer components utilizing phase shift regulation | |
| JPS6029253B2 (ja) | スイツチング回路 | |
| JPH09322533A (ja) | 共振型スイッチング電源装置 | |
| JPH0332299B2 (ja) | ||
| JPS63503431A (ja) | 自励発振高周波電力コンバ−タ | |
| JP4496642B2 (ja) | 直流−直流変換装置 | |
| JP3022620B2 (ja) | Ｄｃ−ｄｃコンバータ |