JPS602682Y2 - 制御電圧検出装置 - Google Patents
制御電圧検出装置Info
- Publication number
- JPS602682Y2 JPS602682Y2 JP9717476U JP9717476U JPS602682Y2 JP S602682 Y2 JPS602682 Y2 JP S602682Y2 JP 9717476 U JP9717476 U JP 9717476U JP 9717476 U JP9717476 U JP 9717476U JP S602682 Y2 JPS602682 Y2 JP S602682Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- control voltage
- terminal
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
この考案は、電圧制御発振器の制御電圧が、制御範囲の
両端の限界に近接することを検出できる制御電圧検出装
置に関する。
両端の限界に近接することを検出できる制御電圧検出装
置に関する。
マイクロ波帯のトランジスタ発振器が実用化され、その
発振周波数安定化を図るため、発振器を電圧制御発振器
（以下ｖＣＯという）にして、自動周波数制御回路（以
下ＡＦＣという）、あるいは自動位相制御回路（以下Ａ
ＰＣという）を附加する場合が多い。
発振周波数安定化を図るため、発振器を電圧制御発振器
（以下ｖＣＯという）にして、自動周波数制御回路（以
下ＡＦＣという）、あるいは自動位相制御回路（以下Ａ
ＰＣという）を附加する場合が多い。
このような回路を附加したループに於ては、制御可能範
囲は、主として、ＶＣＯの電圧制御端子に印加可能な電
圧動作範囲によって、限定される場合が多い。
囲は、主として、ＶＣＯの電圧制御端子に印加可能な電
圧動作範囲によって、限定される場合が多い。
すなわち、電圧動作範囲の両端に近い制御電圧になった
時、ＡＦＣあるいはＡＰＣループが制御可能の限界に近
かづいたことであり、もう少しずれるとＡＦＣループで
は周波数ずれを、ＡＰＣループでは、同期外れ現象を起
す。
時、ＡＦＣあるいはＡＰＣループが制御可能の限界に近
かづいたことであり、もう少しずれるとＡＦＣループで
は周波数ずれを、ＡＰＣループでは、同期外れ現象を起
す。
この様なＶＣＯを例えばマイクロ波通信装置の局部発振
器として使用した場合に前記の障害が発生すると、通信
システム全体に悪影響を与えるので、ｖＣＯの制御電圧
を監視して制御限界に近かづいた時に予備警報の送出を
した方がよい。
器として使用した場合に前記の障害が発生すると、通信
システム全体に悪影響を与えるので、ｖＣＯの制御電圧
を監視して制御限界に近かづいた時に予備警報の送出を
した方がよい。
このための従来の検出回路は、制御電圧範囲の両端で異
常を検出する必要があり、２個の検出回路が必要である
。
常を検出する必要があり、２個の検出回路が必要である
。
また、ＡＰＣループでは引き込み範囲の問題で、同期が
外れた時に、制御電圧範囲の端から端まで制御電圧を掃
引するので、前記２個の検出回路は、掃引に従ってオン
・オフすることになり不都合である。
外れた時に、制御電圧範囲の端から端まで制御電圧を掃
引するので、前記２個の検出回路は、掃引に従ってオン
・オフすることになり不都合である。
本考案の目的は、このような不都合を除き、１個の検出
回路で検出できる制御電圧検出回路を提供することにあ
る。
回路で検出できる制御電圧検出回路を提供することにあ
る。
本考案は、検出すべき入力信号を互に異った極性端に接
続したダイオードと、これらダイオードのそれぞれの他
端を入力とした演算増巾器と、この演算増幅器の出力端
と同相の入力端に加えられるオフセット電圧供給手段と
、前記演算増幅器出力に接続されてあらかじめ定めた電
圧範囲外の電圧を保持する積分回路とから構成される制
御電圧検出装置にある。
続したダイオードと、これらダイオードのそれぞれの他
端を入力とした演算増巾器と、この演算増幅器の出力端
と同相の入力端に加えられるオフセット電圧供給手段と
、前記演算増幅器出力に接続されてあらかじめ定めた電
圧範囲外の電圧を保持する積分回路とから構成される制
御電圧検出装置にある。
以下、図面を参照して、本考案を詳細に説明する。
第１図は本考案の制御電圧検出装置の実施例を示す回路
図である。
図である。
端子１に印加されたＶＣＯの制御電圧Ｖ□は、ダイオー
ド２、抵抗３を通して、演算増巾器４のｅ入力端子、更
にダイオード２とは逆向きに接続したダイオード５、抵
抗６を通して演算増巾器４の■入力端子に印加される。
ド２、抵抗３を通して、演算増巾器４のｅ入力端子、更
にダイオード２とは逆向きに接続したダイオード５、抵
抗６を通して演算増巾器４の■入力端子に印加される。
演算増巾器４の出力の一部を抵抗７によってそのｅ入力
端子に戻して負帰還を掛け■入力端子には抵抗８を通し
て端子９より、電圧Ｖ、を印加する。
端子に戻して負帰還を掛け■入力端子には抵抗８を通し
て端子９より、電圧Ｖ、を印加する。
演算増巾器４の出力は抵抗１０、蓄電器１１で構成され
る積分回路を通して、警報送出回路１２の入力端子１３
に印加される。
る積分回路を通して、警報送出回路１２の入力端子１３
に印加される。
警報送出回路１２はトランジスタ１４、ダイオード１５
．１６と、トランジスタ１４のオン−オフで動作するリ
レー１７とから構成され、端子１８には、トランジスタ
１４、リレー１７を駆動する所要の電圧を印加し、警報
はリレー１７によって端子１９より送出される。
．１６と、トランジスタ１４のオン−オフで動作するリ
レー１７とから構成され、端子１８には、トランジスタ
１４、リレー１７を駆動する所要の電圧を印加し、警報
はリレー１７によって端子１９より送出される。
その動作は、トランジスタ１４がオンの状態で警報オフ
（端子１９開放）、トランジスタ１４がオフの状態で警
報オン（端子１９短絡）で、警報送出電圧はダイオード
１５．１６、トランジスタ１４のエミッタ・ベース間の
各順方向電圧の和で決まる。
（端子１９開放）、トランジスタ１４がオフの状態で警
報オン（端子１９短絡）で、警報送出電圧はダイオード
１５．１６、トランジスタ１４のエミッタ・ベース間の
各順方向電圧の和で決まる。
この様な全体の構成におけるこの回路の動作は、抵抗３
，６．７の値を等しく、抵抗８は抵抗３．６．７に比べ
て大きく選べば、Ｖ１≧ｖ９の時ダイオード２がオン、
ダイオード５がオフとなり、演算増巾器の入力はＶａの
電圧に固定されるので、演算増巾器４の出力電圧Ｖ。
，６．７の値を等しく、抵抗８は抵抗３．６．７に比べ
て大きく選べば、Ｖ１≧ｖ９の時ダイオード２がオン、
ダイオード５がオフとなり、演算増巾器の入力はＶａの
電圧に固定されるので、演算増巾器４の出力電圧Ｖ。
はＶ。＝Ｖ、−（Ｖｌ−Ｖａ）となり、Ｖ□≦Ｖ、の時
は、ダイオード２．５のオン、オフが逆となり、抵抗８
は抵抗６に比べて大きいので、演算増巾器４の■入力端
子にはＶ□がそのま）表われ、出力電圧■。
は、ダイオード２．５のオン、オフが逆となり、抵抗８
は抵抗６に比べて大きいので、演算増巾器４の■入力端
子にはＶ□がそのま）表われ、出力電圧■。
はＶ。＝ｖ。＋（Ｖｔ Ｖｅ）となる。
これをまとめて、式で表わすと、出力電圧Ｖ。
は、Ｖｏ＝Ｖｅ ＩＶｔ Ｖｅ （１）と
なる。
なる。
すなわち、ｖｏはｖ９からＶｌとＶａの差電圧を引いた
電圧となるので、これを図で表わすと第２図の曲線２０
となる。
電圧となるので、これを図で表わすと第２図の曲線２０
となる。
第２図は、横軸がＶＣＯの制御電圧Ｖ１を表わし制御電
圧範囲はＶａからｖｂまで、縦軸は演算増巾器４の出力
電圧Ｖ。
圧範囲はＶａからｖｂまで、縦軸は演算増巾器４の出力
電圧Ｖ。
を示すグラフである。
演算増巾器４の出力電圧Ｖ。
が（１）式の様に表わされるので、上述の警報送出電圧
（ダイオード１５．１６、ｈランジスタ１４のエミッタ
・ベース間の各順方向電圧の和で決まる）を、第２図の
ｖｏ′に選べば、制御電圧範囲の両端、Ｖａ’、 Ｖｂ
’の電圧で警報を送出し得る（Ｖａ’〜ｖｂ’が正常動
作、Ｖａ〜ｖａ′、■ｂ′〜Ｖｂが警報送出）。
（ダイオード１５．１６、ｈランジスタ１４のエミッタ
・ベース間の各順方向電圧の和で決まる）を、第２図の
ｖｏ′に選べば、制御電圧範囲の両端、Ｖａ’、 Ｖｂ
’の電圧で警報を送出し得る（Ｖａ’〜ｖｂ’が正常動
作、Ｖａ〜ｖａ′、■ｂ′〜Ｖｂが警報送出）。
更に、ＡＰＣループの同期外れ時に於ける制御電圧掃引
時にも、抵抗１０と一端に十電源を接続した蓄電器１１
との積分回路によって積分され最低値を保持するので、
第１図の警報送出回路１２の入力端子１３には、第２図
におけるＶ。
時にも、抵抗１０と一端に十電源を接続した蓄電器１１
との積分回路によって積分され最低値を保持するので、
第１図の警報送出回路１２の入力端子１３には、第２図
におけるＶ。
′以下の電圧が保たれ、警報は送出されたまま保持され
る。
る。
以下説明した如く、ＶＣＯの制御電圧を、互いに逆向に
接続されたダイオードと抵抗を通して、演算増巾器に印
加し、その出力を積分回路を通して、警報送出回路に加
えることによって、−個の検出回路によって効果的に検
出できる制御電圧検出装置が得られた。
接続されたダイオードと抵抗を通して、演算増巾器に印
加し、その出力を積分回路を通して、警報送出回路に加
えることによって、−個の検出回路によって効果的に検
出できる制御電圧検出装置が得られた。
以上の説明に於て、第１図のダイオード２と５は互いに
逆向きであればよく、又、抵抗３，６゜７は必ずしも等
しい必要はない。
逆向きであればよく、又、抵抗３，６゜７は必ずしも等
しい必要はない。
更に、端子、９の電圧Ｖ、は必要に応じた最適値に設定
すればよい。
すればよい。
第１図は本考案の実施例の回路図、第２図は第１図の電
圧特性を示すグラフである。 図において１・・・・・・入力端子、２，５，１５．１
６・・・・・・ダイオード、３．６．７．８． １０・
・・・・・抵抗、１１・・・・・・蓄電器、１２・・・
・・・警報送出回路、１３．１９・・・・・・端子、１
４・・・・・・トランジスタ、１７・・・・・・リレー
１８・・・・・・十電源端子、２０・・・・・・曲線
である。
圧特性を示すグラフである。 図において１・・・・・・入力端子、２，５，１５．１
６・・・・・・ダイオード、３．６．７．８． １０・
・・・・・抵抗、１１・・・・・・蓄電器、１２・・・
・・・警報送出回路、１３．１９・・・・・・端子、１
４・・・・・・トランジスタ、１７・・・・・・リレー
１８・・・・・・十電源端子、２０・・・・・・曲線
である。
Claims (1)
- 検出すべき入力信号を互に異った極性端に接続したダイ
オードと、これらダイオードのそれぞれの他端を入力と
した演算増幅器と、この演算増幅器の出力端と同相の入
力端に加えられるオフセット電圧供給手段と、前記演算
増幅器出力に接続されてあらかじめ定めた電圧範囲外の
電圧になった場合にこれを保持する積分回路とから構成
される制御電圧検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9717476U JPS602682Y2 (ja) | 1976-07-21 | 1976-07-21 | 制御電圧検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9717476U JPS602682Y2 (ja) | 1976-07-21 | 1976-07-21 | 制御電圧検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5315751U JPS5315751U (ja) | 1978-02-09 |
| JPS602682Y2 true JPS602682Y2 (ja) | 1985-01-25 |
Family
ID=28707564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9717476U Expired JPS602682Y2 (ja) | 1976-07-21 | 1976-07-21 | 制御電圧検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602682Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59341A (ja) * | 1982-06-25 | 1984-01-05 | 高崎 彰 | 「しいな」前処理装置付き全自動脱「ぷ」機 |
-
1976
- 1976-07-21 JP JP9717476U patent/JPS602682Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5315751U (ja) | 1978-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433308A (en) | PLL Detection circuit | |
| US4596963A (en) | PLL with lock up detector and lock acquisition circuit | |
| US4009448A (en) | Phase lock loop for a voltage controlled oscillator | |
| US6133802A (en) | Synchronous carrier recovery circuit and injection locked oscillator | |
| US3921094A (en) | Phase-locked frequency synthesizer with means for restoring stability | |
| JPS602682Y2 (ja) | 制御電圧検出装置 | |
| US3893040A (en) | Digital automatic frequency control system | |
| US4523157A (en) | PLL out-of-capture range detection and lock acquisition circuit | |
| CA1162256A (en) | Monolithic astable oscillator circuit | |
| US4932073A (en) | Transmitter having PLL circuit | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US4206420A (en) | Phase locked loop with automatic sweep | |
| JPH04107011A (ja) | Ｐｌｌ回路 | |
| EP0139938B1 (en) | Crystal oscillator | |
| CA1304794C (en) | Fault tolerant oscillator circuit having redundant resonant element | |
| JPS6327456Y2 (ja) | ||
| US4095191A (en) | Phase locked loop circuit | |
| JPS6230410A (ja) | 電圧制御発振回路 | |
| JPS6059780B2 (ja) | Ｐｌｌ回路の同期はずれ検出回路 | |
| JPH0328606Y2 (ja) | ||
| US3501705A (en) | Phase-lock loop fm detector circuit employing a phase comparator and keyed oscillator | |
| JPH0354426Y2 (ja) | ||
| JP2516972Y2 (ja) | 位相同期型発振器 | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector | |
| JPH0314825Y2 (ja) |