JPS6024654A - プログラム・デバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は計算機プログラムのデパック装置に関するも
のである。

従来この種の装置を含むものとして第１図に示すものか
あった。図において、（１１はフリップフロップ、（２
）は第１のグー）　、　＋３１はメモリアドレスレジス
タ、　ｓｗｉは計算機コントロールパネル上にあるデバ
ッグモードスイッチ、（４１ｉＪ：計算機コントロール
パネルから人手にょシ設定され１ｉｃ７ドｖスを保持す
るアドレス指定レジスタ。

（５）はメモリアドレスレジスタ（３）の内容とアドレ
ス指定レジスタ（４）の内容が一致しているがを判定す
る一致判定回路、（６）はプログラムの実行を停止させ
る停止回路、（７）はアドレステコーダ。

（８）は計算機メモリの記憶素子、（９）は記憶素子か
ら取り出した内容を保持するメモリバッファレジスタ、
　ａｌはアドレス部Ａと操作部Ｂとを有する命令レジス
タ、θ１）は第２のケート、αりは第３のグー）　、　
（１３は命令デコーダ、　ｆＩ４）は演算回路。

（ｌっけ第４のケー）　、　（ｌ（９はカウントアツプ
パルス発生回路、（Ｌっは通常カウントアツプパルス発
生回路（Ｉ［９のパルスによシ更新されるが分岐命令の
場合は命令レジスタａ１のアドレス部によシ更新される
プログラムカウンタ、　ｓｗｉはデバッグモードスイッ
チである。

次に動作について説明する。

第１図において、ある命令が実行を完了すると、演算回
路０４）からその命令実行完了パルス（１４ａ）が発生
し、それによりフリップ・フロップ（１１がセットされ
る。このフリップフロップ（１１のセントで次の命令に
移るがこの段階を命令取出し段階とよぶ。それにより第
１のゲート（２）がオンとなり、プログラム・カウンタ
Ｑηに記憶されているこれから実行しようとする命令の
記憶場所のアドレスがメモリアドレスレジスタ（３）に
転送される。デバッグモードスイッチＳＷ１がオンのと
き、計算機のコントロール・パネルから人手により設定
したアドレス指定レジスタ人几１（４）とメモリアドレ
スレジスタ（３）とを、一致判定回路（５）で判定し９
等しいときプログラムの実行を停止させる信号を停止回
路（６）に与える。

デバッグモードスイッチＳＷ１がオフのとき及び一致判
定回路（５）で一致しないとき、アドレス・デコーダ（
７）により記憶場所が指定され、その記憶内容、すなわ
ちこれから実行しようとする命令語は記憶素子（８）か
ら取り出され、メモリバッファレジスタ（９）を経て命
令レジスタＨに転送される。その転送が完了するとそれ
を知らせる命令取り出し完了パルス（ｌｏａ）が命令レ
ジスタＯＧから発生し、それによりフリップフロップ（
１）はリセットされ、命令レジスタ＋ＩＩＨｃ記憶され
ている情報（命令語）が実行される段階となり。

これを命令実行段階とよぶ。このｆａ令実行段階では第
２０ケートαυ及び第３のゲートａｚがオンとなる。第
２のゲートαυがオンとなることにより命令レジスタ０
■に記憶されている命令語のアドレス部Ａの内容かアド
レス・デコーダ（刀に転送され、記ｔ！、’　ＪＡ４所
から数値１Ｃｊ報（数値８ｆ：＃　）　（９ａ）が演算
回路Ｉに転送される。第８のゲート（１２もオンの状態
であるので、命令レジスタａｃＩ内の操作部Ｂの内容が
命令デコーダ（１３に転送され演算回路α勾に入る。こ
のとき命令デコーダ０で分岐命令であると判定されたと
きは第４のグーＨ！９がオンとな、！７命令レジスタａ
ｌのアドレス部Ａの内容がプログラム・カウンタ顛に入
る。分岐命令以外の場合カウントアツプパルス回路（Ｉ
Ｑからカウントアツプパルスが出て、プログラムカウン
タａ１が更新され１次の命令語のアドレスとなる。命令
レジスタ（ＩＱの操作部Ｂの内容は演算回路Ｉに転送さ
れ、数値情報（数値語）　（９ａ）に演算操作を施す。

演算回路ｆ１４１は演算完了にょシ命令実行完了パルス
（１４ａ）を発生し、それによりフリップフロップ（１
）をセットして再び次の命令の取シ出し段１昔となる。

従来のプログラム・デバッグ回路は以上のようにアドレ
ス指定レジスタ（４）、一致判定回路（５）、及び停止
回路（６）でＭ１′成されているので、プログラム・カ
ウンタの内容が特定の一つのアドレスに達したときに停
止するという機能をイ１しているにすぎず、アドレスの
範囲指定ができないこと、及び−命令前のプログラムカ
ウンタの内容が不明であり９分岐しであるアドレス範囲
に達した場合、その前の命令のアドレスが不明であるこ
とから、解明までにプログラム・デバッグに多大の時間
を璧する。あるいは１°ｊ￥明できない、という欠点が
あった。

この発明はこれらの欠点を解消するためになされたもの
で、プログラム・カウンタの値が任意に指定する２つの
アドレスの間に入ったときプログラムの実行を停止させ
、そのとき−命令前のプログラム・カウンタの値をレジ
スタで保持するようにしたプログラム・デバッグ装置全
提供するものである。

以下第２図に示すこの発明の一実施例について説明する
。

図において（１）から（ｌηまでは第１図と同しである
。０＆はアドレス指定レジスタ（４）と同じ機能のアド
レス指定レジスタであるがここに指定する値はアドレス
指定レジスタ（４）の値より大きい値を与える。＋１１
．（イ）は大小判定回路、（２０は論理積回路、（社）
はカウントアツプパルス回路ＱＱによりプログラムカウ
ンタαηを更新する前のプログラムアドレスｐの値を保
持するレジスタテ＋　−命令前のプログラムカウンタと
もいう。

次に動作について説明するが、（１）がちａ′Ｉ）−ｉ
での全体の動作は第１図による従来の動作で説明したも
のと同じであるから、以下ではこの発明に関係する部分
の動作説明を行う。

アドレス指定レジスタ（４）の内容はもう一方のアドレ
ス指定レジスタ＋ＩＦｊの内容よ）小に力るように計算
機のコントロールパネルから人手により設定しである。

い１デバツグモードスイツチＳＷＩがオンになっている
ものとすると、あるアドレス範囲に入ったときプログラ
ムの実行を停止させる回路の動作は次のようになる。１
ずメモリアドレスレジスタ（３１の内容からアドレス指
定レジスタ（４）の内容を減じ、正文は０ならオンとす
る大小判定回路（ｆｌと、アドレス指定レジスタＡＲ２
０＆の内容からメモリアドレスレジスタ（３）の内容を
減じ、正又は０ならオンとする大小判定回路−の出力を
論理積回路ＱＤを通し、その結果オンならプログラムの
実行を停止させる。この停止したときのプログラムアド
レスはメモリアドレスレジスタ（３）の内容であるが、
これはプログラムカウンタ面の内容でもある。このとき
−命令前のプログラムカウンタの値は＠で示すレジスタ
に保持されている。

以上のように、この発明によれば、プログラムのあるア
ドレス範囲にどこかから分岐してくる現象が現われてい
る場合、どこから分岐してくるかをつきとめることがで
き、プロゲラムチバッグ上大きな効果がある。

【図面の簡単な説明】

第１図は従来のプログラムデバッグ回路を含んだ計算機
の制御回路を示す図、第２図はこの発明によるプログラ
ムデバッグ回路を含んだ泪ｎ機の制御回路を示す図であ
る。 図において（４）及びＯｅはアドレス指定レジスタ。 （６）は停止回路、αｎはプログラムカウンタ、ａ９゜
（イ）は大小判定回路、（社）はレジスタ、　ＳＷＩは
デバッグカードスイッチである◎ なお１図中同一符号は同−又は相当部分を示す。 代理人　大岩増雄

Claims (1)

1. 【特許請求の範囲】 計算機プログラムデバッグモードか否かを指定する計算
   機コントロールパネル上のスイッチと、計算機メモリに
   割シつけられたアドレスを計算機コントロールパネルか
   ら指定する２つのアドレス指定レジスタと、プログラム
   の実行アドレスを保持するプログラムカウンタと、−命
   令前の上記プログラムカウンタの内容を保持するレジス
   タと、上記プログラムカウンタの内容が上記２つのアド
   レス指定レジスタの示す値の間に入っているかを判定す
   る判定回路と、プログラムの実行を停止させる停止回路
   とを備え。 デバッグモード時、上記プログラムカウンタの内容が上
   記の判定回路によシ指定内容に合致していると判定され
   た場合、プログラムの実行を停止させ、そのときの上記
   −命令前の７０グラムカウンタの内Ｍｋ保持しているレ
   ジスタによシ、プログラムデバッグを行うことに特徴と
   するプロゲラムチバッグ装置。