JPS6024506B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6024506B2 JPS6024506B2 JP51022106A JP2210676A JPS6024506B2 JP S6024506 B2 JPS6024506 B2 JP S6024506B2 JP 51022106 A JP51022106 A JP 51022106A JP 2210676 A JP2210676 A JP 2210676A JP S6024506 B2 JPS6024506 B2 JP S6024506B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- circuit
- dimensional
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Character Discrimination (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
本発明は、２次元画像中に含まれる対象物の面積等の特
徴量を算出する画像処理装置に関する。
徴量を算出する画像処理装置に関する。
画像処理装置において、処理対象は２次元情報であり、
この２次元情報を高速度に処理するためには、まず最初
に対象物を入力画像中より抽出すること、つまり画像の
切り出しを行ない、続いて、切り出された画像の２次元
情報を一度に、あるいは数回に分けて演算回路に入力す
ることにより高速度な特徴量の算出を行なう。しかし、
上記のように一度に特徴量の計算を行なう方法は対象物
の範囲が小さい場合には非常に有効な方法であるが、対
象物の範囲が大きい場合にはその回路構成が非常に大規
模となり、かつ高価となる。
この２次元情報を高速度に処理するためには、まず最初
に対象物を入力画像中より抽出すること、つまり画像の
切り出しを行ない、続いて、切り出された画像の２次元
情報を一度に、あるいは数回に分けて演算回路に入力す
ることにより高速度な特徴量の算出を行なう。しかし、
上記のように一度に特徴量の計算を行なう方法は対象物
の範囲が小さい場合には非常に有効な方法であるが、対
象物の範囲が大きい場合にはその回路構成が非常に大規
模となり、かつ高価となる。
また、多くの場合２次元画像を高速度に処理する装置に
おいて画像情報をクロック信号により次から次へとシフ
トする方式、つまりたれ流し方式を採用するため、前記
のように特徴量計算を一度に行なう方法でも、必要な２
次元データが全てそろうまでには一定の時間が必要とな
る。そこで、本発明は、２次元画像中の対象物の特徴量
を簡単な回路構成で高速に求めることができる画像処理
袋贋を提供することを目的とする。かかる目的を達成す
るために、本発明は、直接２次情報の演算を行なう代わ
りに、１次元の演算を必要な回数だけ繰り返し行ない、
これと同期して上記１次元の演算結果を逐次演算するこ
とによって、２次元画像の特徴量を算出することを特徴
とするものである。本発明によれば、２次元画像の特徴
量を求める際に、一度に２次元情報の演算を行なう代わ
り‘こ、１次元情報の演算を繰り返し行なうので、その
回路構成は非常に簡単、かつ低廉になり、しかも一度に
２次元情報の演算を行なう方法と殆んど差のない処理時
間でもつて２次元画像の特徴量を求めることが出来る。
以下、２次元画像の自動識別を行なう画像処理装置にお
いて、対象物の重要な特徴量である面積を求める場合に
ついて、実施例により詳細に説明する。
おいて画像情報をクロック信号により次から次へとシフ
トする方式、つまりたれ流し方式を採用するため、前記
のように特徴量計算を一度に行なう方法でも、必要な２
次元データが全てそろうまでには一定の時間が必要とな
る。そこで、本発明は、２次元画像中の対象物の特徴量
を簡単な回路構成で高速に求めることができる画像処理
袋贋を提供することを目的とする。かかる目的を達成す
るために、本発明は、直接２次情報の演算を行なう代わ
りに、１次元の演算を必要な回数だけ繰り返し行ない、
これと同期して上記１次元の演算結果を逐次演算するこ
とによって、２次元画像の特徴量を算出することを特徴
とするものである。本発明によれば、２次元画像の特徴
量を求める際に、一度に２次元情報の演算を行なう代わ
り‘こ、１次元情報の演算を繰り返し行なうので、その
回路構成は非常に簡単、かつ低廉になり、しかも一度に
２次元情報の演算を行なう方法と殆んど差のない処理時
間でもつて２次元画像の特徴量を求めることが出来る。
以下、２次元画像の自動識別を行なう画像処理装置にお
いて、対象物の重要な特徴量である面積を求める場合に
ついて、実施例により詳細に説明する。
第１図は本発明の一実施例を示す構成図である。
１は処理すべき入力画像、２は１の入力画像の光情報を
電気信号に変換するテレビカメラ、３はアナログ信号で
あるテレビカメラの映像信号を１絵素あたり６ビットの
ディジタル信号に変換するＡ／Ｄ変換器、４はシフトレ
ジスタにより構成されたメモリ回路であり、６×３２０
ビット×７ライン分の容量を持つ。
電気信号に変換するテレビカメラ、３はアナログ信号で
あるテレビカメラの映像信号を１絵素あたり６ビットの
ディジタル信号に変換するＡ／Ｄ変換器、４はシフトレ
ジスタにより構成されたメモリ回路であり、６×３２０
ビット×７ライン分の容量を持つ。
つまりＴＶカメラの１走査線分の映像信号を３２脇絵素
に分割し、その各絵素の映像信号を６ビットで表わし、
かつ７走査線分の映像信号を一特記臆する訳けである。
また４のメモリ回路に一時記憶された画像情報は装置の
メインクロック６．１８ＭＩセ（２乳信号）に同期して
、次から次へとシフトされる。５は６ビットの画像信号
を１ビットの画像信号、つまり２値化するためのしきい
値検出回路であり、この装置においては４のメモリ内に
記憶されている画像信号の最小値に、統計的に求められ
る任意の値を加算した値ＴＨをしきし、値しベルとして
６の２値化信号発生発回に送出する。
に分割し、その各絵素の映像信号を６ビットで表わし、
かつ７走査線分の映像信号を一特記臆する訳けである。
また４のメモリ回路に一時記憶された画像情報は装置の
メインクロック６．１８ＭＩセ（２乳信号）に同期して
、次から次へとシフトされる。５は６ビットの画像信号
を１ビットの画像信号、つまり２値化するためのしきい
値検出回路であり、この装置においては４のメモリ内に
記憶されている画像信号の最小値に、統計的に求められ
る任意の値を加算した値ＴＨをしきし、値しベルとして
６の２値化信号発生発回に送出する。
６は７個の比較器により構成されており、６ビットの画
像信号２２の値がＴＨ以上の瞬間にその出力２４を次段
の画像切り出し回路７および面積計算回路８に送出する
。
像信号２２の値がＴＨ以上の瞬間にその出力２４を次段
の画像切り出し回路７および面積計算回路８に送出する
。
７は第２図に示すような７×７のウインドを設ける２次
元画像Ｐｉｊの中心を求めることにより画像の切り出し
を行ない、その出力２５を制御回路１川こ送出する。
元画像Ｐｉｊの中心を求めることにより画像の切り出し
を行ない、その出力２５を制御回路１川こ送出する。
１０ではテレビカメラの水平同期信号、すなわちＨＤ信
号２７をカウントするカウンタＣＬによりｉ方向の位置
を、メイクロック信号２８（２８信号は第５図に示すよ
うにＭ−ＣＬ，Ｍ−ＣＬ，Ｍ−Ｃ−，Ｍ−ＣＬと４層ク
ロツクとなっている）のＭ−ＣＬ，をカウントするカウ
ンタＣｔによりｉ方向の位置を常時監視しており、切り
出し信号が送出されてきた瞬間に上記のｉ，ｉ方向のカ
ゥンタ出力を一時記憶することにより切り出された画像
Ｐｉｊの位鷹（ｉｏ，ｉｏ）を知る。
号２７をカウントするカウンタＣＬによりｉ方向の位置
を、メイクロック信号２８（２８信号は第５図に示すよ
うにＭ−ＣＬ，Ｍ−ＣＬ，Ｍ−Ｃ−，Ｍ−ＣＬと４層ク
ロツクとなっている）のＭ−ＣＬ，をカウントするカウ
ンタＣｔによりｉ方向の位置を常時監視しており、切り
出し信号が送出されてきた瞬間に上記のｉ，ｉ方向のカ
ゥンタ出力を一時記憶することにより切り出された画像
Ｐｉｊの位鷹（ｉｏ，ｉｏ）を知る。
次にＣｒ，ＣＴｊの出力が（ｉｏ一３），（Ｌ＋１）と
なった瞬間に８の面積計算回路にＰｉｊの面積計算の開
始を示すゲートの信号３０，３１を送出する。上記のゲ
ート信号が送出されている間８へは第２図のｉ方向の７
絵素、つまりＰ，．〜Ｐ，７，Ｐ２，〜Ｐ洲 ……，Ｐ
の〜Ｐ６７，Ｐ７，〜Ｐ７７がクロツク信号Ｍ−ＣＬに
同期して順次送り込まれる。したがって８の面積計算回
路ではクロック信号と同期して７総素分の１次元情報を
順次計算していくことにより７×７の２次元情報の面積
を計算する訳けである。上記の面積計算が終了すると制
御回路１０はその面積値２６を９の出力装置に送出する
べく制御信号３１を送出する。
なった瞬間に８の面積計算回路にＰｉｊの面積計算の開
始を示すゲートの信号３０，３１を送出する。上記のゲ
ート信号が送出されている間８へは第２図のｉ方向の７
絵素、つまりＰ，．〜Ｐ，７，Ｐ２，〜Ｐ洲 ……，Ｐ
の〜Ｐ６７，Ｐ７，〜Ｐ７７がクロツク信号Ｍ−ＣＬに
同期して順次送り込まれる。したがって８の面積計算回
路ではクロック信号と同期して７総素分の１次元情報を
順次計算していくことにより７×７の２次元情報の面積
を計算する訳けである。上記の面積計算が終了すると制
御回路１０はその面積値２６を９の出力装置に送出する
べく制御信号３１を送出する。
９では３１信号を確認したのち、面積値Ｓｏ（２６信号
）と位置（ふ，Ｙｏ）（３２信号）とを記憶し、処理し
た対象画像の位置と面積とをアウトプットする。
）と位置（ふ，Ｙｏ）（３２信号）とを記憶し、処理し
た対象画像の位置と面積とをアウトプットする。
２７，３３はテレビカメラの同期信号である。
２７は水平同期信号、３３は垂直同期信号であり、装置
のメインクロックをカウントダウンして作られる。
のメインクロックをカウントダウンして作られる。
第３図は８の面積計算回路の詳細図、第４は面積計算回
路の各部の動作状態を示すタイムチャートである。
路の各部の動作状態を示すタイムチャートである。
４０はクロツク信号Ｍ−ＣＬに同期して入力信号Ｐｉ，
〜Ｐｉ７を順次、１周期間記憶するラッチメモリＬＴ，
であり、入力信号の移相の不整を補正するために設けら
れたものであり、制御信号２９（ＧＴ，）に無関係に動
作する。
〜Ｐｉ７を順次、１周期間記憶するラッチメモリＬＴ，
であり、入力信号の移相の不整を補正するために設けら
れたものであり、制御信号２９（ＧＴ，）に無関係に動
作する。
４１，４２は３絵素の入力信号の積分値を求めることに
より、３絵素の２値化信号を２ビットの２進符号に変換
する。
より、３絵素の２値化信号を２ビットの２進符号に変換
する。
４３は２ビットのＦｕｌｌＡｄｄａｒＡＤＤ，であり４
１，４２および４０の第７番目の出力の加算を行なう。
１，４２および４０の第７番目の出力の加算を行なう。
ここで、４０の第７番目の出力は４３の桁上端子に入力
される。４４はクロック信号Ｍ−Ｃ−に同期してＡＤＤ
，の出力を順次１周期間記憶するラツチメモリＬＴ２で
あり、４ １，４２，４３での動作時間のバラッキを補
正する。
される。４４はクロック信号Ｍ−Ｃ−に同期してＡＤＤ
，の出力を順次１周期間記憶するラツチメモリＬＴ２で
あり、４ １，４２，４３での動作時間のバラッキを補
正する。
４５は２ビットのＦｕｌｌ Ａｄｄｅｒ、４ ６は４ビ
ットのＦｈｌＡｄｄｅｒであり、両者でもつて６ビット
のＡｄｄｅｒＡＤＤ２を形成する。ＡＤＤ２が６ビット
でよい理由は次の通りである。すなわち７×７の面積値
を求めようとしているため、その最大値は４９となり、
これを２進符号に変換すると（１１０００１）２となり
６ビットで表示できるためである。４７〜５２はゲート
回路を構成するＡＮＤ回路である。
ットのＦｈｌＡｄｄｅｒであり、両者でもつて６ビット
のＡｄｄｅｒＡＤＤ２を形成する。ＡＤＤ２が６ビット
でよい理由は次の通りである。すなわち７×７の面積値
を求めようとしているため、その最大値は４９となり、
これを２進符号に変換すると（１１０００１）２となり
６ビットで表示できるためである。４７〜５２はゲート
回路を構成するＡＮＤ回路である。
これらのゲート回路は第１番のクロックの間、つまりゲ
ート信号ＧＴ２（３０信号）が送出されている期間閉じ
られ、ＡＤＤ２の６ビットの出力が５３のラッチメモリ
ＬＴ３に印加されるのを防ぐ。すなわちＬＴ３の入力信
号は全て１ ０となっているので、ＬＴ３のは０が１周
期間だけ記憶されることとなる。つまりＬＴ３はクリア
される訳けである。以下、第２番目から第８番目のクロ
ックの期間はゲートが開かれているためＬＴ３の入力信
号はＡＤＤ２の出力信号となり順次加算結果が記憶され
る。すなわち、ＬＴ３の出力信号はＡＤＤ２の入力信号
をも兼ねているので、ＬＴ３の出力信号は、第１番目の
クロツク時：０７ 第２番目のクロック時：ｊ毛・もｊ 葬≧零昌舞多旨学多蓮…三雲主雲÷、馬 Ｚ 第８番目のクロツク時さ，ｊ：，Ｐｉｊ となり、７×７の面積を求めることが出来る訳けである
。
ート信号ＧＴ２（３０信号）が送出されている期間閉じ
られ、ＡＤＤ２の６ビットの出力が５３のラッチメモリ
ＬＴ３に印加されるのを防ぐ。すなわちＬＴ３の入力信
号は全て１ ０となっているので、ＬＴ３のは０が１周
期間だけ記憶されることとなる。つまりＬＴ３はクリア
される訳けである。以下、第２番目から第８番目のクロ
ックの期間はゲートが開かれているためＬＴ３の入力信
号はＡＤＤ２の出力信号となり順次加算結果が記憶され
る。すなわち、ＬＴ３の出力信号はＡＤＤ２の入力信号
をも兼ねているので、ＬＴ３の出力信号は、第１番目の
クロツク時：０７ 第２番目のクロック時：ｊ毛・もｊ 葬≧零昌舞多旨学多蓮…三雲主雲÷、馬 Ｚ 第８番目のクロツク時さ，ｊ：，Ｐｉｊ となり、７×７の面積を求めることが出来る訳けである
。
なお第４図のタイムチャートからも分るようにＬＴ２と
ＬＴ３のワードパルスＭ−ＣＬ３，Ｍ−ＣＺは制御信号
のＧＴ，が送出されている期間だけ、各々のラッチメモ
リＬＴ２，ＬＬに印加される。また、第４図のＣＬ【パ
ルスは第１図の３１倍号を示したもので、クック信号Ｍ
−ＣＬ４のうちＧＴ，の最後の１周期の間だけ、１０の
制御回路から９の出力回路へ送出され、切れ出された画
像の面積計算が終了したことを示す訳けである。
ＬＴ３のワードパルスＭ−ＣＬ３，Ｍ−ＣＺは制御信号
のＧＴ，が送出されている期間だけ、各々のラッチメモ
リＬＴ２，ＬＬに印加される。また、第４図のＣＬ【パ
ルスは第１図の３１倍号を示したもので、クック信号Ｍ
−ＣＬ４のうちＧＴ，の最後の１周期の間だけ、１０の
制御回路から９の出力回路へ送出され、切れ出された画
像の面積計算が終了したことを示す訳けである。
以上述べたように、本発明では２次元画面の面積計算を
各絵素単位に行ない、かつ１次元情報の加算をクロック
信号に同期して繰り返し行なうことにより、非常に高速
、高精度、かつ簡単な回路構成で行なうことが出来、そ
の効果は非常に大である。
各絵素単位に行ない、かつ１次元情報の加算をクロック
信号に同期して繰り返し行なうことにより、非常に高速
、高精度、かつ簡単な回路構成で行なうことが出来、そ
の効果は非常に大である。
第１図は本発明の一実施例を示す構成図、第２図は面積
計算回路への入力画像図、第３図は面積計算回路の詳細
図、第４図は面積計算回路の各部の動作状態を示すタイ
ムチャート、第５図はメインクロック信号の４層構成図
である。 第１図において、１・・・入力画像、２・・・テレビカ
メラ、３・・・Ａ／Ｄ変換器、４・・・メモリ回路、５
・・・しきし、値検出回路、６・・・２値化信号発生回
路、７・・・画像の切り出し回路、８・・・面積計算回
路、９・・・出力装置、１０・・・制御回路、である。 多／図多３週 第２凶 多々四 努ク図
計算回路への入力画像図、第３図は面積計算回路の詳細
図、第４図は面積計算回路の各部の動作状態を示すタイ
ムチャート、第５図はメインクロック信号の４層構成図
である。 第１図において、１・・・入力画像、２・・・テレビカ
メラ、３・・・Ａ／Ｄ変換器、４・・・メモリ回路、５
・・・しきし、値検出回路、６・・・２値化信号発生回
路、７・・・画像の切り出し回路、８・・・面積計算回
路、９・・・出力装置、１０・・・制御回路、である。 多／図多３週 第２凶 多々四 努ク図
Claims (1)
- １ 撮像装置により入力された２次元画像中に含まれる
対象物の特徴量を算出する画像処理装置において、上記
対象物を含む少なくともｍ×ｎの画像信号を記憶しｍ個
の画像信号を同時に出力する画像メモリと、該画像メモ
リから出力されるｍ個の画像信号に対して並列演算する
第１の演算回路と、該演算回路の演算結果に対して逐次
演算する第２の演算回路とを有し、上記画像メモリから
ｍ個の画像信号をｎ回順次読み出して上記対象物の特徴
量を上記第１及び第２の演算回路により算出することを
特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51022106A JPS6024506B2 (ja) | 1976-03-03 | 1976-03-03 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51022106A JPS6024506B2 (ja) | 1976-03-03 | 1976-03-03 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52105736A JPS52105736A (en) | 1977-09-05 |
| JPS6024506B2 true JPS6024506B2 (ja) | 1985-06-13 |
Family
ID=12073628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51022106A Expired JPS6024506B2 (ja) | 1976-03-03 | 1976-03-03 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024506B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018163323A (ja) * | 2017-03-27 | 2018-10-18 | パナソニックＩｐマネジメント株式会社 | 照明装置及び照明システム |
| DE102018106933A1 (de) | 2017-03-24 | 2018-09-27 | Panasonic Intellectual Property Management Co., Ltd. | Beleuchtungsvorrichtung |
-
1976
- 1976-03-03 JP JP51022106A patent/JPS6024506B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52105736A (en) | 1977-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6311328B1 (en) | Apparatus and method for enlarging/reducing a video picture size | |
| US3887763A (en) | Video signal transmission system | |
| GB2162018A (en) | Moving picture frame rate conversion system | |
| EP0264966B1 (en) | Interpolator for television special effects system | |
| EP0523924B1 (en) | Image signal processing apparatus | |
| EP0508476B1 (en) | Apparatus for detecting relative motion between contents of successive fields of a video signal | |
| EP0488542B1 (en) | Picture quality improving circuit | |
| JP3271101B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JPS6024506B2 (ja) | 画像処理装置 | |
| JPH05227476A (ja) | 画像データ格納方式 | |
| JPH06105211A (ja) | 動きベクトル検出回路 | |
| JP2005184693A (ja) | 画像信号処理装置 | |
| EP0448388A2 (en) | Image filtering system | |
| JP3017239B2 (ja) | 画像生成方法 | |
| JP2614574B2 (ja) | 動きベクトル検出回路 | |
| JP3038935B2 (ja) | 動き検出装置 | |
| JP3587188B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JPS60264188A (ja) | 画像の動き検出装置 | |
| JP3266360B2 (ja) | 監視装置およびこれに用いる映像処理回路 | |
| JP3125144B2 (ja) | 画像データ変換方法 | |
| JPS62104387A (ja) | 高能率符号化及び復号化方法 | |
| WO2021225761A1 (en) | Systems and methods for encoding regions containing an element of interest in a sequence of images with a high resolution | |
| KR0129378Y1 (ko) | 비디오 폰의 수직/수평 화상검출 시스템 | |
| EP0540749A1 (en) | Method and apparatus for addition in preparation of histogram in an image processor | |
| JPH0691598B2 (ja) | パターン認識方法及びそのための画像縮小装置 |