JPS60241307A - Multiplication type d-a converter - Google Patents

Multiplication type d-a converter

Info

Publication number
JPS60241307A
JPS60241307A JP9652784A JP9652784A JPS60241307A JP S60241307 A JPS60241307 A JP S60241307A JP 9652784 A JP9652784 A JP 9652784A JP 9652784 A JP9652784 A JP 9652784A JP S60241307 A JPS60241307 A JP S60241307A
Authority
JP
Japan
Prior art keywords
converter
signal
analog
analog input
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9652784A
Other languages
Japanese (ja)
Inventor
Kunio Kobayashi
邦雄 小林
Ryohei Saga
嵯峨 良平
Yoshio Sudo
須藤 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Hitachi Iruma Electronic Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Microcomputer Engineering Ltd
Hitachi Iruma Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Microcomputer Engineering Ltd, Hitachi Iruma Electronic Co Ltd filed Critical Hitachi Ltd
Priority to JP9652784A priority Critical patent/JPS60241307A/en
Publication of JPS60241307A publication Critical patent/JPS60241307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To operate a device for an analog input signal of either polarity by using two unipolar multiplication type D-A converters which have the same characteristics. CONSTITUTION:With respect to one D-A converter DAC1, a digital input signal Di is inputted to the digital input terminal, and the sum of an analog input signal Vi and a bias signal Vb is inputted to the analog input terminal. With respect to the other converter DAC2, the input signal Di is inputted to the digital input terminal, and only the bias signal Vb is inputted to the analog input terminal. An analog output signal {Di.Vb/R} of the converter DAC2 is subtracted from an analog output signal {Di(Vi+Vb)/R} of the converter DAC1, and the result is outputted. Thus, the device is operated for the analog input signal of either polarity.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、D−A変換技術さらにはデジタル信号とア
ナログ信号とを演算入力とする乗算型D−A変換器に適
用して特に有効な技術に関するもので、たとえ77ば、
4象限乗算型D−A変換器に利用して有効な技術に関す
るものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a D-A conversion technique and a technique particularly effective when applied to a multiplication-type D-A converter that uses digital signals and analog signals as calculation inputs. So, even if it's 77,
The present invention relates to a technique effective for use in a four-quadrant multiplication type DA converter.

〔背景技術〕[Background technology]

一般に、D−A変換器は、その変換出力レベル(利得)
を定めるための基準レベル入力端子を有する。そこで、
この基準レベル入力端子にアナログ信号を入れると、こ
のアナログ入力信号とデジタル入力信号との積に相当す
るレベルのアナログ信号が、そのD−Ai換小出力端子
ら得られる。いわゆる、乗算型D −A変換器として使
用することができる。
Generally, a D-A converter has its conversion output level (gain)
It has a reference level input terminal for determining. Therefore,
When an analog signal is input to this reference level input terminal, an analog signal having a level corresponding to the product of this analog input signal and the digital input signal is obtained from the D-Ai conversion output terminal. It can be used as a so-called multiplication type D-A converter.

例えば、1979年11月30日にCQ出版社発行の実
用電子回路ハンドブック(412497−252頁には
、D−A変換器の乗算機能を積極的に利用した乗算型D
−A変換器が記載されている。同書に記載されたものは
、C−MOS型のD−A変換器を用いたものであって、
いわゆる4象限乗算型D−A変換器として構成されてい
る。この4象限乗算型D−A変換器は、そのアナログ入
力信号が正負いずれの極性であっても使用することがで
きるーまた、その変換出力信号が正負いずれの極性もと
ることができる。
For example, in the Practical Electronic Circuit Handbook (pages 412497-252, published by CQ Publishing Co., Ltd. on November 30, 1979), there is a multiplication type D
-A converter is described. The one described in the same book uses a C-MOS type D-A converter,
It is configured as a so-called four-quadrant multiplication type D-A converter. This four-quadrant multiplication type D-A converter can be used regardless of whether its analog input signal has a positive or negative polarity, and its converted output signal can have either a positive or negative polarity.

しかしながら、上述した4象限乗算型D−A変換器を構
成することができるのは、正負いずれの基準電圧でも動
作することができる両極性のC−MO8型D−A変換器
だけであって、正負いずれか一方の極性でしか動作でき
ない片極性のD−A変換器では構成することができない
。例えばバイポーラ型D−A変換器のほとんどは片極性
であって、上述したごとき4象限乗算型D−A変換器を
構成することができない。
However, the above-mentioned four-quadrant multiplication type D-A converter can only be configured with a bipolar C-MO8 type D-A converter that can operate with either positive or negative reference voltage. It cannot be configured with a unipolar DA converter that can only operate with either positive or negative polarity. For example, most bipolar type DA converters are unipolar and cannot constitute a four-quadrant multiplication type DA converter as described above.

他方、バイポーラ型D−A変換器には、例えば電流駆動
能力や動作速度などの点においてC−MOS型にはない
利点が多く、従ってこのバイポーラ型D−A変換器を用
いて正負いずれの極性のアナログ入力信号でも動作でき
る乗算型D−A変換器を構成したい、という要求がある
On the other hand, bipolar D-A converters have many advantages over C-MOS types, such as current drive capability and operating speed. There is a demand for constructing a multiplication type D-A converter that can operate with analog input signals.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、正負いずれか一方の極性のアナログ
入力信号でしか動作することができない片極性のD−A
変換器でもって、正負いずれの極性のアナログ入力信号
でも動作することができるような両極性の乗算型D−A
変換技術を提供するものである。
The purpose of this invention is to provide a uni-polar D-A that can only operate with analog input signals of either positive or negative polarity.
A bipolar multiplier type D-A that can operate with analog input signals of either positive or negative polarity with a converter.
It provides conversion technology.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、2つの片極性のD−A変換器を用いることk
より、正負いずれか一方の極性のアナログ入力信号でし
か動作することができない片極性のD−A変換器でもう
て、正負いずれの極性のアナログ入力信号でも動作する
ことができるようにする、という目的を達成するもので
ある。
That is, using two unipolar D-A converters.
This means that even a unipolar D-A converter that can only operate with analog input signals of either positive or negative polarity can now operate with analog input signals of either positive or negative polarity. It accomplishes its purpose.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一符号は同一あるいは相部部分を
示す。
In the drawings, the same reference numerals indicate the same or similar parts.

第1図はこの発明による乗算型D−A変換器の第1実施
例を示す。
FIG. 1 shows a first embodiment of a multiplication type DA converter according to the present invention.

同図に示す乗算型D−A変換器は、正負いずれか一方の
極性だけに有効な片極性のアナログ入力端子V r M
 1 、 V r M 2を有する2つの互いに特性の
揃った乗算型D−A変換器DAC]、DAC2と、上記
アナログ入力端子VrM1.VrM2に対して有効な側
の極性をもつバイアス信号(Vb)を発生する回路とを
備える。ここで、一方のD −A変換器DACIKつい
ては、そのデジタル入力端子Dinlにデジタル入力信
号Diを入力させるとともK、そのアナログ入力端子V
rM11Cアナログ入力信号(Vi )と上記バイアス
信号(Vb)との和を入力させる。また、他方のD −
A変換器DAC2については、そのデジタル入力端子D
in2に上記デジタル入力信号Diを入力させるととも
に、そのアナログ入力端子V r M 2に上記バイア
ス信号(vb )だけを入力させる。そして、一方のD
−A変換器DAC1のアナログ出力信号N) i (V
 i+Vb )/R)カら他方17)D−A変換器DA
C2のアナログ出力信号(Di−Vb/R)を減算して
出力するようにしたことを特徴とする。
The multiplier type D-A converter shown in the same figure has a unipolar analog input terminal V r M that is effective only for either positive or negative polarity.
1, VrM2, two multiplying type D-A converters DAC having the same characteristics], DAC2, and the analog input terminals VrM1. A circuit for generating a bias signal (Vb) having a polarity on the effective side with respect to VrM2. Here, for one D-A converter DACIK, the digital input signal Di is input to its digital input terminal Dinl, and the analog input terminal V
The sum of the rM11C analog input signal (Vi) and the bias signal (Vb) is input. Also, the other D −
For the A converter DAC2, its digital input terminal D
The digital input signal Di is input to in2, and only the bias signal (vb) is input to the analog input terminal V r M2. And one D
−A converter DAC1 analog output signal N) i (V
i+Vb)/R) to the other 17) DA converter DA
It is characterized in that the analog output signal (Di-Vb/R) of C2 is subtracted and output.

ここで、第1図に示した実施例についてさらに具体的に
詳述すると、上記アナログ入力信号(Vi)および上記
バイアス信号(vb)はいずれもViおよびvbの電圧
値をもつ電圧信号である。
Here, to describe the embodiment shown in FIG. 1 in more detail, the analog input signal (Vi) and the bias signal (vb) are both voltage signals having voltage values of Vi and vb.

上記D−A変換器DACIおよびDAC2はそれぞれ、
その変換出力レベル(利得)を定めるための基準レベル
入力端子V r M 1とVrLlおよびVrM2とV
rL2を有する。その変換出力レベルを定めるための一
方の基準レベル入力端子VrM1.VrM2がそれぞれ
上記アナログ入力端子として使用されている、このアナ
ログ入力端子VrM1.VrM2はそれぞれ電流加算型
入力端子として機能する。さらに、このD−A変換器D
ACI、DAC2はそれぞれバイポーラ型のD−A変換
器であって、そのアナログ入力端子VrM1.VrM2
は正の極性の入力電圧だけに対してのみ有効に動作する
。つまり、その端子VrM1.VrM2側に常に電流が
流れ込むようにしなければならず、反対極性すなわち負
の入力電圧によ全電流では動作できない。
The D-A converters DACI and DAC2 are each
Reference level input terminals VrM1 and VrLl and VrM2 and V for determining the conversion output level (gain)
It has rL2. One reference level input terminal VrM1. for determining the converted output level. These analog input terminals VrM1 .VrM2 are respectively used as said analog input terminals. VrM2 each functions as a current addition type input terminal. Furthermore, this D-A converter D
ACI and DAC2 are bipolar type D-A converters, and their analog input terminals VrM1. VrM2
operates effectively only for input voltages of positive polarity. In other words, the terminal VrM1. Current must always flow into the VrM2 side, and operation at full current cannot be achieved with opposite polarity, ie, negative input voltage.

また、上記D−A変換器DACI、DAC2の各デジタ
ル入力端子Dinl、Din2に入力されるデジタル信
号Diは8ビツトの2進符号化された並列″信号であっ
て、16進表示で00からFFまでの値をとる。
Furthermore, the digital signal Di input to each digital input terminal Dinl and Din2 of the D-A converters DACI and DAC2 is an 8-bit binary encoded parallel "signal, and is expressed in hexadecimal notation from 00 to FF. Takes the value up to.

このデジタル信号Diは、図示の実施例では、クロック
パルス発生回路129巡回型カウンタ14、およびテー
ブルメモリ16からなるデジタル信号発生部】Oから入
力される。テーブルメモリ16には、例えば三角関数表
がアドレスデータを索引として書込まれている。このテ
ーブルメモIJ16のアドレス指定は巡回型カウンタ1
4の並列カウント内容によって行なわれる。この巡回型
カウンタ14はクロックパルス発生回路12から発せら
れる一定周期のパルスをカウントし、カウントアツプす
ると再びリセット状態からカウントしなおすことを周期
的に繰返す。そのカウント内容を一巡させるごとに関数
表の索引が0度から360度まで順次アドレス指定され
る。そして、そのアドレス指定位置に対応する関数値が
テーブルメモリ16のデータ出力から順次読出されて、
上記D−A変換器DACI、DAC2の各デジタル入力
端子D i n 1. D i n 2にそれぞれ与え
られる。つまり、この場合は、正弦波のデジタル信号D
iが上記D−A変換器DAC1,DAC2の各デジタル
入力端子Dinl、Din2にそれぞれ与えられるよう
になっている。
In the illustrated embodiment, this digital signal Di is input from a digital signal generating section O consisting of a clock pulse generating circuit 129, a cyclic counter 14, and a table memory 16. For example, a trigonometric function table is written in the table memory 16 using address data as an index. The address specification of this table memo IJ16 is cyclic counter 1.
This is done with the parallel count contents of 4. This cyclic counter 14 counts pulses of a constant period emitted from the clock pulse generation circuit 12, and when the count is up, starts counting again from the reset state, which is repeated periodically. Each time the count contents go around, the index of the function table is sequentially addressed from 0 degrees to 360 degrees. Then, the function values corresponding to the specified address positions are sequentially read out from the data output of the table memory 16, and
Each digital input terminal D in 1 of the D-A converter DACI, DAC2. D in 2 is given respectively. In other words, in this case, the sine wave digital signal D
i is applied to digital input terminals Dinl and Din2 of the D-A converters DAC1 and DAC2, respectively.

上記バイアス電圧vbは、アナログ演算係数を定める抵
抗Rを介して上記2つのD−A変換器DAC1,DAC
2の各アナログ入力端子V i n 1 。
The bias voltage vb is applied to the two D-A converters DAC1 and DAC through a resistor R that determines an analog calculation coefficient.
2 each analog input terminal V i n 1 .

Vin2にそれぞれ入力される。このとき、一方のD−
A変換器DAC]のアナログ入力端子VinlKは、上
記アナログ入力電圧Viに電流加算される状態で入力さ
れる。また、他方のD−A変換器DAC2のアナログ入
力端子Vin2には、そのバイアス電圧vbだけが入力
される。さらに、このバイアス電圧vbは、上記アナロ
グ入力電圧Viとの和が常に正となるような電圧値に設
定される。つまり、上記アナログ入力電圧Viが負の極
性側圧損れても、その負の極性を打消してD−A変換器
DAd1のアナログ入力端子V r M 1を常に正に
することができるような電圧に設定される。
Each is input to Vin2. At this time, one D-
The analog input terminal VinlK of the A converter DAC is inputted with a current added to the analog input voltage Vi. Further, only the bias voltage vb is input to the analog input terminal Vin2 of the other D-A converter DAC2. Furthermore, this bias voltage vb is set to a voltage value such that the sum with the analog input voltage Vi is always positive. In other words, even if the negative polarity side pressure of the analog input voltage Vi is lost, the voltage is such that the negative polarity can be canceled and the analog input terminal V r M 1 of the DA converter DAd1 can always be made positive. is set to

上記2つのD−A変換器DACI、DAC2の各変換出
力は、演算増幅器AI、A2によりて互いにアナログ減
算操作されa)。そして、この減算の結果が乗算型D−
A変換器のアナログ変換出力Voとして導出されるよう
になっている。
The respective conversion outputs of the two DA converters DACI and DAC2 are subjected to analog subtraction operation from each other by operational amplifiers AI and A2 a). Then, the result of this subtraction is the multiplication type D−
It is designed to be derived as the analog conversion output Vo of the A converter.

さらに、第1図に示した実施例の回路中には、アナログ
信号を加算あるいは減算操作するときの演算係数となる
抵抗R,Rfが設けられているが、その中で多用されて
いる抵抗Rはすべて同値に揃えである。
Furthermore, the circuit of the embodiment shown in FIG. 1 is provided with resistors R and Rf, which serve as calculation coefficients when adding or subtracting analog signals. are all aligned to the same value.

次に、以上のように構成される乗算型D−A変換器の動
作について説明する、 先ず、一方のD−A変換器DACIのアナログ入力端子
V i n 1には、アナログ入力電圧Viと抵抗Rで
定まる電流V i / Rと、バイアス電圧vbと抵抗
Rで定まる電流Vb/Hの和電流(Vi+Vb’)/R
が流、れ込む。また、他方のD−Af換器DAC2のア
ナログ入力端子V i n 2には、上記バイアス電圧
vbと哲抗Rで定まる電流vb/Rだけが流れ込む。
Next, the operation of the multiplication type DA converter configured as described above will be explained. First, the analog input terminal V in 1 of one DA converter DACI has an analog input voltage Vi and a resistor Sum current (Vi+Vb')/R of current V i / R determined by R and current Vb/H determined by bias voltage vb and resistor R
flows and pours in. Further, only the current vb/R determined by the bias voltage vb and resistance R flows into the analog input terminal V in 2 of the other D-Af converter DAC2.

これにより、一方のD−A変換器DACIの変換出力端
子には、上記和電流(Vi+Vb)/Rと前記デジタル
入力信号Diのデジタル値との積に相当f ルミ@D 
i (V i +V b ) / Rが流れ込む。また
、他方のD−A変換器DAC2の変換出力端子には、上
記バイアス電圧vbと抵抗Rだけで定まる電流Vb/R
と上記デジタル入力信号Diのデジタル値との積に相当
する電流DiVb/Rが流れ込む。
As a result, the conversion output terminal of one D-A converter DACI receives a signal f equivalent to the product of the sum current (Vi+Vb)/R and the digital value of the digital input signal Di.
i (V i +V b )/R flows in. In addition, the conversion output terminal of the other D-A converter DAC2 has a current Vb/R determined only by the bias voltage vb and the resistor R.
A current DiVb/R corresponding to the product of and the digital value of the digital input signal Di flows in.

ここで、他方のD−A変換器DAC2の使換出力端子に
流れ込む電流Di、・Vb/Rは、“演算増幅器A I
 K、t: ッ”C反対方向ノ’FIR流−D i I
IV b / RK極性反転される。そして、この極性
反転された電流−Di−vb、/i’tと一方のD−A
変換器DAC’1の変換出力電流D i (■i+Vb
 )/Rとが、帰還抵抗Rfをもつ演算増幅器A2によ
って互いに加算操作される。つまり、一方のD −A変
換器DAC1の出力(D i (V i+Vb )/R
)カラ他方のD−A変換器DAC2の変換出力(Di・
Vb/R)が減算される。この減算の結果(Di(V 
t+vb )/R−D i IIVb/R=D i −
ViIIRf/R)が最終的なアナログ出力電圧V。
Here, the current Di, ·Vb/R flowing into the reusable output terminal of the other D-A converter DAC2 is "operational amplifier A I
K, t: ``C opposite direction FIR flow-D i I
IV b/RK polarity is inverted. Then, this polarity-reversed current -Di-vb,/i't and one D-A
Conversion output current D i (■i+Vb
)/R are added together by an operational amplifier A2 having a feedback resistor Rf. In other words, the output of one D-A converter DAC1 (D i (V i + Vb )/R
) The conversion output of the other D-A converter DAC2 (Di・
Vb/R) is subtracted. The result of this subtraction (Di(V
t+vb)/R-D i IIVb/R=D i −
ViIIIRf/R) is the final analog output voltage V.

として導出される。このようにして得られる出力電圧V
oは、上記アナログ入力電圧Viと上記デジタル入力信
号Diを互いに乗算したの妃相当する電圧Di@Vi−
Rf/Rとなっている。
It is derived as The output voltage V obtained in this way
o is a voltage Di@Vi- corresponding to the product of the analog input voltage Vi and the digital input signal Di multiplied by each other.
Rf/R.

ここで、先ず、上記アナログ入力電圧Viは、上記バイ
アス電圧vbの絶対値の範囲内で負の極性をとることが
できる。これにより、正負いずれの極性のアナログ入力
電圧Viに対しても動作することが可能になっている。
First, the analog input voltage Vi can take a negative polarity within the range of the absolute value of the bias voltage vb. This makes it possible to operate with respect to analog input voltage Vi of either positive or negative polarity.

そして、上記出力電圧Voは、そのアナログ入力電圧V
iの極性に応じて正負いずれの極性もとることができる
、さらに、上記バイアス電圧vbは、上記演算増幅器A
2による減算操作(Di(Vi+Vb)/R−Di@V
b、/R=Di・Vi@Rf/R%によって打ち消され
る。これにより、そのバイアス電圧vbの変動に影響さ
れずに、アナログ入力電圧Viとデジタル入力信号Di
だけに依存1−て変化する最終的な出力電圧Vo(Vl
o=Di・Vi−Rf/R)を正確に得ることができる
The output voltage Vo is the analog input voltage V
The bias voltage vb can take either positive or negative polarity depending on the polarity of i.
Subtraction operation by 2 (Di(Vi+Vb)/R-Di@V
b, /R=Di·Vi@Rf/R%. As a result, the analog input voltage Vi and the digital input signal Di are
The final output voltage Vo (Vl
o=Di·Vi−Rf/R) can be obtained accurately.

以上のようにして、正負いずれか一方の極性のアナログ
入力信号でしか動作することができない片極性のD−A
変換器でもって、正負いずれの極性のアナログ入力信号
でも動作することができるような両極性の乗算型D−A
変換器を構成することができる。
As described above, the unipolar D-A can only operate with analog input signals of either positive or negative polarity.
A bipolar multiplier type D-A that can operate with analog input signals of either positive or negative polarity with a converter.
A transducer can be configured.

第2図はこの発明圧よる乗算型D−A変換器の第2実施
例を示す。
FIG. 2 shows a second embodiment of the multiplication type DA converter according to the invention.

同図に示す乗算型D−A変換器は、前述した第1実施例
の構成に加えて、一方のD−A変換器DAC117)7
すl:iグ変換出カー(Di(Vi+Vb)/R)から
他方のD−A変換器DAC2のアナログ変換出力(Di
・Vb/R)を減算する際に、前記アナログ入力電圧V
iに一定の係数を掛けた値(V i / 2 R)をさ
らに減算して出力するようにしたことを特徴とする。
The multiplying type D-A converter shown in the same figure has one D-A converter DAC117)7 in addition to the configuration of the first embodiment described above.
sl: Analog conversion output (Di(Vi+Vb)/R) of the other D-A converter DAC2
・When subtracting Vb/R), the analog input voltage V
It is characterized in that a value (V i /2 R) obtained by multiplying i by a certain coefficient is further subtracted and output.

具体的には、アナログ入力電圧Viを演算係数を与える
ための抵抗2Rを直列に介して減算操作用演算増幅器A
2の反転入力に導くだけでよい。
Specifically, the analog input voltage Vi is connected to an operational amplifier A for subtraction operation via a resistor 2R in series for providing an operational coefficient.
It is only necessary to lead to the inverted input of 2.

これにより、前記デジタル入力信号Diが最大値FF(
16進表示)をとるときの値を1とすると、そのデジタ
ル入力信号Diが中間値80(16進表示)をとるとき
に最終出力電圧Voが0(ゼロ)JtCなルヨウな乗算
出力((Di−1/2)Vi ・Rf/R)が得られる
ようになる。つまり、デジタル入力信号D51rCも正
負の極性をもたせて乗算を行なわせることができるよう
Kなる。
As a result, the digital input signal Di becomes the maximum value FF(
If the value when the digital input signal Di takes the intermediate value 80 (hexadecimal display) is 1, then the final output voltage Vo is 0 (zero) JtC. -1/2) Vi ・Rf/R) can now be obtained. In other words, the digital input signal D51rC also has positive and negative polarities so that multiplication can be performed.

次に掲げる表1は、第2実施例におけるアナログ入力電
圧Viの極性とデジタル入力信号DiO値および出力電
圧Voの極性の関係を整理したものであを。
Table 1 below summarizes the relationship between the polarity of the analog input voltage Vi, the digital input signal DiO value, and the polarity of the output voltage Vo in the second embodiment.

表1 :Vi、Di、Voの極性 上記表1からも明らかなように、第2笑施例のものでは
、完全な4象限乗算型D−A変換器としての動作が行な
われる。
Table 1: Polarity of Vi, Di, Vo As is clear from Table 1 above, the second embodiment operates as a complete four-quadrant multiplication type D-A converter.

第3図はこの発明による乗算型D−A変換器の第3実施
例をその一部分の特性とともに示す。
FIG. 3 shows a third embodiment of the multiplication type DA converter according to the present invention, together with the characteristics of a portion thereof.

同図に示す乗算型D−A変換器は、前述した第2実施例
の構成に加えて、前記アナログ入力電圧Viが前記アナ
ログ入力端子V r M 1に対して無効となる極性(
負)側に振れたときに、上記バイアス電圧vbのレベル
を該アナログ入力電圧Viの瞬時レベルに応じて漸増さ
せるようにしたことを特徴とする。
In addition to the configuration of the second embodiment described above, the multiplier type D-A converter shown in the same figure has a polarity (
The present invention is characterized in that the level of the bias voltage vb is gradually increased in accordance with the instantaneous level of the analog input voltage Vi when the voltage swings to the (negative) side.

ここで、第3図(alはその具体的な回路構成を示した
もので雇って、アナログ入力電圧Viに応じて変化する
バイアス電圧vbを発生するよ5に構成された可変バイ
アス発生回路20が設けられている。
Here, as shown in FIG. 3 (al indicates a specific circuit configuration thereof), a variable bias generation circuit 20 configured as shown in FIG. It is provided.

この可変バイアス発生回路200Å出力電圧特性は、同
図(blに示すように、アナログ入力電圧Viが負のと
きは、該アナログ入力電圧Viの絶対値よりも常に△V
だけ高い正のバイアス電圧vbを発生する、また、アナ
ログ入力電圧Viが正のときは、D−A変換器DAC1
,DAC2のアナログ入力端子Vinl、Vin2を正
常に動作させるのに必要最少限の正側バイアス電圧△■
だけを発生するようになっている。
As shown in the same figure (bl), when the analog input voltage Vi is negative, the output voltage characteristic of this variable bias generation circuit 200A is always △V higher than the absolute value of the analog input voltage Vi.
When the analog input voltage Vi is positive, the D-A converter DAC1 generates a positive bias voltage vb higher than Vb.
, the minimum positive bias voltage △■ required to operate the analog input terminals Vinl and Vin2 of DAC2 normally.
It is supposed to only occur.

このような特性を得るための具体的な回路は、例えば同
図(clに示すように、演算増幅器A3゜A4、入力抵
抗Rと帰還抵抗R1ダイオードDfなどによって簡単に
構成することができる、さて、第3実施例の乗算型D−
A変換器では、アナログ入力電圧Viが負側に振れると
き九は、これに応じてバイアス電圧vbが正側に増大す
ることにより、D−A変換器DAC1のアナログ入力端
子Vinにおける極性を確実に正側にもっていくことが
できる。これによって、アナログ入力電圧Viの負側の
移動範囲いわゆるダイナミックレンジを広く確保するこ
とができる。また、アナログ入力電圧Viが正側に振れ
るときには、このアナログ入力電圧Viだけでもって、
D−A変換器DAC1のアナログ入力端子V i nに
おける極性を確%に正側圧保つことができる。従って、
このときには、上記バイアス電圧vbは必要最小の電圧
△Vだげとなって、上記アナログ入力端子Vinlの入
力電流(Vi+Vb)/Rが該入力端子Vinlの入力
レンジを越えないようにする。
A specific circuit for obtaining such characteristics can be easily constructed using operational amplifiers A3 and A4, an input resistor R, a feedback resistor R1, a diode Df, etc., as shown in the same figure (cl). , multiplication type D- of the third embodiment
In the A converter, when the analog input voltage Vi swings to the negative side, the bias voltage vb increases to the positive side in response to this, thereby ensuring the polarity at the analog input terminal Vin of the D-A converter DAC1. You can move it to the positive side. This makes it possible to ensure a wide negative-side movement range, so-called dynamic range, of the analog input voltage Vi. Also, when the analog input voltage Vi swings to the positive side, with only this analog input voltage Vi,
The polarity at the analog input terminal V in of the D-A converter DAC1 can be maintained at an accurate positive side pressure. Therefore,
At this time, the bias voltage vb is set to the minimum necessary voltage ΔV to prevent the input current (Vi+Vb)/R of the analog input terminal Vinl from exceeding the input range of the input terminal Vinl.

これKよって、アナログ入力電圧Viの正側の移動範囲
いわゆるダイナミックレンジも広く確保することができ
る。
Accordingly, it is possible to secure a wide movement range of the analog input voltage Vi on the positive side, a so-called dynamic range.

以上のようにして、アナログ入力電圧Viのダイナミッ
クレンジを正負いずれの方向にも広く確保することがで
き、これによりD−A変換器DACI、DAC2を常に
高い分解性能の状態でもって動作パさせることができ、
従って高精度の変換動作を行なわせることができるよう
になる。
As described above, it is possible to ensure a wide dynamic range of the analog input voltage Vi in both the positive and negative directions, thereby allowing the D-A converters DACI and DAC2 to always operate with high resolution performance. is possible,
Therefore, highly accurate conversion operations can be performed.

〔効果〕〔effect〕

(1)2つの互いに特性の揃った片極性の乗算型り−A
変換器と、上記アナログ入力端子に対して有効な側の極
性をもつバイアス信号を発生する回路とを設け、一方の
D−A変換器忙ついては、そのデジタル入力端子にデジ
タル入力信号を入力させるとともに、そのアナログ入力
端子にアナログ入力信号と上記バイアス信号との和を入
力させ、他方のD−A変換器については、そのデジタル
入力端子に上記デジタル入力信号を入力させるとともに
、そのアナログ入力端子に上記バイアス信号だけを入力
させ、さらに、一方のD−A変換器のアナログ出力信号
から他方のD−A変換器のアナログ出力信号を減算して
出力させるようにしたことにより、正負いずれか一方の
極性のアナログ入力信号でしか動作することができない
片極性のD −A変換器でもって、正負いずれの極性の
アナログ入力信号でも動作できる乗算型D−A変換器を
構成することができる、という効果が得られる。
(1) Two unipolar multipliers with the same characteristics -A
A converter and a circuit for generating a bias signal having a valid polarity for the analog input terminal are provided, and when one D-A converter is busy, a digital input signal is input to its digital input terminal, and , inputs the sum of the analog input signal and the bias signal to its analog input terminal, and inputs the digital input signal to its digital input terminal, and inputs the sum of the analog input signal and the bias signal to its analog input terminal. By inputting only the bias signal and subtracting the analog output signal of one D-A converter from the analog output signal of the other D-A converter, the polarity of either positive or negative can be changed. The effect is that a multipolar D-A converter that can operate only with analog input signals of either positive or negative polarity can be configured with a unipolar D-A converter that can only operate with analog input signals of positive or negative polarity. can get.

(2)また、上記アナログ入力信号が上記アナログ入力
端子に対して無効となる極性側に振れたときに、上記バ
イアス信号のレベルを該アナログ入力信号の瞬時レベル
に応じて漸増させるようにしたことにより、アナログ入
力信号のダイナミックレンジを正負いずれの方向にも広
く確保することができ、これによりD−A変換器を常に
高い分解性能の状態でもって動作させることができ、従
って高精度の変換動作を行なわせることができるようK
なる、という効果が得られる。
(2) Furthermore, when the analog input signal swings to the polarity side where it becomes invalid with respect to the analog input terminal, the level of the bias signal is gradually increased in accordance with the instantaneous level of the analog input signal. This makes it possible to ensure a wide dynamic range of analog input signals in both positive and negative directions, which allows the D-A converter to always operate with high resolution performance, resulting in highly accurate conversion operation. K
You can get the effect that.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記乗算型
D−A変換器はC−MOS屋のものであってもよい。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that this invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor. For example, the multiplication type D-A converter may be manufactured by a C-MOS manufacturer.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である4象限乗算型D−A
変換器技術に適用した場合について説明したが、それ忙
限定されるものではなく、例えば、2象限乗算型D−A
変換器技術などにも適用できる。
The above explanation will mainly focus on the four-quadrant multiplication type D-A
Although the case where it is applied to converter technology has been described, it is not limited to this case. For example, a two-quadrant multiplication type D-A
It can also be applied to converter technology.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による乗算型D −A変換器の第1実
施例を示す回路図、 第2図はこの発明圧よる乗算型D−A変換器の第3実施
例をその一部分の動作特性とともに示す回路図である。 10・・・デジタル信号発生部、12・・・クロックパ
ルス発生器、14・・・巡回型カウンタ、16・・・テ
ーブルメそり、Di・・・デジタル入力信号、Vi・・
・アナログ入力信号(アナログ入力電圧)、DACI。 DAC2・・・片極性の乗算型D−A変換器、Dinl
。 Din2=デジタル入力端子、V r M 1 、 V
rM2・・・アナログ入力端子、■b・・・バイアス信
号()殉アス電圧)、R,Rf・・・抵抗、A1.A2
.A3゜A4・・・アナログ演算増幅器、vO・・・ア
ナログ出力信号(アナログ出力電圧)、20・・・バイ
アス発生回路、Df・・・ダイオード。
FIG. 1 is a circuit diagram showing a first embodiment of the multiplication type D-A converter according to the present invention, and FIG. 2 shows the operating characteristics of a part of the third embodiment of the multiplication type D-A converter according to the present invention. FIG. DESCRIPTION OF SYMBOLS 10...Digital signal generation part, 12...Clock pulse generator, 14...Cyclic counter, 16...Table measurement, Di...Digital input signal, Vi...
- Analog input signal (analog input voltage), DACI. DAC2...Unipolar multiplier type D-A converter, Dinl
. Din2=digital input terminal, V r M 1 , V
rM2...Analog input terminal, ■b...Bias signal () terminal voltage), R, Rf...Resistor, A1. A2
.. A3゜A4...analog operational amplifier, vO...analog output signal (analog output voltage), 20...bias generation circuit, Df...diode.

Claims (1)

【特許請求の範囲】 1、デジタル入力信号とアナログ入力信号との積をアナ
ログ信号で出力する乗算型D−A変換器であって、正負
いずれか一方の極性だけに有効な片極性のアナログ入力
端子を有する2つの互いに特性の揃った乗算型D−A変
換器と、上記アナログ入力端子に対して有効な側の極性
をもつバイアス係号を発生する回路とを設け、一方のD
−A変換器については、そのデジタル入力端子にデジタ
ル入力信号を入力させるとともに、そのアナログ入力端
子にアナログ入力信号と上記バイアス信号との和を入力
させ、他方のD−A変換器については、そのデジタル入
力端子に上記デジタル入力信号を入力させるとともに、
そのアナログ入力端子に上記バイアス信号だけを入力さ
せ、一方のD−A変換器のアナログ出力信号から他方の
D−A変換器のアナログ出力信号を減算して出力するよ
うにしたことを特徴とする乗算型D −A変換器。 2、一方のD−A変換器のアナログ出力信号から他方の
D−A変換器のアナログ出力信号を減算する際K、上記
アナログ入力信号に一定の係数を掛けた値をさらに減算
して出力するようにしたことを特徴とする特許請求の範
囲第1項記載の乗算型D−A変換器。 3、上記アナログ入力信号が上記アナログ入力端子に対
して無効となる極性側に振れたときに、上記バイアス信
号のレベルを該アナログ入力信号の瞬時レベルに応じて
漸増させるようにしたことを特徴とする特許請求の範囲
第4項または第2項記載の乗算型D−A変換器。
[Claims] 1. A multiplier type D-A converter that outputs the product of a digital input signal and an analog input signal as an analog signal, which has a unipolar analog input that is effective only for either positive or negative polarity. Two multiplying type D-A converters having terminals with the same characteristics are provided, and a circuit for generating a bias coefficient having a polarity on the effective side for the analog input terminal, and one D-A converter is provided.
- For the A converter, input the digital input signal to its digital input terminal, and input the sum of the analog input signal and the above bias signal to its analog input terminal, and for the other DA converter, input the sum of the analog input signal and the above bias signal to its analog input terminal. While inputting the above digital input signal to the digital input terminal,
Only the bias signal is input to the analog input terminal, and the analog output signal of one D-A converter is subtracted from the analog output signal of the other D-A converter before being output. Multiplying type D-A converter. 2. When subtracting the analog output signal of one D-A converter from the analog output signal of the other D-A converter, the value obtained by multiplying the analog input signal by a certain coefficient is further subtracted and output. A multiplication type D-A converter according to claim 1, characterized in that the multiplication type D-A converter is configured as follows. 3. When the analog input signal swings toward a polarity side that is ineffective with respect to the analog input terminal, the level of the bias signal is gradually increased in accordance with the instantaneous level of the analog input signal. A multiplication type D-A converter according to claim 4 or 2.
JP9652784A 1984-05-16 1984-05-16 Multiplication type d-a converter Pending JPS60241307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9652784A JPS60241307A (en) 1984-05-16 1984-05-16 Multiplication type d-a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9652784A JPS60241307A (en) 1984-05-16 1984-05-16 Multiplication type d-a converter

Publications (1)

Publication Number Publication Date
JPS60241307A true JPS60241307A (en) 1985-11-30

Family

ID=14167608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9652784A Pending JPS60241307A (en) 1984-05-16 1984-05-16 Multiplication type d-a converter

Country Status (1)

Country Link
JP (1) JPS60241307A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266928A (en) * 1987-04-23 1988-11-04 Yokogawa Electric Corp Digital-analog converter
JPH03117947U (en) * 1990-03-17 1991-12-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266928A (en) * 1987-04-23 1988-11-04 Yokogawa Electric Corp Digital-analog converter
JPH03117947U (en) * 1990-03-17 1991-12-05

Similar Documents

Publication Publication Date Title
JPS6323687B2 (en)
US4498072A (en) A/D Converter having a self-bias circuit
JPS60241307A (en) Multiplication type d-a converter
JPS63172968A (en) Thermal anemometer
JPH0547006B2 (en)
JPS62298229A (en) Voltage-digital code converter
JPH0216846B2 (en)
JP2600071B2 (en) Variable ground potential circuit for power supply
SU1624487A1 (en) Function converter
CN108446098B (en) Method for calculating proportional value between two input voltages
JPH03216023A (en) A/d converter
SU1309086A1 (en) Analog storage
JP2589318B2 (en) Analog / digital conversion circuit
JPH0641393Y2 (en) Diglitch D / A converter
SU748442A1 (en) Function generator
JPH02268523A (en) Digital/analog converter
SU1640824A1 (en) Digital-to-analog converter
JPS60263525A (en) Digital-analog converter
JPS6017257B2 (en) step generator
JPH06224763A (en) A/d converter circuit
JPS6331100A (en) Sample holding circuit
JPS5935530B2 (en) Analog to digital converter
Cronhjort A time coding analog-to-digital converter
SU645172A1 (en) Device for reproducing varying-in-time coefficients
JPH012410A (en) Pseudo waveform generation circuit