JPS60239830A - Microprogram control device - Google Patents

Microprogram control device

Info

Publication number
JPS60239830A
JPS60239830A JP59097161A JP9716184A JPS60239830A JP S60239830 A JPS60239830 A JP S60239830A JP 59097161 A JP59097161 A JP 59097161A JP 9716184 A JP9716184 A JP 9716184A JP S60239830 A JPS60239830 A JP S60239830A
Authority
JP
Japan
Prior art keywords
signal
input
test
microprogram
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59097161A
Other languages
Japanese (ja)
Inventor
Susumu Kido
享 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59097161A priority Critical patent/JPS60239830A/en
Publication of JPS60239830A publication Critical patent/JPS60239830A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten a testing time sharply without increasing the number of program steps by forming an input signal to be used only at the time of a test and operating said signal at the time of the test. CONSTITUTION:To test a software timer, a test input T1 is set to the ''1'' level and a power ON P1 signal e.g. is inputted. At that time, the timer is actuated and a power ON sequence is executed, so that the operation of the timer can be checked. When the test input T1 is turned to the ''0'' level and the power ON signal P1 is inputted to test the operation sequence at the input of alarms A1- An e.g., all the timers are jumped and disabled, so that output signals B1-Bk are turned to the regulated output state, i.e. ON completion state, almost simultaneously with the signal P1. If an alarm signal A1 is inputte, the changing alarm OFF sequence of the output signals B1-Bk can be checked.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロプログラム制御装置に関し、特にソフ
トウェアタイマ機能を有するマイクロプロセサの検査に
関す為。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram control device, and particularly to testing of a microprocessor having a software timer function.

(従来技術) 従来、この種のマイクロプログラム制御装置では、第1
図に示すようにマイクロプロセサ1と。
(Prior Art) Conventionally, in this type of microprogram control device, the first
Microprocessor 1 as shown in the figure.

プログラムメモリ2と、アドレスラッチ回路3と。program memory 2 and address latch circuit 3.

入カパツファドライバ41.42と、出力ボート51.
52とから構成されている。一方、その論理フローは第
2図に示すようにソフトウェアタイマ部と、それに続く
処理とが直列と々す、例えば第8図に示すように入力信
号P1が入力されるとタイマを時間t1だけ駆動した後
、処理光1が実行され出力信号B1が出力され、次にタ
イマを時間1.だけ駆動した後に出力信号B3が出力さ
れ、以下同様にしてターイマを時間tkだけ駆動した後
に出力信号Bkが出力される。
Input buffer drivers 41, 42 and output ports 51.
52. On the other hand, the logic flow is as shown in Fig. 2, in which the software timer section and the subsequent processing are executed in series.For example, as shown in Fig. 8, when input signal P1 is input, the timer is driven for time t1. After that, processing light 1 is executed and output signal B1 is output, and then the timer is set to time 1. After driving the timer for a time tk, the output signal B3 is output, and in the same manner, after driving the timer for a time tk, the output signal Bk is output.

したがって、第2図に示す処理が、例えばパワーオンシ
ーケンスであると、第1図の入力信号A1〜An(例え
ば、アラーム信号)を入力して、その出力変化(例えば
、アラームオフシーケンス)を検査するような場合には
、入力信号へ1〜Anの入力の直前に毎回オン完了状態
をつく為必要が6、+。しかし、この初期設定に(1,
+1.+・・・・・tk )の時間が毎回必要となるた
め、検査を自動化しても少なくとも(11+t2+・・
・・・・+tk)の検査時間は短縮できないという欠点
がめった。
Therefore, if the process shown in FIG. 2 is a power-on sequence, for example, the input signals A1 to An (for example, an alarm signal) in FIG. In such a case, it is necessary to set the ON completion state every time immediately before inputting 1 to An to the input signal. However, this initial setting (1,
+1. +...tk) time is required each time, so even if the test is automated, it will take at least (11+t2+...
...+tk) has the disadvantage that the inspection time cannot be shortened.

(発明の目的) 本発明の目的は、本来の入力信号のほかに検査時のみ使
用する入力信号を設け、この信号を検査時に操作するこ
とにより上記欠点を解決し、プログラムステップ数を大
きく増大させることなく検査時間を大幅に短縮すること
ができるマイクロプログラム制御装置を提供することに
ある。
(Object of the Invention) The object of the present invention is to provide an input signal that is used only during inspection in addition to the original input signal, and to manipulate this signal during inspection to solve the above drawbacks and greatly increase the number of program steps. An object of the present invention is to provide a microprogram control device that can significantly shorten inspection time without any problems.

(発明の構成) 本発明によるマイクロプログラム制御装置は、マイクロ
プロセサと、入カバソファドライバと。
(Structure of the Invention) A microprogram control device according to the present invention includes a microprocessor and an input sofa driver.

プログラムメモリと、アドレスランチ回路と、出力ボー
トとを具備したものである。
It is equipped with a program memory, an address launch circuit, and an output port.

マイクロプロセサは、電源から外部抵抗器を介して接続
されたテスト入力端子を備えたものである。
The microprocessor has a test input terminal connected to a power supply through an external resistor.

入カパツファドライバは、マイクロプロセサへの入力信
号を取扱うためのものである。
The input buffer driver is for handling input signals to the microprocessor.

プログラムメモリは、ソフトウェアタイマ機能を有した
マイクロプログラムを記憶するだめのものでおる。
The program memory is for storing a microprogram having a software timer function.

アドレスラッチ回路は、プログラムメモ)ノのアドレス
を保持すみためのものである。
The address latch circuit is for holding the address of the program memo.

出力ボートは、ソフトウェアタイマによって決定された
遅延時間によシシーケンシャルに出力される出力信号を
一定期間にわたって保持するためのものでお石。
The output port is used to hold output signals for a certain period of time, which are output sequentially with a delay time determined by a software timer.

本発明においては、上記において電源から外部抵抗器を
介して接続されたテスト入力端子を接地することにより
、マイクロプログラム内のンラトウエアタイマ機絆を有
するサブルーチンを飛越して出力信号の遅延をなくする
。さらに、これと共にテスト入力端子を開放すみことに
よりマイクロプログラム内のンフトウエアタイマ枦能を
有すゐサブルーチンを実行して出力信号に所定の遅延時
間を与えるようにもしてあみ。
In the present invention, by grounding the test input terminal connected from the power supply through the external resistor, the delay in the output signal can be eliminated by skipping the subroutine with the software timer function in the microprogram. do. Additionally, by opening the test input terminal, a subroutine with software timer function in the microprogram is executed to give a predetermined delay time to the output signal.

(実施例) 次に本発明について図面を参照して詳細に説明゛ する
(Example) Next, the present invention will be explained in detail with reference to the drawings.

本発明の一実施例を示す第4図において、本発明による
マイクロプログラム制御装置は、ソフトウェアタイマを
ジャンプさせるために使用するテスト入力端子T1を備
えたマイクロプロセサ11と、マイクロプログラムを記
憶するためのプログラムメモリ2と、プログラムアドレ
スのアドレスランチ回路3と、入力信号Ps=Pm+A
t〜Anをマイクロプロセサ11に入力するための入力
/(・ソファドライバ41.42と、出力信号B1〜B
l(を出力するための出カポ−)51,52とから構成
されている。また、6は抵抗器でおる。
In FIG. 4 showing an embodiment of the present invention, a microprogram control device according to the present invention includes a microprocessor 11 equipped with a test input terminal T1 used for jumping a software timer, and a microprocessor 11 for storing a microprogram. Program memory 2, program address address launch circuit 3, and input signal Ps=Pm+A
Input for inputting t to An to the microprocessor 11/(・Sofa driver 41, 42 and output signals B1 to B
1 (output ports for outputting) 51 and 52. Also, 6 is a resistor.

次に、第5図のフローチャート、ならびに第8図および
第6図のタイムチャートを使用して、本発明によるマイ
クロプログラム制御装置の動作を説明す乙。
Next, the operation of the microprogram control device according to the present invention will be explained using the flowchart of FIG. 5 and the time charts of FIGS. 8 and 6.

一4f、第5図のソフトウェアタイマ(t]ejz+・
・・tk )の検査のため、テスト入力T1を亀1#レ
ベルにして、信号Ps (例えば、パワーオン信号)を
入力する。このとき、タイマ(tl。
-4f, software timer (t]ejz+・ in FIG. 5
...tk), set the test input T1 to the turtle 1# level and input the signal Ps (for example, a power-on signal). At this time, the timer (tl.

t2,11@@tk)が動作して第3図のシーケンス(
例えば、パワーオンシーケンス)が実行すれ、第5図の
タイマ(t1+j!+・・・tk)の動作が確認できる
t2, 11@@tk) operates and the sequence shown in Figure 3 (
For example, the power-on sequence) is executed, and the operation of the timer (t1+j!+...tk) shown in FIG. 5 can be confirmed.

次に、信号Al−A n (例えピ、アラーム信号)が
入力された時の動作シーケンスの検査のため、テスト入
力T1な%ONレベルにして、パワーオン信号P1を入
力すると、第5図のフローチャートに示すようにタイマ
(t1y’2+・・・tk)はすべてジャンプされて働
らかないため、第6図に示すように出力信号B、−Bk
はパワーオン信号P1とはy同時に矧定の出力状態(例
えば、オン完了状態)となる。そこで、アラーム信号A
Iを入力すれば、出力信号B1〜T31(の変化(例え
ば、アラームオフシーケンス)τ11〜τ+kを確認で
き石。
Next, in order to inspect the operation sequence when the signal Al-A n (e.g. alarm signal) is input, the test input T1 is set to %ON level and the power-on signal P1 is input, as shown in Fig. 5. As shown in the flowchart, the timers (t1y'2+...tk) are all jumped and do not work, so the output signals B, -Bk as shown in FIG.
is in a fixed output state (for example, on-completed state) at the same time as the power-on signal P1. Therefore, alarm signal A
If you input I, you can check the changes in the output signals B1 to T31 (for example, the alarm off sequence) τ11 to τ+k.

さらに他のアラーム信号Ai(i=2・・・n)を入力
して出力信号B1−Bkの変化を確認すみためには、出
力信号を上ドPのオン完了状?にする必要がある。テス
ト入力Tlは既[%Q#レベルであるため、パワーオン
伊丹P1を入力すれば直ちに規定の出力状卯と々ふ。続
いてアラーム信号A1を入力すれば、入力信号Aiに対
する出力信号B1〜Bl(の変化(τ11〜fik)(
i=2m・・・n)を確認でき、確認したい部分のみの
時きる。
Furthermore, in order to input another alarm signal Ai (i=2...n) and check the change in the output signals B1-Bk, the output signal must be set to the ON completion status of the upper dome P? It is necessary to Since the test input Tl is already at the [%Q# level, the specified output state is immediately reached when the power-on Itami P1 is input. Subsequently, if the alarm signal A1 is input, the changes (τ11 to fik) of the output signals B1 to Bl (with respect to the input signal Ai) (
i=2m...n), and only the part you want to check can be checked.

なお、通常動作時にテスト入力TIは開放されているの
で %17レベルとなシ、必ずソフトウェアタイマが実
行されることになみ。
In addition, since the test input TI is open during normal operation, the software timer will always be executed even if the level is %17.

(発明の効果) 本発明には以上説明したように、マイクロプロセサに具
備されているテスト入力端子を利用して初期状態の設定
時に通過するソフトウェアタイマをジャンプすみことに
よシ、プログラムステップ数をめまシ増大させることな
く検査時間の大幅な短縮が図れるという効果がある。
(Effects of the Invention) As explained above, the present invention utilizes the test input terminal provided in the microprocessor to jump the software timer that passes when setting the initial state, thereby determining the number of program steps. This has the effect of significantly shortening the inspection time without increasing the number of vertices.

【図面の簡単な説明】[Brief explanation of the drawing]

算1図は、従来技術によるマイクロプログラム制御装置
を示すブロック図である。 第2図は、従来技術によるマイクロプログラム制御装置
の動作を示すフローチャートである。 第8図は、P2図に示すフローチャートの論理フローの
タイムチャートである。 第4図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 第5図は、本発明によるマイクロプログラム制御装置の
動作を示すフローチャートである。 第6図は、第5図に示すフローチャートの論理フローの
タイムチャートでおる。 1.11Φ@eマイクロプロセサ 2、・−・・−プログラムメモリ 3・e・e壽・アドレスラッチ回路 41.42・・・バッファドライ/く 51.52・・・出力ポート ロ・・・・・・・抵抗器 才1図 − 才2図 第3図 1゛f′ 第4図 才5図
FIG. 1 is a block diagram showing a microprogram control device according to the prior art. FIG. 2 is a flowchart showing the operation of a microprogram control device according to the prior art. FIG. 8 is a time chart of the logical flow of the flowchart shown in FIG. P2. FIG. 4 is a block diagram showing an embodiment of a microprogram control device according to the present invention. FIG. 5 is a flowchart showing the operation of the microprogram control device according to the present invention. FIG. 6 is a time chart of the logical flow of the flowchart shown in FIG. 1.11Φ@e microprocessor 2, --- Program memory 3, e, address latch circuit 41.42... Buffer dryer/ku 51.52... Output port controller...・Resistor Figure 1 - Figure 2 Figure 3 1゛f' Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 電源から外部抵抗器を介して接続されたテスト入力端子
を備えたマイクロプロセサと、前記マイクロプロセサへ
の入カク号を取扱うための入力バッファドライバと、ソ
フトウェアタイマ機能を有したマイクロプログラスを記
憶すみだめのプログラムメモリと、前記プログラムメモ
リのアドレスを保持す為だめのアドレスラッチ回路と、
前記ソフトウェアタイマによって決定された遅延時間に
よシシーケンシャルに出力される出力信号を一定期間に
わたって保持するための出力ボートとを具備し、前記電
源から外部抵抗器を介して接続された前記テスト入力端
子を接地することによシ前記iイクロプログラム内の前
記ソフトウェアタイマ機能を有するサブルーチンを飛越
して前記出力信号の遅延をなくすと共に、前記テスト入
力端子を開放すみことにより前記マイクロプログラム内
の前記ソフトウェアタイマ機能を有するサブルーチンを
実行して前記出力信号に所定の遅延時間を与えるように
構成したことを特徴とする々イクロプログラム制御装置
A microprocessor equipped with a test input terminal connected from a power supply via an external resistor, an input buffer driver for handling input signals to the microprocessor, and a microprogram having a software timer function are stored. a blank program memory; a blank address latch circuit for holding the address of the program memory;
and an output port for holding output signals sequentially output for a certain period of time according to a delay time determined by the software timer, and the test input terminal is connected to the power supply via an external resistor. By grounding, the subroutine having the software timer function in the i microprogram is skipped and the delay in the output signal is eliminated, and by opening the test input terminal, the software timer in the microprogram is A microprogram control device characterized in that it is configured to execute a subroutine having a function to give a predetermined delay time to the output signal.
JP59097161A 1984-05-15 1984-05-15 Microprogram control device Pending JPS60239830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59097161A JPS60239830A (en) 1984-05-15 1984-05-15 Microprogram control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59097161A JPS60239830A (en) 1984-05-15 1984-05-15 Microprogram control device

Publications (1)

Publication Number Publication Date
JPS60239830A true JPS60239830A (en) 1985-11-28

Family

ID=14184843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097161A Pending JPS60239830A (en) 1984-05-15 1984-05-15 Microprogram control device

Country Status (1)

Country Link
JP (1) JPS60239830A (en)

Similar Documents

Publication Publication Date Title
KR100600211B1 (en) Integrated circuit comprising a self-test device for executing a self-test of the integrated circuit
EP0556826B1 (en) Microprocessor with self-diagnostic test function
US20080016415A1 (en) Evaluation system and method
TWI783590B (en) Chip verification system and verification method thereof
JPS60239830A (en) Microprogram control device
US5623674A (en) Method for determining steerable interrupt request lines used by PCMCIA controllers
JPH035801A (en) Programmable controller
JPH10300812A (en) Semiconductor testing device
JP2901828B2 (en) Semiconductor integrated circuit
JP2557128B2 (en) Scan flip-flop initialization method
JPH04199228A (en) Semiconductor integrated circuit device
JPS61282946A (en) Programmable controller
JPH1011285A (en) Programmable controller and recording medium
JPH08313602A (en) Test pattern generator for lsi
JPH02135540A (en) Method for testing data processor
JPH01237846A (en) Processor system with debugging function
JPH04262402A (en) Programmable controller
JPH04195345A (en) Inspection system for logical package
JPH06259495A (en) Logic simulation system
JPH02105230A (en) Semiconductor integrated circuit
JPH05282470A (en) Otp microcomputer
JPH0342734A (en) Automatic debugging system for hardware
JPH05144300A (en) Diagnostic system for information machine
JPH01232446A (en) Program development assisting device for computer
JPH052619A (en) Circuit simulation device