JPS60233842A - 高密度集積回路パツケ−ジ - Google Patents

高密度集積回路パツケ−ジ

Info

Publication number
JPS60233842A
JPS60233842A JP59247873A JP24787384A JPS60233842A JP S60233842 A JPS60233842 A JP S60233842A JP 59247873 A JP59247873 A JP 59247873A JP 24787384 A JP24787384 A JP 24787384A JP S60233842 A JPS60233842 A JP S60233842A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
carrier
layers
contact portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59247873A
Other languages
English (en)
Inventor
レオ．エム．ヒンギスザサード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Augat Inc
Original Assignee
Augat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Augat Inc filed Critical Augat Inc
Publication of JPS60233842A publication Critical patent/JPS60233842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路装置のためのパッケージ技術に関し、
より詳しくは集積回路装置をパッケージの面上に支持す
るのに適合したモノリシックセラミック構造の集積回路
パッケージに関する。
従来の技術 集積回路装置を高密度で取り付けるのに容易す集積回路
パッケージを提供することはい（つかの理由で好ましい
ことである。ＶＨ８ＩＣ及びＶＬＳＩ装置の動作の速度
は、それぞれの集積回路間の相互接続リード線の長さに
よりしばしば著しく影響される。この埋めで、実行可能
な最短の相互接続リード線構成を作るために複数の装置
を高密度に包括することは有 利である。回路内の雑音及び漏話な最小にするため一集
積回路装置の接続部材間の相互接続リード線の長さを最
小にすることもまた貞要である。高密度パッケージ技留
もまた雑音及び漏話を最小にする。
改善されたパッケージ密度によりシステムパッケージの
大きい減少ができ、またそれに加えて、それぞれの集積
回路ダイ間の相互接続に関連したリード線及び漂遊容遺
が減少する結果として所要成力が減少する。
典型的には、単一の集積回路ダイかデュアルインライン
パッケージ、リード線なしのチップキャリヤ又はリード
線のあるチップキャリヤ内に取り付けられ、そしてこれ
らいくつかのパッケージは所望の電気回路を形成するた
めに相互接続される。それぞれのパッケージの大きさは
パッケージ内に配置されるダイの大きさよりも著しく大
きく、これにより全体のパッケージ構成密展を制限して
いる。
集積回路パッケージ構成密度を改善するためにイ重々の
パッケージ技術が開発されてきた。一つのパッケージは
本発明と同じ譲受人の出願番号矛４９８．０８９号に開
示されている。２つの主表面をもつ高密度母板がそこに
記載されている。
導電性のパッドが母板の２つの主表面にそれぞれ配置さ
れ、そして特定の集積回路装置の人力−出力接続部材と
電気的に嵌合するような向きになっている。入力−出力
ピンが母板のビンエツジから粱出し、そして典型的なデ
ュアルインライン搭載技術を用いてパッケージの取付け
ができるように典型的にはデュアルインライン装置の中
に設けられる。
その他のパッケージシステム及び構造は米国特許矛４．
３４５．９５５号、第４．３３８，６２１号、第４．３
３６．０８８号、矛４，３３２．７７８号、矛４．２４
５．２７３号及び矛３４３１２．４０２号に開示されて
いる。
発明の要約 本発明によれば、パッケージの各面にｌ　（ＩｉＳ］又
はそれ以上の集積回路装置を搭載するようにしたセラミ
ックパッケージが開示される。
パッケージは、プレーナ面をもつモノリシック幾何学的
形を形成するため一緒に加熱されそして融着ｔ７た４ｉ
数の向い合ったセラミック層を含む本体から構成される
。典葉的には、この本体は立方体の形であるが、集積回
路装置を載せるのに十分な面積のプレーナ面をもつどの
ような固体幾何学的形でもよい。
本体の側面及び上部と底部表面は１個又はそれ以上の集
積回路装置及び他の電気部品、あるいはこれらのうちの
−力を受けるように適合させてもよい。本体は、典型的
には入力−出力接続部材のために保留される底部表面を
もっているが、特別の仕様においては、この底部表面は
上述のように集積回路装置又は他の装置を支持するよう
にしてもよい。入力−出力接続部材は入力−出力ピン、
ピン格子配列、パッド格子配列あるいは入力−出力接続
のための他の適当な手段の形態でもよい。
本体の面は、その上にチップキャリヤ又は集積回路ダイ
を受けるように適合させてもよい。
もし、本体の面がチップΦヤリャを支′持することを予
定するならば、接点部は本体の面上に配置し、所定のチ
ップキャリヤの対応する接点と嵌合するような向きにす
る。本発明によるリード線もちの又はリード線なしのチ
ップキャリヤはそれぞれの本体の面上の接点部を適当な
向きにして収容される。
もし本体の面が集積回路ダイを支持するように予定され
ているならば、谷ダイを受ける面は嵌合蓋を備える。１
個又は区数個のダイはそれぞれの藷と面との間に気密封
止される。もし１個又は候数個のダイか本体の面に取り
付けられるときは、接続部はそれぞれの面上に設けられ
そしてダイ上の選択された接点と選択された接続部との
間に、ワイヤボンディング、テープ自動ボンディング、
ゾルダバングチツプ結合、又は他のこの技術分野で知ら
れている適当な相互接続技術により電気的接続がなされ
る。接点部は、蓋上の対応する接点部と嵌合するために
、本体の面上に所定のパターンで設けてもよく、これに
より蓋が本体と嵌合した後選択された電気的節点へ接近
のための試！検ポイントが与えられる。
１個又はそれ以上の集積回路ダイを支持するように予定
しているチップキャリヤをその代りに備えてもよい。キ
ャリヤの、面に対向する表面にはダイの搭載予定場所の
周りにはｙ環状のパターンの接続部を設け、そして、そ
れぞれの選択されたダイ接点は接続部の選択されたもの
とワイヤボンド蜜漬され、テープ自動ボンディング接続
され、ゾルダバンプダイ結合され、又はこの技術分野で
知られた方法で相互接続される。接続部は、その接続部
の周囲に配置されたキャリヤの接続部と電気的に相互接
続される。
キャリヤの接点部は、キャリヤの、面に対向する表面上
で本体の面上の対応する接点部と嵌合できるような向き
になっている。キャリヤの接点部はキャリヤを通って延
びる導′４管の形態でもよく、これによりキャリヤをそ
れぞれの面と嵌合する前と後の両方でダイ接点に接近す
るための試験ポイントが与えられる。
本体のそれぞれの面上の選択された接点部は選択された
他の接点部と電気的に相互接続されまた接点部は、ｂ）
望の回路形状を形成するために人力−出力ピンのどれか
と選択的に相互接続される。
４螺遡路が層のうちの選択されたものの上に設けられ、
また本体の面上の接点部は、それぞれの面の導′電通路
の選択されたものの終端点に対応する。別個の層上の選
択された通路の相互接続は、選択された場所の選択され
たｊ曽を通って延びる導電管によって何われる。
本体には、回路の中のパッケージが動作中の熱を容易に
取り除くために、希望により放熱板を設け、又は本体の
流体冷却がでさるようにしてもよい。
実施例 ここに開示される新規なパッケージは、パッケージの総
ての面に集積回路を取り付けることができ、またパッケ
ージ内で真の三次元相互接続ができる。パッケージの構
造はオ１図〜矛１１図を参照して理解できるであろう。
パッケージは、いくつかのプレーナ面１４をもつ本体を
形成するため、複数のセラミック層１２を一緒に加熱し
て融着して形成した単一体１０かうなる。典型的には本
体１０は立方体の形状であるが７本体１０はプレーナ面
をもつどのような他の固体幾何学的形でよい。長四角形
、六角形及び六角形の断面のそれぞれの本体は、ｔ２Ａ
図１、ｉ’２Ｂ図及び矛２Ｃ図に示される。
本発明によれば、それぞれの面１４の各々の一つは、集
積回路ダイ（１個又は数個）、の形の半導体装置（１個
又は数個）又は標準のリード線のない又はリード線のあ
るチップキャリヤ（牙６図及び矛７図）内に配置された
集積回路、又はチップキャリヤを支持することができる
。
これに加え【、本発明による、本体の面及びチップキャ
リヤあるいはこれらの一力は、チップコンデンサ、チッ
プ抵抗及び／又は尿膜抵抗及びコンデンサのような個別
の電気部品を支持することかできる。
本体はセラミック材料の底部層１６をもち、この層は典
型的には入力−出力接続部材ｍのために保留される底部
表面１８をもっている。入力−出力接続部材は第３Ａ図
に示すような側面がろう付された入力−出力ピンρ、矛
３Ｂ図に示すような底部がろう付ぐれた入カー出力ピン
ス１、ＩＦ３図に示すような格子配列のビン２６、又は
矛３Ｄ図に示すような格子配列のパッド四を含んでいる
。
本体はそれぞれの層１２の数と厚さによって決定される
高さＩをもっている。層成の厚さは大きく変ってもよく
、代表的には０．８ミルと１００ミルの閣の厚さである
。
接点部３２は、矛４図及び第５図に示すように、それぞ
れのノ１１１１２上に配置された導亀通路具が本体の面
内で終端する場所の本体の面１４上に設けられる。予め
画定された電気的相互接続形状をもつ回路は、接点部３
２のうち選択されたものを他の選択された接点部３２と
相互接続し、また選択された接点部３２を選択された入
カー出力接続部材加と相互接続することにより与えられ
る。
相互接続は層１２の選択されたものの上に設けられる導
電通路あ及び異なった層１２の上の通路あの相互接続の
ための導′域管あによって達成される。導電通路あは、
積層の前に選択された層の上に導電材料の所定のパター
ンをスクリーン印′刷によって形成してもよい。この導
電通路は、２ミル×０．５ミルから８ミル×８ミルの大
きさの導電通路は容易に得られるが、典型的には、加熱
後は、８ミル×６ミルの断面をもっている。
導電管あは、集積回路装置が本体の上部表面又は底部表
面ドで嵌合するためのこれら上部表面又は底部表面上の
接点部（図示なし）を与えるため、又は底部をろう付の
入力−出力ビン、ピン株子又はパッド格子のような底部
表面に設けられた入力−出力接続部ｔｉｔ２０への接続
を与えるために用いられる。さらに、もし本体が垂直方
向の複数の層で作られるときは、選択された本体の面上
の接点部は管３６により形成され、また上部及び酸部表
面上及び他の選択された向上の接点部は辱′−通路が本
体の面上で終端する場所に設けられる。
矛６図に示す本発明の一実施列では、接点部あはリード
線なしのチップキャリヤ４４の対応する接点と嵌合する
ために本体４２のそれぞれの面４０の上に設けられる。
矛２Ａ図に示すように、本体４６は、本体４６のそれぞ
れの面間及び５２上に示される１個又はそれ以上のリー
ド線なしのチップキャリヤを収容するような適当な大き
さにする。
矛７図に示される本発明の他の実施例においては、接点
部Ｍは、リード線のあるチップキャリヤ６２の対応する
リード線（イ）と嵌合するため本体部のそれぞれの面５
６上の選択された場所に設けられる。本体は、本体部の
各面団上の１個又はそれ以上のリード線のあるチップキ
ャリヤ６２を収容する大きさである。さらに、選択され
た面上の接点部はピン格子又はパッド格子配列をもつ集
積回路パッケージを収容するような向きになっている。
導屯通路調は層１２上に配置され、通路あのあるものは
面１４内の所定の横方向の位置で終端するようになって
おり、これにより・接点ｓ３２の横方向の位置を決定す
る。
層１２の各々の上の接点部３２の底部表面１８に対する
尚さは本体１０のそれぞれの層１２の各々の厚さを予め
選択することにより決定される。上述のように接点部は
導電通路が本体の面内で終端する点に対応して枯り、ま
た従って典型的には８ミルＸ　Ｏ，６ミルの断面のもの
である。
導電通路あが終端する場所に対応する接点部３２は、い
くつかの方法で本体の面における接点面積を増やしたも
のが与えられる。
層１２は選択された導′旺通路調の予定場所に沿った酵
を含み、又は予定された接点部の場所にくぼみを含んで
もよく、これにより本体の閤１４での溝又はくぼみの終
端の点における接点部３２０断面の面積が拡大する。
それぞれの面１４には、それぞれの接点部３２に対する
拡大された接点面積を与えるために導電材料でスクリー
ン印刷なｔ７てもよい。
この代りに、予定される接点部の場所に対応する穴を設
けるためにそれぞれの立体面１４の上にセラミックの厚
い膜の絶縁体をスクリーン印刷してもよい。これらの面
は次に、第２の動作においてそれぞれの接点部３２を形
成するためそれぞれの穴を導電材料で埋めるためスクリ
ーン印刷される。
セラミックの厚膜の導′１材料は、接点部を極めて高い
精度で位置決めするため加熱動作後に付着させてもよい
。
オ８Ａ図に示す本発明の一実施例においては典型的に９
ｉｌｌＩＴｉｉの寸法がＷミルと２００ミルの間の１個
又はそれ以上の集積回路ダイが本体部の面６４に直接取
り付けられる。その断面かはば面６４に等しい蓋６８が
集積回路ダイア０を蓋口と本体（資）との間に包み込む
ため設けられる。シール環７２が周仰の金属被覆（メタ
ライゼイション）技術によって各面６４０周辺に設けら
れ、そして面シール環７２は、蓋６４が嵌合するとダイ
ア０を４ｔｉと面θの間に気密封止するために対応する
蓋シール環７４と嵌合する。ダイは本体部の百６４の上
に載せてもよく、また蓋口にはダイア０を収容する空洞
７６を設けてもよい。この代りにグイ受入れ空洞７８又
は複数個のこの空洞は、矛８Ｂ図に示すように選択され
た層（資）を適当に刻み込むことにより本体の面６４に
設けてもよい。接続部８２は、本体の面例の上に、ある
いはこの代りに矛８Ａ図及び矛８Ｂ図に示すように本体
の面６４の刻み込まれた部分８４の中に設けられる。ダ
イア。
の接点部は、ワイヤボンディング又は他の適当な相互接
続技術により接続部８２のどれかに電気的に接続される
。選択された導゛亀通路あは、それぞれの接続部８２と
の電気的相互接続を作るために接続部８２の・頭域内に
終端する。蓋間は一緒に加熱された多層セラミック材料
、金属又は他の適当な材料で製作され、そしてダイアｏ
のそれぞれの接続部を適当な接続部８２ヘワイヤボンデ
イング又はこの分野の知られた技術で接続した後にそれ
ぞれの本体面礪に固定される。
試験ポイン）８６は、本体６６０面６４上に配置された
接点部８６と嵌合する位置の蓋６８内に導電管を含ませ
ることにより与えられる。
接点部部は、本体６６の選択された／＋ｉ＃　１２上に
配置された導電通路あ及びその層１２を通って池びる４
電′ｄ３６によってそれぞれの接続部８２と接続される
。
この代りに、キャリヤ９０及び面ｂ４０両刃の上のダイ
７０の接点部への電気的な接近を提供する試験ポイント
８８は、それぞれの面６４より小さい前面の、矛９図に
示すような型のキャリヤ９０をを採用することにより与
えられる、 試験ポイン）８８に終端するキャリヤ９０内の導電・Ｒ
は、矛２の組の接点部９２と電気的に相互接続される、
下にある矛ｌの組の接点部と嵌合する。矛２の組の接点
部９２は、それぞれのキャリヤ９０が本体１ｆｆｉ６４
と嵌合した後はキャリヤ９ｏに対してその周辺にあって
、したがって試験のために接近ができる。
矛１図に示された実施例においては、集積回路９４は、
キャリヤ９８を形成するため一緒に積層される複数のセ
ラミック層から製作されるチップキャリヤ９８の空洞９
６内に固定される。キャリヤ接続部１００は集積回路ダ
イ９４０周辺のキャリヤ９８の空洞９６内に配置され、
ダイの接点部をそれぞれのキャリヤ接続部１００ヘワイ
ヤボンデイング接続できるようになっている。
キャリヤ接点部１０２は、キャリヤ９８のそれぞれの層
の上に配置され、またこの層を通って延びる導゛亀路及
び導電管によってそれぞれのキャリヤ接続部１００に接
続される。キャリヤ接点部１０２はキャリヤ９８の１面
に対向する表面上に配置され、そして対応する面１４の
接点部３２と嵌合するような向きになっている。
試験ポイントによる接近はキャリヤ９８の層を通って延
びる導電管によって与えられる。この導′亀管はキャリ
ヤ彌の接点部９８へ、また／あるいはこれから接続され
る。
キャリヤ接点部１０２は試験ポイントを提供し、これは
キャリヤ９８を面１４へ組み立てる前の試験と、またキ
ャリヤ９８と本体１０の最終的な組立後の試験の両刀に
有利である。
さらに、矛１０図に示すように、キャリヤ１０４は、そ
れが嵌合する面１４（矛１図）よりも小さい断面でもよ
い。
ダイな支持するキャリヤ１０４の下に対応するキャリヤ
接点部１０６と嵌合する第１０組の接点部を設け、また
牙２の組の接点部を本体面１４上の、話の戚台頭域の周
辺に設け、各々の矛２の接点部が矛１の接点部の一つに
接続されることにより、キャリヤ１０４と面１４の接点
部の相互接続の完全さの確認の手段が与えられる。
１個又はそれ以−ヒの集積回路ダイは１個の所定のキャ
リヤ内に配置してもよく、キャリヤ及び本体の大きさは
特定の回路の用途に対して所望により調節される。
金椙被覆シール環１０６（矛１図）は、典型的には１本
体面１４上の対応する金属被覆クール環１０８と嵌合す
るためダイ支持キャリヤ９８０周辺の圓りに配置され、
これによりキャリヤ９８と本体面１４０間に１個又は複
数の集積回路ダイの気密封入が１成−される。矛１０図
に示すようにシール環１１０はキャリヤ１０４の接点部
１０６の内側に配置し、キャリヤ１０４をそれぞれの面
１４に組み立てた後キャリヤと面の接点部の嵌合を目で
点検できるようにし【もよい。接点部１０６は、キャリ
ヤ１０４がそれぞれの本体面１４に嵌合された鏝、接点
部の点慣のため及び半田尋剤の清掃の容易のため位置を
高めてもよい。
上述のどの実施例においても、本体の上部表面から底部
表面へ部分的に通り又は本体１０を完全に通る穴１１２
を設けてもよい。この人１１２は矛１１図に示すように
菓子からの熱の放散を容易にする放熱板１１４を受け入
れるため金属被覆しまたそれに合う大きさにする。その
代りに、さらに熱放散特性を向上するため素子は穴１１
２を通る流体の通過によって流体冷却されるようにして
もよい。
上述の開示により形成される本体は、メモリマイクロコ
ンピュータ、ゲート配列、バッファ、周辺又は他の集積
回路装置を本体のそれぞれの面の上に支持するように適
合される。
本パッケージを高密度メモリ素子の形成に用いた純然と
した例示を次に述べる。
牙１０図に示した型の多層セラミック材料のキャリヤ１
０４は４個の２５６キロバイトメモリ素子を支持するの
に適合している。４個のメモリ素子ダイのそれぞれのダ
イ接点部は、各メモリ素子ダイ及びわれわれがキャリヤ
１０４上で電子的に試（倹したダイの周辺に設けられる
キャリヤ接続部にワイヤボンド接続される。接続部は、
キャリヤ接続部の周辺に配置されたキャリヤ接点部に電
気的に接続される。
接点部は、対応するギヤリヤ接点部と嵌合するために多
層セラミック単一本体のそれぞれプレーナ面上に配置さ
れる。それぞれの面上の接点部は、本明細書の開示に従
って電気的に相互接続され、また本体の底部表面から突
出する入力−出力接続部材と選択的に相互接続される。
４個の２５６キロバイトメモリ素子を・ざむ１個のキャ
リヤは、４ＩＩｉＩ！ｉのメガバイトメモリ素子を形成
するため本質的に立方体の本体の４つの面の各々と眠気
的にまた気密に嵌合する。
本体を通って延びる金属被覆の穴には、４個のメガバイ
トメモリ素子の熱放散及び改善された動作信頼性を促進
するため放熱板が設けられる。本体から放熱板への熱伝
導を助長するために熱伝導性のエラストマーを用いても
よい。この代りに、放熱板は選択されたダイキャリヤと
熱伝導の関係にしてもよい。銃猟的雑音に対する免疫性
を向上するためにチップコンデンサ本体の選択された面
に取り付けるか、又は、この代りにチップコンデンサ　
支持するように特別に設けられかつそのような方向にし
であるキャリヤ１０４の中又は上の接点部に淑り付けて
もよい。
上述の例及び記載は開示された発明を実施するための特
定の実施例の例示であり１本発明の範囲は特許請求の範
囲によってのみ制限される。
【図面の簡単な説明】
１１１図は不発明による高密度パッケージの斜視図、 矛２Ａ図、矛２Ｂ図及び矛２Ｃ図は、本質的に長四角形
、六角形及び六角形の断面をもつ本体の形状を示す図、 矛３Ａ図、矛３Ｂ図及び矛３Ｃ図は本発明に関して用い
られる入力−出力接続技術を示す図示４図は、本発明に
よるパッケージの分解斜視図、 矛５図は、導電通路が本体の面内で終端する点での接点
部の形成を示す拡大斜視図、矛６図は、リード庫のない
チップキャリヤを支持するように適合した本発明による
本体を示す図、 矛７図は、リード線のあるチップキャリヤを本体のそれ
ぞれの面上に支持するように適合した本発明による本体
を示す図。 牙８へ図は、本体の面の選択されたものが集積回路ダイ
を支持するように適合した本発明による高密度パッケー
ジ斜視図、 ２・８Ｂ図は、矛８Ａ図の層の選択されたものを示す図
、 １７９図は、本体の全部の面、及び上部及び頭部の表面
上に集＃を回路ダイを支持するように適合した本発明に
よるパッケージの側面図、矛１０図は、迫常露出する表
面上にテスト及び接続部、あるいはこれとの−力をもつ
本発明によるチップキャリヤを示す図、　及び 矛１１図ｉま、不発明による高密度パンケージに取り付
けられる放熱板を示す図である。 図において １０　・・・　本体（モノリシック多面ミック本体ン１
２　・・・　セラミック層 加　；・・　入力−出力接続部材 ３２　・・・　接点部 讃　・・・　導電通路 ３６　・・・　導電管 ９４　・・・　集積回路ダイ ９８　・・・　キャリヤ（呆積回路担持装置）１０２　
・・・　キャリヤ接点部 代理人升埋士　斎　藤　砿・−パ□ 〜′。 外１名 手続補正書 昭和ω年６月矛　日 特許庁長官　本質　学　殿 惨 １、事件の表示 昭和９年特願第　２４７８７３号 ２、発明の名称 高密度集積回路パッケージ ３、補正をする者 事件との関係　特許出願人 住所　アメリカ合衆国　マサチューセッツ州　Ｑ２０４
８マ／スフイールド　フオーブス　ブー身グアード　８
９、名称　オーガト　イ／コーボレイテッド４、代理人

Claims (1)

  1. 【特許請求の範囲】 １　集積回路担持装置を支持するように適合した編密度
    集積回路パッケージであって、少なくとも一つの搭載表
    面と複数の面をもつ本体を形成するため一緒に融着した
    １反数のセラミックノーからなるモノリシック多面セラ
    ミック本体、 上記本体の搭載表面の近くの上記本体に付層した複数の
    入力−出力接続部材、 上記面上に配置された接点部であって、上記接点部の少
    なくともいくつかは集積回路担持装置の接点部と嵌合す
    るために所疋のパターンとしてその方向が向いている上
    記接点部、及び 選択された接点部を他の選択された接点部と相互接続し
    、また上記接点部のいくつかを上記人力−出力接続部材
    の選択されたものと相互接続するための上記層の選択さ
    れた層の上に配置された導電通路及び該選択されたノー
    を通して延びる専−管を包含する高密度集積回路パッケ
    ージ。 ２、特許請求の範囲矛１項、のパッケージであって、上
    記人力−出力接続部材は、側面が上記本体のそれぞれの
    面にろう付されたへカー出力ピンである高密度集積回路
    パッケージ。 ３　特許ＩＩ肯求の、蛇囲矛１項のパッケージであって
    、 上記人力−出力接続部材は、上記本体のそれぞれの面に
    半田付された入力−出力ピンである高密度集積回路パッ
    ケージ。 ４　特許請求の範囲矛１項のパッケージであって、 上記人力−出力接続部材は、上記本体の上記搭載表面に
    ろう付された入力−出力ピンである高密度集積回路パッ
    ケージ。 ５　特許請求の範棚矛１項のパッケージであって、上記
    人カー出力接１部健は上記本体の上記搭載表面に半田付
    された入力−出力ピンである高終度集積回路パッケージ
    。 ６　特ｇ’ｆ　請求の範囲矛１項のパッケージであって
    、上記人力−出力接続部材は上記本体の上記搭載表面か
    ら突出し、そしてピン格子配列に配置されているビンを
    含む商智度集積回路パッケージ。 ７　特許請求の範囲矛１項のパッケージであって、上記
    人力−出力接続部材は、上記本体の悟、ａ表面上に所定
    のパッド配列に配置されている導電パッドを含む高密度
    集積回路パターン。 ８　特許請求の範囲矛１項のパッケージであって、上記
    接点部は、選択された導電パッドが上記本体の面におい
    て終端する場所に形成されている高密度集積回路パッケ
    ージ。 ９　特許請求の範囲矛１項のパッケージであって、上記
    接点部はリード婦なしのチップキャリヤの接点と嵌合す
    るために利用できる高密度集積回路パッケージ。 １０　待奸ａｎ求の範囲矛１項のパッケージであって、
    上記接点部はリード組のあるチップキャリヤのリード蛛
    と嵌合する向きになっている高密度集積回路パッケージ
    。 １１　特許請求の範囲牙１項のパッケージであって、上
    記面の各々は１個又はそれ以上の集積回路ダイを支持子
    るのに適合しており、また少なくとも１個の集積回路ダ
    イは上記面の少なくともいくつかに付着しており、上記
    パッケージは、さらいダイ支持面の各々の上の蓋を含み
    、それぞれのダイをそれぞれの蓋と面との間に封入する
    閤密度果槓回路パッケージ。 １２　物１！ｆｍｌ求の軛囲矛１１機のパッケージであ
    って、上Ｈｄ儲の各々は、上記蓋を通って延びかつ上記
    面の接点部の選択されたものと嵌合するような向きにな
    っている導′戒管を含み、これにより蓋がそれぞれの面
    と嵌合した後、面の接点部への接近のための試験ポイン
    トを与える酩密度集積回路パッケージ。 １３　特許請求の範囲矛９項のパッケージであって各々
    のダイ支持面は金属被覆シール環を含み、また各々の蓋
    は、上記蓋が上記面と嵌合した後、それぞれの蓋と曲と
    の間にそれぞれのダイを気密封止するための対応するシ
    ール環を含む高密度集積回路パッケージ。 １４　特許請求の範囲矛１項のパッケージであって、上
    記パッケージは放熱板を含む高密度集積回路パッケージ
    。 １５！＃許請求の軛−矛１項のパッケージであって、上
    −己パッケージは熱放散特性を改善するため流体冷却に
    適合している畠密反果槓回路パッケージ。 １６局密度集積回路パッケージであって、少な（とも一
    つの搭載表面と複数の面をもつ本体を形成するため一緒
    に融着した複数のセラミック／１１かうなるモノリシッ
    ク多面セラミック本体、上記本体の搭載表面の近くの上
    記本体に付着した入力−出力接続部材、 上記面上に配置されかつ集積回路担持装置の接点と嵌合
    するため所定のパターンとしてその方向が向いている接
    点部。 選択された接点部を他の選択された接点部と相互接続し
    、また上記接点部のいくつかを上記人力−出力接続部材
    の選択されたものと相互接続するための上記層の選択さ
    れた層の上に配置された導電通路及び該選択された層を
    通して延びる導電管、及び 複数のチップキャリヤであって、各々は少なくとも１個
    の集積回路ダイな支持するように適合され、また上記キ
    ャリヤが上記本体のそれぞれの面と嵌合すると、上記面
    の接点部と相互接続するように向いている接点部をもつ
    上記キャリヤからなる高密度集積回路パッケージ。 １７　特許請求の範囲矛１６項のパッケージであって、
    上記チップキャリヤの各々はモノリシックチップキャリ
    ヤを形成するために一緒に融着される複数のセラミック
    層からなる高密度集積回路パッケージ。 １８　特許請求の範囲矛１７項のパッケージであつて、
    上記チップキャリヤはグイ接続部を含み、また上記層の
    選択されたもの上に配置された導電通路及び選択された
    グイ接続部における上記層の選択されたものを通って選
    択されたチップキャリヤ接点部へ延びる導直管をもつ畠
    密度集積回路パッケージ。 １９　特許請求の範囲第１６項のパッケージであって、
    上記キャリヤを通って延びる導電・ｄを含み、上記管は
    キャリヤ接点部へ接続され、上記接点部への試験ポイン
    トの接近を与え、またそれぞれのキャリヤを上記本体の
    面に組み立てる前及び後にそれぞれのキャリヤの試験を
    できるようにしている尚密度集積回路パッケージ。 加　特許請求の範囲第１６項のパッケージであって、上
    記人力−出力接続部材は、その側面が上記本体の面にろ
    う付されている高密度集積回路パッケージ。 ２１　特許請求の範囲第１６項のパッケージであって、
    上記人力−出力接続部材は、上記本体の搭載表面にろう
    付された入力−出力ピンである畠密度集積回路パッケー
    ジ。 ２、特許請求の範囲第１６項のパッケージであって、上
    記人力−出力接続部は、上記本体の搭載表面から突出し
    ピン格子配列になっているピンを含む高密度集積回路パ
    ッケージ。 ２３　％Ｉｒ！ｆ請求の範囲第１６項のパッケージであ
    って、上記入力−出力接続部材は、上記本体の搭載表面
    上に配置され所定のパーラド配列になっている導電パッ
    ドを含む高密度集積回路パッケージ。 ２４　特許請求の範囲第１６項のパッケージであって、
    上記接点部は選択された導電通路が上記本体の面内で終
    端するところに形成される高密度集積回路パッケージ。 ２、特許請求の範囲第１６項のパッケージであって、各
    チップキャリヤ支持面は金属被覆シール環を含み、また
    各チップキャリヤは、チップキャリヤがそれぞれの面と
    嵌合したとき少なくとも１個の集積回路ダイをそれぞれ
    のチップキャリヤと面の間に気密封止するために対応す
    るシール環を含む高密度集積回路パッケージ。 あ　集積回路装置を高密度に搭載するためのパッケージ
    であって、 本体を形成するため一緒に融着される複数のセラミック
    層からなるモノリシック本体、上記本体は少なくとも２
    つの集積回路ダイ囲及び１つの搭載表面をもち、 上記本体の搭載表面の近くの上記本体に付着した入力−
    出力接続手段、 集積回路担持水子の対応する接点部と嵌合するため上記
    面上に配置されかっ所定のパターンに配列している接点
    部、 上記ノーの選択されたものの上に配置された導゛眠通路
    及び上記通路の選択されたものを電気的に相互接続する
    ため選択された場所において上記層の選択されたものを
    通って延びる導′亀看であって、上記管は上記通路の選
    択されたものを上記人力−出力接続手段のいくつかに相
    互接続し、上記通路の選択されたものは上記面内で上記
    接点部のそれぞれのいくつかの場所で終端し、上記接点
    部は他の選択された接点部と相互接続されまた上記接点
    部の選択されたものは上記人カー出カ接続手段の選択さ
    れたものに＆−絖され本体の面上に集積回路装置を支持
    するよう適合された所定の回路形状のパッケージを形成
    するパッケージ。 ｎ　少なくとも１個の電子回路装置を支持するよう適合
    され、また所定の向きに配置された接点部をもつキャリ
    ヤ支持素子と電気的相互接続するように予、定されてい
    るチップキャリヤであって、 本体を形成するため一緒に融着される複数のセラミック
    層からなるモノリシックセラミック本体、 上記本体は搭載面をもち、また上記搭載面上に上記キャ
    リヤ支持索子供点部と嵌合するような向きの接点部をも
    ち、 少なくとも１個の這子回路素子と電気的相互接続するよ
    うな回ぎになっている上記本体上の接続部、及び 上記接続部の選択されたものを選択された本体接点部へ
    相互接続するための、上記層の選択されたものの上に配
    置された導電通路及び上記層の選択されたものをフΦっ
    て延びる導電管からなるチップキャリヤ。 路　特許請求の範囲牙ｎ項のキャリヤであって上記接続
    部は上記搭載面上に配置されているチップキャリヤ。 四　特許請求の範囲矛ｎ項のキャリヤであって、上記搭
    載面は少なくとも１個の電子回路装置を受け入れる大き
    さのくぼみをもち、また上記接続部は上記くぼみ内に配
    置されるチップキャリヤ。 加　特許請求の範囲オｎ項のキャリヤであって上記搭載
    面の周辺の回りに金属被覆シールを含み、上記シールは
    上記キャリヤ支持素子上の対応する金属被覆シールと嵌
    合する向きになっているチップキャリヤ。 ３１将許請求の範囲矛２７項のキャリヤであって、上記
    搭載面と相対向する非搭載面をもち、また上記非搭載面
    −ヒに配置された試検ポイントをもち、上記試験ポイン
    トは上記層の選択されたものの一ヒに配置された導電通
    路及び上記ｊ醤のＪ」択されたものを通って延びる導電
    管を経由して上記本体の選択された接点部へ゛電気のに
    →妾絖されるチップキャリヤ。 ３２　少なくとも１個の成子回路装置を支持し、また複
    数の面をもちかつパッケージ面の少なくともいくつかの
    上に選択的に配置された接点部をもつ高密度螺子回路パ
    ッケージと嵌合するようになっているチップキャリヤで
    あって、 本体を形成するため一緒に融着される複数の層からなる
    モノリシックセラミック本体、上記本体は搭載面をもち
    、また上記高密度パッケージの対応する面上の接点部と
    嵌合する向きになっている。上線搭載面上の接点部をも
    ち、 少なくとも１個の゛成子回路装置と電気的相互接続する
    ような向きの上記本体上の接続部、　及び上記接続部の
    選択されたものを選択された本体接点部と相互接続する
    ための、上記層の選択されたものの上に配置された導′
    １通路及び上記層の選択されたものを通って延びる導電
    管からなるチップキャリヤ。
JP59247873A 1983-11-23 1984-11-22 高密度集積回路パツケ−ジ Pending JPS60233842A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/555,032 US4727410A (en) 1983-11-23 1983-11-23 High density integrated circuit package
US555032 1983-11-23

Publications (1)

Publication Number Publication Date
JPS60233842A true JPS60233842A (ja) 1985-11-20

Family

ID=24215701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59247873A Pending JPS60233842A (ja) 1983-11-23 1984-11-22 高密度集積回路パツケ−ジ

Country Status (2)

Country Link
US (1) US4727410A (ja)
JP (1) JPS60233842A (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4814857A (en) * 1987-02-25 1989-03-21 International Business Machines Corporation Circuit module with separate signal and power connectors
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
DK160059C (da) * 1987-11-13 1991-06-10 Torben Bruno Rasmussen Flowmaaler for gas til husstandsbrug
US4939792A (en) * 1987-11-16 1990-07-03 Motorola, Inc. Moldable/foldable radio housing
US5170245A (en) * 1988-06-15 1992-12-08 International Business Machines Corp. Semiconductor device having metallic interconnects formed by grit blasting
US5412247A (en) * 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5006925A (en) * 1989-11-22 1991-04-09 International Business Machines Corporation Three dimensional microelectric packaging
US5068715A (en) * 1990-06-29 1991-11-26 Digital Equipment Corporation High-power, high-performance integrated circuit chip package
US5031027A (en) * 1990-07-13 1991-07-09 Motorola, Inc. Shielded electrical circuit
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5691885A (en) * 1992-03-17 1997-11-25 Massachusetts Institute Of Technology Three-dimensional interconnect having modules with vertical top and bottom connectors
DE69305981T2 (de) * 1992-03-17 1997-05-15 Massachusetts Inst Technology Geringbenachbarte dreidimensionale verbindung.
JPH0779144B2 (ja) * 1992-04-21 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐熱性半導体チップ・パッケージ
EP0586888B1 (en) * 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5512710A (en) * 1992-08-21 1996-04-30 Cts Corporation Multilayer package with second layer via test connections
JP3338527B2 (ja) * 1992-10-07 2002-10-28 富士通株式会社 高密度積層形のコネクタ、及び、コネクタの設計方法
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5396032A (en) * 1993-05-04 1995-03-07 Alcatel Network Systems, Inc. Method and apparatus for providing electrical access to devices in a multi-chip module
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5561593A (en) * 1994-01-27 1996-10-01 Vicon Enterprises, Inc. Z-interface-board
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5703747A (en) * 1995-02-22 1997-12-30 Voldman; Steven Howard Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US6310782B1 (en) * 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
SG67384A1 (en) 1997-04-10 1999-09-21 Texas Instr Singapore Pte Ltd Integrated circuit package and flat plate molding process for integrated circuit package
KR100270869B1 (ko) * 1997-10-10 2001-01-15 윤종용 3차원복합입체회로기판
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
US6089095A (en) * 1997-12-19 2000-07-18 Texas Instruments Incorporated Method and apparatus for nondestructive inspection and defect detection in packaged integrated circuits
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
SG73490A1 (en) 1998-01-23 2000-06-20 Texas Instr Singapore Pte Ltd High density internal ball grid array integrated circuit package
US6274929B1 (en) 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6084306A (en) * 1998-05-29 2000-07-04 Texas Instruments Incorporated Bridging method of interconnects for integrated circuit packages
JPH11354705A (ja) 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6320126B1 (en) * 1998-07-14 2001-11-20 Texas Instruments Incorporated Vertical ball grid array integrated circuit package
JP3779524B2 (ja) 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
US8000105B2 (en) * 2008-07-14 2011-08-16 International Business Machines Corporation Tubular memory module
MX2012015187A (es) 2010-07-02 2013-05-09 Procter & Gamble Metodo para suministrar un agente activo.
JP5859526B2 (ja) 2010-07-02 2016-02-10 ザ プロクター アンド ギャンブルカンパニー 活性剤不織布ウェブを含むフィラメント及びその製造方法
CN102971408B (zh) 2010-07-02 2016-03-02 宝洁公司 洗涤剂产品
US9155198B2 (en) * 2012-05-17 2015-10-06 Eagantu Ltd. Electronic module allowing fine tuning after assembly
USD771788S1 (en) * 2014-01-20 2016-11-15 Turbotec Products, Inc. Insulated housing for coiled heat exchanger tube
CN114796017A (zh) 2014-04-22 2022-07-29 宝洁公司 可溶性固体结构体形式的组合物
USD816615S1 (en) * 2015-07-20 2018-05-01 Shenzhen Royole Technologies Co., Ltd. Power adapter
USD802063S1 (en) * 2016-07-13 2017-11-07 The Prophet Corporation Exercise tire
USD857156S1 (en) * 2016-11-02 2019-08-20 Innovative Water Care, Llc Chemical tablet for aquatic systems
MY192051A (en) * 2016-12-29 2022-07-25 Intel Corp Stacked dice systems
WO2018140675A1 (en) 2017-01-27 2018-08-02 The Procter & Gamble Company Compositions in the form of dissolvable solid structures comprising effervescent agglomerated particles
JP7028877B2 (ja) 2017-01-27 2022-03-02 ザ プロクター アンド ギャンブル カンパニー 溶解性固形構造体形態の組成物
EP3624765A1 (en) 2017-05-16 2020-03-25 The Procter and Gamble Company Conditioning hair care compositions in the form of dissolvable solid structures
JP1629688S (ja) 2018-07-16 2019-04-15
US11666514B2 (en) 2018-09-21 2023-06-06 The Procter & Gamble Company Fibrous structures containing polymer matrix particles with perfume ingredients
JP7381613B2 (ja) 2019-06-28 2023-11-15 ザ プロクター アンド ギャンブル カンパニー アニオン性界面活性剤を含有する溶解性固体繊維性物品
EP3993757A1 (en) 2019-07-03 2022-05-11 The Procter & Gamble Company Fibrous structures containing cationic surfactants and soluble acids
USD939359S1 (en) 2019-10-01 2021-12-28 The Procter And Gamble Plaza Packaging for a single dose personal care product
WO2021077133A1 (en) 2019-10-14 2021-04-22 The Procter & Gamble Company Biodegradable and/or home compostable sachet containing a solid article
EP4061320A1 (en) 2019-11-20 2022-09-28 The Procter & Gamble Company Porous dissolvable solid structure
USD962050S1 (en) 2020-03-20 2022-08-30 The Procter And Gamble Company Primary package for a solid, single dose beauty care composition
WO2022027067A1 (en) 2020-07-31 2022-02-03 The Procter & Gamble Company Water-soluble fibrous pouch containing prills for hair care

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346773A (en) * 1967-10-10 Multilayer conductor board assembly
US3546776A (en) * 1962-09-06 1970-12-15 Aerovox Corp Process for manufacturing a ceramic multilayer circuit module
US3545079A (en) * 1968-05-02 1970-12-08 Vitramon Inc Method of making multilayer circuit system
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
WO1981002367A1 (en) * 1980-02-12 1981-08-20 Mostek Corp Over/under dual in-line chip package
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4345955A (en) * 1980-10-28 1982-08-24 E. I. Du Pont De Nemours And Company Process for manufacturing multilayer ceramic chip carrier modules
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage

Also Published As

Publication number Publication date
US4727410A (en) 1988-02-23

Similar Documents

Publication Publication Date Title
JPS60233842A (ja) 高密度集積回路パツケ−ジ
US5343366A (en) Packages for stacked integrated circuit chip cubes
US5943213A (en) Three-dimensional electronic module
US6205654B1 (en) Method of manufacturing a surface mount package
US5701233A (en) Stackable modules and multimodular assemblies
US5007841A (en) Integrated-circuit chip interconnection system
US5099309A (en) Three-dimensional memory card structure with internal direct chip attachment
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US5227338A (en) Three-dimensional memory card structure with internal direct chip attachment
US4763188A (en) Packaging system for multiple semiconductor devices
US5016138A (en) Three dimensional integrated circuit package
US4941033A (en) Semiconductor integrated circuit device
US5434745A (en) Stacked silicon die carrier assembly
US5362656A (en) Method of making an electronic assembly having a flexible circuit wrapped around a substrate
EP1025589B1 (en) Three-dimensional packaging configuration for multi-chip module assembly
US5053853A (en) Modular electronic packaging system
US4604678A (en) Circuit board with high density electrical tracers
US20050139980A1 (en) High density integrated circuit module
EP0425775A1 (en) Semiconductor package with ground plane
EP0555659A2 (en) Multi-chip Module
EP0351184A2 (en) Pin grid array packaging structure
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH02503496A (ja) 集積回路チップ用ハーメチックパッケージ
JPH077282A (ja) 回路部品をパックする装置
US6184579B1 (en) Double-sided electronic device