JPS60230196A - Display shift system - Google Patents

Display shift system

Info

Publication number
JPS60230196A
JPS60230196A JP59086582A JP8658284A JPS60230196A JP S60230196 A JPS60230196 A JP S60230196A JP 59086582 A JP59086582 A JP 59086582A JP 8658284 A JP8658284 A JP 8658284A JP S60230196 A JPS60230196 A JP S60230196A
Authority
JP
Japan
Prior art keywords
address
data
key
display
memo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59086582A
Other languages
Japanese (ja)
Inventor
英資 深谷
田宮 守人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP59086582A priority Critical patent/JPS60230196A/en
Publication of JPS60230196A publication Critical patent/JPS60230196A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Calculators And Similar Devices (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、特に表示部の小さい電子装置の表示シフト
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention particularly relates to a display shift method for an electronic device having a small display section.

〔従来技術とその問題点〕[Prior art and its problems]

小型電子式計算機やIケラトコンピュータなど表示桁数
の少ない電子装置において、表示部に一連のデータ全部
を表示させることができない場合、そのデータの一部を
表示桁数分取シ出して表示させると共に、キー?−ドに
備えられるカーソルキーを操作することによって、デー
タの表示位置をシフトさせてhた。
In electronic devices with a small number of display digits, such as small electronic calculators and Ikeratocomputers, if the entire series of data cannot be displayed on the display unit, a part of the data can be displayed in fractions of the number of display digits. ,Key? - By operating the cursor keys provided on the card, the display position of the data was shifted.

しかしながらこのような装置にあっては、カーソルキー
1回の操作で、データの表示位置を1文字分しかシフト
させることができなかつ九〇そのため、表示位置から離
れた位置にあるデータを表示させたい場合や、データ全
部を順次表示させたい場合などKは、カーソルキーの操
作回数が非常に多くなってしまい、操作が煩わしかった
However, with such devices, the data display position can only be shifted by one character with one cursor key operation.Therefore, if you want to display data at a position far from the display position, When using K, the cursor keys had to be operated many times, making the operations cumbersome.

〔発明の目的〕[Purpose of the invention]

この発明は上記のような実情に鑑みてなされたもので、
少ないキー操作で、表示データの表示位置を任意の位置
にシフトさせることのできる表示シフト方式を提供する
ことを目的とする・〔発明の要点〕 この発明は入力するデータを特定記号でブロック区分し
、このデータを表示する際に1カーンルキーの操作に対
応して上記プμツク単位でシフトするよう処したもので
ある。
This invention was made in view of the above circumstances,
It is an object of the present invention to provide a display shift method that allows the display position of display data to be shifted to an arbitrary position with a few key operations. , when displaying this data, the data is shifted in units of the above-mentioned blocks in response to the operation of the 1 key key.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照してこの発明の一実施例を説明する。第
1図はこの発明の表示シフト方式の回路構成を示すもの
で、11はキーゲートであル、この、キーゲートlll
ICは、数値を入力するテンキー、英文字を入力するア
ルファベットキー、演算内容を指定するファンクション
キー、各種記号キーなどと共に、メモデータを表示させ
るメモキーxxx、fログラムを表示させるrEXEJ
キー112、表示データを左方向にシフトするTABキ
ーとして「←」キー113、同じく右方向にシフトする
TABキー「→」キー114が備えられる。このキーが
一ド111C備tられる各種キーを操作するととKよシ
、データがCPU12に入力される。CPU 12は、
キーが−P11からのデータに従って制御動作を行なう
もので、メモリ13、前回アドレスメモリ14、アドレ
ス制御回路15及びメモバッファ16と接続される。メ
モリ13は、複数のメモデータやプログラム文などを記
憶するもので、そのメモデータやプログラム文は、それ
ぞれ一定の文字数、例えば55文字以内で構成される。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the circuit configuration of the display shift method of the present invention, where 11 is a key gate.
The IC includes a numeric keypad for entering numerical values, alphabet keys for entering alphabetical characters, function keys for specifying calculation details, various symbol keys, etc., as well as memo keys xxx for displaying memo data, and rEXEJ for displaying f programs.
A key 112, a TAB key 113 for shifting display data to the left, and a TAB key 114 for shifting rightward. When this key is used to operate various keys provided in the key 111C, data is input to the CPU 12. The CPU 12 is
The key performs control operations according to data from -P11, and is connected to memory 13, previous address memory 14, address control circuit 15, and memo buffer 16. The memory 13 stores a plurality of memo data, program sentences, etc., and each of the memo data and program sentences is composed of a certain number of characters, for example, 55 characters or less.

また、仁のメモデータやプログラム文は、特定される記
号「:」や「、」等によって、複数のブロックに区分さ
れるものとする。上記メモリ13に記憶された複数のデ
ータ文のうち、キー?−ド11の操作で指定されるデー
タ文1つが、CPUJJによって、上記メモバッファ1
6に書き込まれる。すなわち、このメモ・9ツフア16
も、55文字分のデータ容量を持つもので、データ領域
には、「0」から「54」までのアドレスが付される。
It is also assumed that Jin's memo data and program sentences are divided into a plurality of blocks using specified symbols such as ":" and ",". Among the plurality of data statements stored in the memory 13, which one is the key? - One data statement specified by the operation in code 11 is sent to the memo buffer 1 by the CPUJJ.
6 is written. In other words, this memo 9tuhua 16
It also has a data capacity of 55 characters, and addresses from "0" to "54" are assigned to the data area.

このメモバッファ16に書き込まれたデータ文のうち、
上記アドレス制御回路15にアドレスを指定される文字
を先頭とする一定数、例えば12文字分のデータは、C
PU 12からの書込み信号によって開状態となるダー
ト回路Gノを介して、表示バッファ17に送られる。こ
の表示バッファ17は、表示部18に表示される12文
字のデータを保持するものである。また上記メモバッフ
ァ16は、上記アドレス制御回路15に指定されるアド
レスの文字データ1文字分を、CPU 1 :tからの
サーチ信号によシ開状態となるダート回路G2を介して
、比較回路19に入力する。比較回路19は、この文字
データのコードと、区切)記号コード発生部20から入
力される区切シ記号のコードとを比較するもので、2つ
のコードが同一である場合には、CPU 12へ一致信
号Pを出力する。
Among the data sentences written in this memo buffer 16,
Data for a certain number of characters, for example 12 characters, starting with the character whose address is specified by the address control circuit 15 is
The data is sent to the display buffer 17 via the dart circuit G, which is opened in response to a write signal from the PU 12. This display buffer 17 holds 12 character data to be displayed on the display section 18. Further, the memo buffer 16 transfers one character of character data at the address specified by the address control circuit 15 to the comparison circuit 19 via the dart circuit G2, which is opened in response to a search signal from the CPU 1:t. Enter. The comparison circuit 19 compares the code of this character data with the code of the delimiter symbol inputted from the delimiter symbol code generator 20. If the two codes are the same, a match is sent to the CPU 12. Outputs signal P.

次kJ:記実施例についての動作を第2図及び第3図の
フローチャートを参照して説明する。
Next kJ: The operation of the above embodiment will be explained with reference to the flowcharts of FIGS. 2 and 3.

第2図は上記メモキー111を操作した場合の動作制御
を示すもので、まず表示させたいメモ・。
FIG. 2 shows the operation control when the memo key 111 is operated. First, select the memo you want to display.

データのキーワードなどをキーが一ド11で入力した後
に1メモキー111を操作すると、ス° テラ7’Al
、に示すように1メそす13から指定されたメモデータ
55文字分が読み出され、メモバッファ16に書き込ま
れる。そして、ステップA t*において、アドレス制
御回路15からメモパッツ716に1初めのアドレス「
0」を指定する信号が入力され、この信号に従って、メ
モバッファ16のアドレス「0」から12桁分、 ・す
なわちアドレス「11」までの先頭の12桁のデータが
P−)回路G1を介して表示バッフ711に入力され、
表示部18に表示される。この場合、r−)回路G11
d、、CPU 12から送られてくる書込み、信号によ
って開状態となシ、メモバッファ16からのデータを表
示バッファ1711C通過させる。次いでステップAl
lに示すように、前回アドレスメモリ14の保持内容が
クリアされて、処理を終了する。
If you operate the 1 memo key 111 after inputting data keywords, etc. with the 11 key, Stella 7'Al
As shown in , 55 characters of specified memo data are read from 1st message 13 and written to memo buffer 16 . Then, in step At*, the address control circuit 15 sends the memo pads 716 to the first address "1".
A signal specifying "0" is input, and according to this signal, 12 digits from address "0" of the memo buffer 16, i.e., the first 12 digits of data from address "11" are sent via P-) circuit G1. is input to the display buffer 711,
It is displayed on the display section 18. In this case, r-) circuit G11
d. The write signal sent from the CPU 12 causes the data from the memo buffer 16 to pass through the display buffer 1711C. Then step Al
As shown in 1, the contents held in the previous address memory 14 are cleared, and the process ends.

以上拡メモキー111が操作された場合について説明し
たが、これはr EXEJギー112が操作された場合
もはぼ同様である。すなわち、プログラムの文番号をキ
ーが一ド11のテンキーなどで指定した後に、rEXE
Jキー112を操作すると、指定された文番号のプログ
ラム文がメモリ13から読み出されてメモ/クツ2フ1
6JIC書き込まれると共に、このメモ−マッファI6
のアドレスrOJ〜「11」に相当する先頭の12桁の
データが表示バッファ17に入力されて表示部18に表
示される。そして、前回アドレスメモリ14の保持内容
がクリアされて、処理を終了するものである。
Although the case where the expansion memo key 111 is operated has been described above, the same applies to the case where the rEXEJ key 112 is operated. In other words, after specifying the statement number of the program using the 11-key numeric keypad,
When the J key 112 is operated, the program statement with the specified statement number is read from the memory 13 and stored in the memo/shoes 2 file 1.
6JIC is written as well as this memo-muffer I6
The first 12 digits of data corresponding to addresses rOJ to "11" are input to the display buffer 17 and displayed on the display section 18. Then, the contents held in the previous address memory 14 are cleared, and the process ends.

、 第3図は表示部18に表示されるデータを、TAB
キーすなわち、「←」キー113又は「→」キー114
を操作してシフトする場合の動作制御を示すもので、ま
ずステップBllにおいて、アドレス制御回路15の指
定するアドレスが更新される。これは、操作したTAB
キーが「←」キー113の場合は、アドレス制御回路1
5の指定アドレスが「−1コされ、また「→」キー11
4の場合は同様に「+lコされるもので、このアドレス
更新後に、ステップB 1.において、CPU 12よ
シダート回路G2にサーチ信号が送出される。その結果
、f−)回路G2が開状態とな)、上記更新されたアド
レスに位置する文字のコードが比較回路19に入力され
る。比較回路19は、この文字コードと、区切シ記号コ
ード発生部20から入力される2予め設定されたデータ
のブロック区分のための区切れ記号のコードとを比較判
断し−もし2つのコードが同一である場合は′、CPU
 I Jに一致信号Pを入力する。CPU 12は、ス
テップBxsに示すように、この一致信号の有無によシ
、上記ステップBllで更新したアドレスの文字が区切
れ記号であるかどうかを判断する。もし、一致信号が入
力された場合は、シフト動作を終了したことKなるので
、ステップB14に進み、その時点でアドレス制御回路
15が指定しているアドレスを前回アドレスメモリ14
に書き込むと共に、ステップB 1.Icおいて、上記
指定アドレスの次のアドレスの文字を先頭とする12桁
分の文字データを、f−)回路G1に書込み信号を送る
ととKよって、表示バッファ18に書込み、表示部17
に表示させる。
, FIG. 3 shows the data displayed on the display section 18 by TAB
key, that is, “←” key 113 or “→” key 114
This shows the operation control when shifting by manipulating .First, in step Bll, the address specified by the address control circuit 15 is updated. This is the operated TAB
If the key is "←" key 113, address control circuit 1
The specified address of 5 is "-1", and the "→" key 11
In the case of 4, "+l" is similarly applied, and after this address is updated, a search signal is sent from the CPU 12 to the Sidart circuit G2 in step B1. As a result, the f-) circuit G2 is in the open state. ), the code of the character located at the updated address is input to the comparison circuit 19.The comparison circuit 19 combines this character code and the 2 preset code input from the delimiter code generator 20. Compare and judge the delimiter code for data block division - if the two codes are the same, the CPU
Input the coincidence signal P to IJ. As shown in step Bxs, the CPU 12 determines whether or not the character of the address updated in step Bll is a delimiter, depending on the presence or absence of this match signal. If a match signal is input, it means that the shift operation has been completed, so the process proceeds to step B14, and the address specified by the address control circuit 15 at that point is transferred to the previous address memory 14.
and step B1. At Ic, 12 digits of character data starting with the character at the address next to the specified address are sent to the f-) circuit G1, and K is written to the display buffer 18, and the data is written to the display section 17.
to be displayed.

また上記ステラfB1.において、一致信号がCPU 
12に入力されなかった場合は、表示シフトがまだ終了
していないことにな)、ステップBigに進んで、上記
ステラ7’B!lで更新されたアドレスが「54」又は
「0」であるかどうか判断する。
Also, the Stella fB1. , the match signal is sent to the CPU
If 12 is not input, it means that the display shift has not finished yet), proceed to step Big, and proceed to the above-mentioned Stella 7'B! It is determined whether the address updated in l is "54" or "0".

もし、アドレスが「54」又は「0」であった場合は、
現時点においてのシフト動作が不可能となシ、それ以上
シフト位置を検索することはできないので、ステップ1
3tyに示すように1前時点でのアドレスを、前回アド
レスメモリ14かう読み出し、アドレス制御回路15へ
入力して、前時点での表示を行なわせる。マえ、上記ス
テップB16において、アドレスが「54」又は「0」
ではなり場合は、上記ステラフ6nillc戻シ、再び
アドレスを更新して、シフト位置が見つかるまで、検索
動作を繰返す。
If the address is "54" or "0",
If the current shift operation is not possible, it is not possible to search for a shift position any further, so step 1
As shown at 3ty, the address at the previous time point is read out from the previous address memory 14 and inputted to the address control circuit 15 to display the address at the previous time point. Well, in step B16 above, the address is "54" or "0".
If not, the above-mentioned Stellaf 6nillc is returned, the address is updated again, and the search operation is repeated until the shift position is found.

第4図及び第5図は上記実施例においての表示シフトの
操作を説明するもので、第4図はメモデータを、また第
5図はプログラム文を表示させるものである。
FIGS. 4 and 5 explain the display shift operation in the above embodiment, and FIG. 4 is for displaying memo data, and FIG. 5 is for displaying program statements.

第4図(4)は、メモIJ I JIC書き込まれたメ
モデータを例示するもので、r TANAKAJ、r0
3−345−XXXXJ及び「TOKYO」ノ3つノブ
−タブロックを、記号「、(コンマ)」を用いて区分設
定してhる。
FIG. 4 (4) shows an example of memo data written in the memo IJ I JIC, r TANAKAJ, r0
3-345-XXXXJ and "TOKYO" are separated using the symbol ", (comma)".

第4図(Blにおhて、まずキーワードとなるr TA
NAKAJを中−が−ド11によシ操作し、その後にメ
モキー111を操作すると、上記ステップAllに示す
ように、メモバッファ16に、第4図囚に示すメモデー
タが、メモリ13から入力されると共に、ステップAl
fiにおいて、データの初めの12桁、すなわちr T
ANAKん03−34Jが表示バッファ11に書き込ま
れ、表示部18に表示される。ここで、前回アドレスメ
モリ14は、ステップA14によシフリアされ、保持内
容が「0」となる。次に、右方向に表示シフトさせるT
ABキー「→」キー114を操作すると、アドレス制御
回路15の指定アドレスが第1の記号「、」のアドレス
「6」となるまで更新され、このアドレス「6」となっ
た時点で、比較回路19からCPU 12に一致信号が
°入力される。すると、ステップBlに示すように、ア
ドレス「6」が前回アドレスメモリ147/C入力され
ると共に1アドレス「7」〜「18」のデータrO3−
345−xxxx、Jが表示−4ツ7717に書き込ま
れ、表示部18に表示される。さら按「→」キー114
を操作すると、上記と同様にして、2番目の「、」のア
ドレス「18」となるまでアドレス制御回路150指定
アドレスが更新すれ、「18」となった時点で前回アド
レスメモリ74にアドレス「18」が入力されると共に
、アドレス「19」から「30」までのデータが表示部
18に表示される。この場合、アドレス「24J以降に
は、データが入力されていないので、表示部18には、
アドレス「19」〜「23コのデータ「TωαOJ L
か表示されない。ここで、さらに「→Jキー114を操
作しても、表示は変化しな−。これは、アドレス「19
」以降のデータK「、」がないため、CPU12に一致
信号が入力されないままに、アドレス制御回路15の指
定アドレスが「54」になってしまい、ステラfBls
に示すようにサーチ不可能の状態となってしih1ステ
ッ2B17で前回アドレスメモリ14よシアドレス「1
8」がアドレス制御回路15に入力されるので、前回と
同じrTOKYOJが表示されるようになるためである
Figure 4 (In Bl, the first keyword is r TA
When the NAKAJ is operated by the middle card 11 and then the memo key 111 is operated, the memo data shown in FIG. At the same time, step Al
In fi, the first 12 digits of data, i.e. r T
ANAK-03-34J is written into the display buffer 11 and displayed on the display section 18. Here, the previous address memory 14 is shuffled in step A14, and the held content becomes "0". Next, shift the display to the right
When the AB key "→" key 114 is operated, the designated address of the address control circuit 15 is updated until it becomes the address "6" of the first symbol ",", and at this point the comparison circuit is updated. A coincidence signal is input from 19 to the CPU 12. Then, as shown in step Bl, address "6" is input to the previous address memory 147/C, and data rO3- of one address "7" to "18" is input.
345-xxxx, J is written in the display-4 7717 and displayed on the display section 18. Straightening “→” key 114
When you operate , the address specified by the address control circuit 150 is updated in the same manner as above until it reaches the address "18" of the second ",", and when it reaches "18", the address "18" is stored in the previous address memory 74. ” is input, and data from addresses “19” to “30” are displayed on the display unit 18. In this case, since no data has been input after the address "24J," the display section 18 shows
Addresses “19” to “23 data” TωαOJ L
or not displayed. Here, even if you operate the "→J key 114, the display does not change. This is because the address "19
Since there is no data K "," after "," the specified address of the address control circuit 15 becomes "54" without a match signal being input to the CPU 12, and the Stellar fBls
As shown in the figure, the search becomes impossible, and in step 2B17 of ih1, the previous address memory 14 is loaded with the sear address "1".
8" is input to the address control circuit 15, so the same rTOKYOJ as last time will be displayed.

次に1左方向に表示シフトを行なうTABキー「←」キ
ー113を操作すると、前回アドレスメモリ14に保持
されるアドレス「18」から1を減算したアドレス「1
7」から順次減算方向に、アドレス制御回路150指定
アドレスが更新される。
Next, when the TAB key "←" key 113, which shifts the display leftward by 1, is operated, the address "1" is obtained by subtracting 1 from the address "18" previously held in the address memory 14.
The address designated by the address control circuit 150 is updated sequentially in the subtractive direction from "7".

そして指定アドレスが「6」となった時点でCPU12
に一致信号が入力され、アドレス「6」が前回アドレス
メモリ14に入力され、アドレス「7」〜「18」のデ
ータr03−345−xxxx、Jが表示される。さら
に「←」キー113を操作すると、上記と同様にして、
rTANAKA、 03−34 Jが表示される。ここ
でまた、「←」キー113を操作しても表示は変わらな
い。
Then, when the specified address becomes "6", the CPU 12
A match signal is input to , address "6" is input to the previous address memory 14, and data r03-345-xxxx, J of addresses "7" to "18" are displayed. Furthermore, if you operate the "←" key 113, the same as above,
rTANAKA, 03-34 J is displayed. Here again, even if the "←" key 113 is operated, the display does not change.

第5図はメモリ1311C書き込まれ念プログラム文を
表示させ、TABキーを操作して表示シフトさせること
を示すものである。第5図(2)は、3つのデータゾロ
ツクを、記号「:(コロン)」によって区分設定してい
る。
FIG. 5 shows that the program statement written in the memory 1311C is displayed and the display is shifted by operating the TAB key. In FIG. 5(2), three data blocks are separated by the symbol ": (colon)".

第5図(B) において、まず指定する文番号rlOJ
をキーデート1zのテンキーで操作し、その後にrEX
EJキー112を操作すると、メモリ13よシ、第5図
(4)忙示すプログラム文が、メモバッツァ16に入力
されると共に、データの初めの12桁r 10 PRI
NT ”ABCJが表示され、前回アドレスメモリ14
t/Cアドレス「0」が入力される。
In Figure 5(B), first specify the statement number rlOJ
Operate with the key date 1z numeric keypad, then rEX
When the EJ key 112 is operated, the program statement shown in FIG.
NT "ABCJ" is displayed and the previous address memory 14
t/C address "0" is input.

次に、「→Jキー114を操作すると、第1の記号「:
」のあるアドレス「14」までアドレス制御回路15の
指定アドレスが更新され、アドレス「15」〜「26」
のデータr A=B+A : GOTOI Jが表示さ
れると共に゛、前回アドレスメモリ14VC,アドレス
「14」が書き込まれる。さらに「→」キー114を操
作すると、上記と同様にして、アドレス「21」〜「3
2」のデータr GOTO100Jが表示され、前回ア
ドレスメモリ14には、アドレスr20Jが入力される
。ここでさらに[→j中−114を操作しても表示は変
わらない。
Next, when you operate the "→J key 114, the first symbol ":
The designated address of the address control circuit 15 is updated up to the address "14" with "," and the addresses "15" to "26" are updated.
Data r A=B+A: GOTOI J is displayed and the previous address memory 14VC, address "14" is written. Further, by operating the "→" key 114, addresses "21" to "3" are added in the same manner as above.
2'' data r GOTO100J is displayed, and the address r20J is input to the previous address memory 14. Here, even if you operate [→j-114], the display does not change.

次に「←」キー11Bを操作すると、アドレス「15」
〜「26」の? −/ I A=B+A : GOTO
I Jが表示され、アドレス「14」が前回アドレスメ
モリ14に入力される。さらに「←」キー113を操作
するとデータr 10 PRINT @ABCJが表示
される。これ以上「←」キー113を操作しても、表示
は変わらない。
Next, if you operate the "←" key 11B, the address "15" will appear.
~ “26”? -/I A=B+A: GOTO
IJ is displayed and address "14" is input into the previous address memory 14. Further, when the "←" key 113 is operated, data r 10 PRINT @ABCJ is displayed. Even if the "←" key 113 is operated any further, the display will not change.

なお、上記のような実施例にあっては、データ7’oツ
クの左端を基準として表示シフトさせたが、これは右端
を基準として表示シフトするように設定してもよい。ま
た、表示シフトをデータブロック単位で設定したが、さ
らに表示自体もゾロツク単位で行ない、同時に複数のデ
ータブ買ツクが表示されなりように設定することも考え
られる。
In the above embodiment, the display is shifted using the left end of the data 7'o as a reference, but the display may be shifted using the right end as a reference. Further, although the display shift is set in units of data blocks, it is also conceivable to perform the display itself in units of data blocks so that a plurality of data blocks are not displayed at the same time.

〔発明の効果〕〔Effect of the invention〕

以上のよ5にこの発明によれば、少な込キー操作で、デ
ータの表示位置を、予め設定した記号で区切られたr−
タブロック単位でシフトさせることができるので、デー
タ文の確認等を容易に行なうことのできる表示シフト方
式を提供することができる。
As described above, according to the present invention, the display position of data can be changed by a small number of key operations.
Since it is possible to shift in units of tab blocks, it is possible to provide a display shift method that allows easy confirmation of data sentences.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの発明の一実施例を示すもので、第1図は回路
構成を示すブロック図、第2図はメモキーの操作による
動作内容を示すフローチャート、第4図はTABキーの
操作による動作内容を示すフローチャート、第4図(A
)(B)はメモデータの表示シフト操作に対応する表示
部の状態を示す図、第5図(A) (B)はプログラム
文の表示シフト操作に対応する表示部の状態を示す図で
ある。 11・・・キー?−ド、111・・・メモキー、112
・・・EXEキー、113・・・←キー、114・・・
→キー、12・・・CPU、IJ・・・メモリ、14・
・・前回アドレスメモリ、15・・・アドレス制御回路
、16・・・メモバッファ、17・・・表示バッファ、
18・・・表示部、19・・・比較回路、20・・・区
切シ記号コード発生回路、GJ 、G2・・・f−)回
路、出願人代理人 弁理士 鈴 江 武 彦沖2図 沖3図 沖4図 (8) □□−−−−] 沖5 □□□ リスト (A) (8) 1、事件の表示 特願昭59−86582号 2、発明の名称 表示シフト方式 3、補正をする者 事件との関係 特許出願人 (144) カシオ計算機株式会社 4、代理人 昭和59年7月31日 6、補正の対象 明細書 7、補正の内容 (1)明細書第15頁第6行目に「第4図は」とあるな
「第3図は」と訂正する。
The drawings show an embodiment of the present invention. FIG. 1 is a block diagram showing the circuit configuration, FIG. 2 is a flowchart showing the operation contents by operating the memo key, and FIG. 4 shows the operation contents by operating the TAB key. Flowchart shown in FIG. 4 (A
) (B) is a diagram showing the state of the display section corresponding to the display shift operation of memo data, and FIGS. 5(A) and (B) are diagrams showing the state of the display section corresponding to the display shift operation of program statements. . 11...key? -Code, 111...Memo key, 112
...EXE key, 113...← key, 114...
→Key, 12...CPU, IJ...Memory, 14.
... Previous address memory, 15... Address control circuit, 16... Memo buffer, 17... Display buffer,
18...Display section, 19...Comparison circuit, 20...Delimiter symbol code generation circuit, GJ, G2...f-) circuit, Applicant's agent Patent attorney Takehiko Suzue Figure 3 Offshore Figure 4 (8) □□----] Offshore 5 □□□ List (A) (8) 1. Case display Patent Application No. 59-86582 2. Invention title display shift method 3. Amendment Relationship with the case of a person who does The first line says ``Figure 4''. Correct it to ``Figure 3''.

Claims (1)

【特許請求の範囲】[Claims] 特定記号でブロック区分した一連のデータを記憶するメ
モリと、このメモリから読み出されたデータの一部を所
定の桁数だけ表示する表示部と、この表示部に表示され
るデータのシフトを指定するΦ−操作手段と、このキー
操作手段によシ上記表示部に表示されるデータを上記ブ
ロック毎にシフト制御する制御手段とを具備したことを
特徴とする表示シフト方式。
Specifies a memory that stores a series of data divided into blocks using specific symbols, a display section that displays part of the data read from this memory for a predetermined number of digits, and a shift of the data displayed on this display section. A display shift method characterized by comprising: a Φ-operation means for controlling the Φ-operation means; and a control means for controlling the shifting of data displayed on the display section by the key operation means for each block.
JP59086582A 1984-04-28 1984-04-28 Display shift system Pending JPS60230196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59086582A JPS60230196A (en) 1984-04-28 1984-04-28 Display shift system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59086582A JPS60230196A (en) 1984-04-28 1984-04-28 Display shift system

Publications (1)

Publication Number Publication Date
JPS60230196A true JPS60230196A (en) 1985-11-15

Family

ID=13890997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59086582A Pending JPS60230196A (en) 1984-04-28 1984-04-28 Display shift system

Country Status (1)

Country Link
JP (1) JPS60230196A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389156U (en) * 1986-11-29 1988-06-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389156U (en) * 1986-11-29 1988-06-10

Similar Documents

Publication Publication Date Title
US3593313A (en) Calculator apparatus
US4187539A (en) Pipelined data processing system with centralized microprogram control
EP0368779A2 (en) Method for concurrent data entry and manipulation in multiple apllications
US5812171A (en) Apparatus and method for inputting characters and symbols using a combination of numeric keys
JPS60230196A (en) Display shift system
JP3529948B2 (en) Display method of mathematical formulas including electronic devices and variables
KR20000020929A (en) Method for inputting letters of telephone and keypad the same
JPH0117185B2 (en)
US5150293A (en) Small electronic memo data storage, display and recall apparatus
JP6504128B2 (en) Electronic device, data processing method and program
JPS60241156A (en) Word processor
JPH023212B2 (en)
JPS63128468A (en) Character input device
JP2002236538A (en) Character input system having input part attainable of eight kinds of inputs, program for executing the system, and computer-readable recording medium
JP2713942B2 (en) Kana-Kanji conversion device
JP2506088B2 (en) Data processing device
JPS5922255B2 (en) Kanji input method
JPH0385670A (en) Two-step display system document processor
JPS6037065A (en) Japanese sentence input device
JPS5960531A (en) Data inputting system
JPS61198353A (en) Data input system
JPS61213963A (en) Electronic calculator
JPH02297279A (en) Document processor with next registration code display function
JPS5924463B2 (en) computer equipment
JPS62122771A (en) Tab setting controlling system