JPS6022686Y2 - FM stereo demodulator device - Google Patents

FM stereo demodulator device

Info

Publication number
JPS6022686Y2
JPS6022686Y2 JP8481983U JP8481983U JPS6022686Y2 JP S6022686 Y2 JPS6022686 Y2 JP S6022686Y2 JP 8481983 U JP8481983 U JP 8481983U JP 8481983 U JP8481983 U JP 8481983U JP S6022686 Y2 JPS6022686 Y2 JP S6022686Y2
Authority
JP
Japan
Prior art keywords
circuit
pin
output
lamp
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8481983U
Other languages
Japanese (ja)
Other versions
JPS5917661U (en
Inventor
博巳 日下部
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP8481983U priority Critical patent/JPS6022686Y2/en
Publication of JPS5917661U publication Critical patent/JPS5917661U/en
Application granted granted Critical
Publication of JPS6022686Y2 publication Critical patent/JPS6022686Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Stereo-Broadcasting Methods (AREA)

Description

【考案の詳細な説明】 この考案は特にFM受信機の集積回路化に好適するFM
ステレオ復調器装置に関する。
[Detailed description of the invention] This invention is particularly suitable for integrating FM receivers into integrated circuits.
The present invention relates to a stereo demodulator device.

従来より、FM受信機においてはいわゆるPLL−MP
X−ICと称され集積回路化を図ったステレオ復調器が
使用されている。
Conventionally, in FM receivers, so-called PLL-MP
A stereo demodulator called X-IC and designed to be an integrated circuit is used.

しかしながら、このPLL−MPX−IC(位相同期ル
ープを用いたマルチプレックス集積回路)にあっては、
最少でも14ピンを必要とするため、このICを収納す
るパッケージはいわゆるデュアルインラインパッケージ
でなければならず、実装上有利なシングルインラインパ
ッケージ(9ピン以下)とはすることができなかった。
However, in this PLL-MPX-IC (multiplex integrated circuit using a phase-locked loop),
Since at least 14 pins are required, the package housing this IC must be a so-called dual in-line package, and a single in-line package (9 pins or less), which is advantageous for mounting, cannot be used.

これはかかるICに用いるローパスフィルタ(LPF)
を2端子形としていることもあって、ピン数を減らすこ
とが困難なためである。
This is the low pass filter (LPF) used in such ICs.
This is because it is difficult to reduce the number of pins because it is a two-terminal type.

すなわちローパスフィルタは位相同期用とステレオ検出
用に各1個ずつ使用されるためにどうしても必要端子数
が増加してしまうためであった。
That is, one low-pass filter is used for phase synchronization and one for stereo detection, which inevitably increases the number of required terminals.

このため、■端子形のローパスフィルタを用いる考えも
あるが、その場合ローパスフィルタの接点がIC外部に
なるので、IC内部の接地点との間に雑音が侵入されて
しまうので、実用化し得なかった。
For this reason, there is an idea to use a terminal-type low-pass filter, but in that case, the contacts of the low-pass filter would be outside the IC, and noise would enter between it and the ground point inside the IC, making it impractical. Ta.

この場合、雑音成分の主なものはステレオインジケータ
ランプ用の数IQmAに及ぶ大電流がステレオ時に流れ
るため、端子と内部接地点間の接続抵抗によって生じる
電位差である。
In this case, the main noise component is the potential difference caused by the connection resistance between the terminal and the internal ground point because a large current of several IQmA for the stereo indicator lamp flows during stereo.

そこで、この考案は以上のような点に鑑みてなされたも
ので、集積回路化に伴う雑音の侵入がなくしかも可及的
にピン数を減少し得るように改良したFMステレオ復調
器装置を提供することを目的としている。
Therefore, this idea was made in view of the above points, and it is an object of the present invention to provide an improved FM stereo demodulator device that eliminates noise intrusion caused by integrated circuits and reduces the number of pins as much as possible. It is intended to.

以下図面を参照してこの考案の一実施例につき詳細に説
明する。
An embodiment of this invention will be described in detail below with reference to the drawings.

すなわち、第1図に示すように第1のピン1゜と、この
第1のピン1にそれぞれ各入力一端がバッファ回路11
を介して接続された第1および第2の位相比較器回路1
3.14ならびにスイッチング復調器回路12と、前記
第1の位相比較器回路13の出力端に接続された第2の
ピン9と、前記第1の位相比較器回路13の出力端に入
力端が接続された自走周波数76kHzの電圧制御発振
器回路(VCO)16と、この電圧制御発振器回路16
の発振周波数決定部に接続された第3のピン8と、前記
電圧制御発振器回路16の出力端に接続されたl/2分
周器回路18と、この172分周器回路18の出力端に
入力端が接続されると共に出力端が前記第1の位相比較
器回路13の入力他端に接続されたマスターフリップフ
ロップ回路19と、このマスターフリップフロップ回路
19の出力端に入力端が接続されると共に出力端が前記
第2の位相比較器回路14の入力他端に接続されたスレ
ーブフリップフロップ回路21と、前記第2の位相比較
器回路14の出力端に接続された第4のピン7と、前記
第2の位相比較器回路14の出力端に入力端が接続され
たシュミット回路23と、このシュミット回路23の第
1出力端に制御入力端が接続され且つ入力端が前記17
2分周器回路18の出力端に接続され且つ出力端が前記
スイッチング復調器回路12の入力他端に接続されたス
テレオスイッチ回路20と、前記シュミット回路23の
第2の出力端に制御入力が接続されたランプドライブ回
路24と、このランプドライブ回路24の第1電源端お
よび第2電源端にそれぞれ対応して接続された第5およ
び第6のピン5,4と、前記スイッチング復調器回路1
2の第1および第2の出力端にそれぞれ対応して接続さ
れた第7および第8のピン2,3と、前記各回路11〜
13゜16.18〜21,23.24のうちランプドラ
イブ回路24を除く他の回路11〜13,16゜18〜
21.23の電源供給端に共通に接続された第9のピン
6とを含んでなるFMステレオ復調器用集積回路10と
、この集積回路10の外部で前記第2、第4および第3
のピン9. 7. 8にそれぞれ対応して接続された各
一端子形でなる第1および第2のローパスフィルタ15
.22ならびに積分回路17と、前記集積回路10の外
部で前記第5のピン5に一端が接続されたランプ25と
を具備し、前記第9のピン6に第1電#Vccを接続す
ると共にこの第1電源VCCを前記第1および第2のロ
ーパスフィルタ15.17ならびに積分回路22の各基
準電位点に共通に接続し、且つ前記ランプ25の他端に
第2電源VLを接続すると共に前記第6のピン4を接地
し、前記第1のピン1に外部からFMステレオコンポジ
ット信号が入力された状態で前記第7および第8のピン
2,3から左右チャンネルに分離された出力を外部に導
出可能に且つ前記ランプ25を点灯可能に構成されたこ
とを特徴とするFMステレオ復調器装置である。
That is, as shown in FIG.
first and second phase comparator circuits 1 connected via
3.14 as well as a switching demodulator circuit 12, a second pin 9 connected to the output end of the first phase comparator circuit 13, and an input end connected to the output end of the first phase comparator circuit 13. A connected voltage controlled oscillator circuit (VCO) 16 with a free running frequency of 76 kHz, and this voltage controlled oscillator circuit 16
the third pin 8 connected to the oscillation frequency determining section of the voltage controlled oscillator circuit 16; A master flip-flop circuit 19 has an input terminal connected to it and an output terminal connected to the other input terminal of the first phase comparator circuit 13, and an input terminal is connected to the output terminal of this master flip-flop circuit 19. a slave flip-flop circuit 21 whose output end is connected to the other input end of the second phase comparator circuit 14; and a fourth pin 7 connected to the output end of the second phase comparator circuit 14. , a Schmitt circuit 23 whose input end is connected to the output end of the second phase comparator circuit 14, and a control input end connected to the first output end of this Schmitt circuit 23, whose input end is
a stereo switch circuit 20 connected to the output end of the frequency divider circuit 18 and whose output end is connected to the other input end of the switching demodulator circuit 12; and a control input connected to the second output end of the Schmitt circuit 23. a connected lamp drive circuit 24, fifth and sixth pins 5 and 4 connected to the first power terminal and second power terminal of the lamp drive circuit 24 in correspondence with each other, and the switching demodulator circuit 1.
2 and the seventh and eighth pins 2 and 3 respectively connected to the first and second output ends of the circuits 11 to
13゜16.18~21, 23.24 other circuits excluding lamp drive circuit 24 11~13, 16゜18~
an integrated circuit 10 for an FM stereo demodulator comprising a ninth pin 6 commonly connected to the power supply terminal of 21.23;
Pin 9. 7. The first and second low-pass filters 15 each have one terminal type and are connected correspondingly to the filters 8.
.. 22, an integrating circuit 17, and a lamp 25, one end of which is connected to the fifth pin 5 outside the integrated circuit 10, and a first voltage Vcc is connected to the ninth pin 6. A first power supply VCC is commonly connected to each reference potential point of the first and second low-pass filters 15.17 and the integrating circuit 22, and a second power supply VL is connected to the other end of the lamp 25. 6 is grounded, and an FM stereo composite signal is input from the outside to the first pin 1, and outputs separated into left and right channels are derived from the seventh and eighth pins 2 and 3 to the outside. This is an FM stereo demodulator device characterized in that it is configured such that the lamp 25 can be turned on and the lamp 25 can be turned on.

而して、以上の構成において、ピン1に供給されるFM
ステレオコンポジット入力信号はバッファ(アンプ)回
路11を介してスイッチング復調器回路12に供給され
ると共に、第1および第2の位相比較器回路13.14
に供給される。
Therefore, in the above configuration, the FM supplied to pin 1
The stereo composite input signal is fed via a buffer (amplifier) circuit 11 to a switching demodulator circuit 12 and to a first and second phase comparator circuit 13.14.
supplied to

ここで第1の位相比較器回路13はピン9を介して外部
に接続される1端子形の第1のローパスフィルタ(LP
F) 15と、自走周波数76kHzの電圧制御発振器
回路(VCO) 16 (このVCOからはピン8を
介して発振周波数決定用の積分回路17が外部に接続さ
れる)と、172分周器回路18とマスターフリップフ
ロップ回路19と共に位相同期ループ(PLL)を構成
している。
Here, the first phase comparator circuit 13 is a one-terminal type first low-pass filter (LP) connected to the outside via pin 9.
F) 15, a voltage controlled oscillator circuit (VCO) 16 with a free-running frequency of 76 kHz (an integration circuit 17 for determining the oscillation frequency is externally connected to this VCO via pin 8), and a 172 frequency divider circuit. 18 and a master flip-flop circuit 19 constitute a phase locked loop (PLL).

つまりVCO16からの76kHzが172分周器回路
17で38kHzとされて後述するステレオスイッチ回
路20に供給されると共に、マスターフリップフロップ
回路19でさらに19kHz (位相90°)とされて
第1の位相比較器回路13をドライブする。
In other words, 76 kHz from the VCO 16 is converted to 38 kHz by the 172 frequency divider circuit 17 and supplied to the stereo switch circuit 20 (described later), and further converted to 19 kHz (phase 90°) by the master flip-flop circuit 19 for the first phase comparison. drive circuit 13.

そして、この19kHzトFMステレオコンポジット信
号中のパイロット信号とを位相同期させるようにループ
が働くもので、位相差信号が第1のLPF l 5を介
して取り出された直流分によりVCO16が制御される
Then, a loop works to synchronize the phase of this 19kHz to the pilot signal in the FM stereo composite signal, and the VCO 16 is controlled by the DC component of the phase difference signal taken out via the first LPF l5. .

一方、前記マスターフリップフロップ回路19に接続さ
れたスレーブフリップフロップ回路21からの19kH
2(位相0°)により第2の位相比較器回路14がドラ
イブされる。
On the other hand, 19kHz from the slave flip-flop circuit 21 connected to the master flip-flop circuit 19
2 (phase 0°) drives the second phase comparator circuit 14.

つまりFMスステレオコンポジット信号中19kHzパ
イロット信号にPLLがロックして、その出力がピン7
に接続された1端子形の第2のローパスフィルタ(LP
F) 22を介して所定レベル以上になるとシュミット
回路23が動作される。
In other words, the PLL locks to the 19kHz pilot signal in the FM stereo composite signal, and its output goes to pin 7.
A one-terminal second low-pass filter (LP
F) When the voltage reaches a predetermined level or higher via 22, the Schmitt circuit 23 is activated.

これによって、前述のステレオスイッチ回路20が開か
れると共に、ランプドライブ回路24が駆動されてその
出力ピン4゜5間に電流が流れるように後述す電流(V
cc)とは別のランプ電源(■し)を介して外部に接続
されたランプ25が点灯してFMステレオ信号を受信し
ていることが表示される。
As a result, the stereo switch circuit 20 described above is opened, and the lamp drive circuit 24 is driven so that a current (V
The lamp 25 connected to the outside via a lamp power supply (■) separate from the lamp cc) lights up to indicate that the FM stereo signal is being received.

またステレオスイッチ回路20を介して38k Hzが
供給される前述のスイッチング復調器12は、それをス
イッチング信号としてFMステレオコンポジット信号を
スイッチングすることにより、出力ピン2,3にそれぞ
れ左右チャンネルに分離された出力を生じる。
Furthermore, the aforementioned switching demodulator 12 to which 38 kHz is supplied via the stereo switch circuit 20 switches the FM stereo composite signal using the 38 kHz signal as a switching signal, so that the output pins 2 and 3 are separated into left and right channels. produces an output.

ところで、ピン6には以上の集積回路内の各回路(但し
、ランプドライブ回路を除く)に共用の電源(Vcc)
が接続されるものであるが、この電源(Vcc)に前記
それぞれ一端子形の第1および第2のLPF15.22
および積分回路17の各地端が接続されていることによ
って、集積回路内に雑音を侵入させないようにした本考
案の一つの特徴がもたらされる。
By the way, pin 6 has a common power supply (Vcc) for each circuit in the above integrated circuit (excluding the lamp drive circuit).
is connected to this power supply (Vcc), and the first and second LPFs 15 and 22, each of one terminal type, are connected to this power supply (Vcc).
The connection of each end of the integrator circuit 17 provides one feature of the present invention that prevents noise from entering the integrated circuit.

すなわち、これは前述のように大電流が流れるランプ電
源(Vt、)と異なって電流の変動があまりなく従って
雑音成分の乗りにくい電源(Vcc)側を各ローパスフ
ィルタおよび積分回路の基準電位として用いているから
であり、これによってランプ電流の影響による従来のよ
な雑音成分の侵入を防止できるのである。
In other words, unlike the lamp power supply (Vt) through which a large current flows as mentioned above, this means that the power supply (Vcc) side, where the current does not fluctuate much and is less prone to noise components, is used as the reference potential for each low-pass filter and integration circuit. This is because it is possible to prevent the intrusion of noise components as in the conventional case due to the influence of the lamp current.

しかも、このような接続によればローパフイルタが1端
子形であるから、それだけピン数の軽減にも寄与し得る
ものである。
Moreover, since the low-pass filter is of one-terminal type according to such a connection, the number of pins can be reduced accordingly.

すなわち、従来のPLL −■)X−ICと同等な機能
を有するFMステレオ復調器用集積回路を全部で9ピン
以内にし得るので集積回路として実装上有利なシングル
・インライン・パッケージにも十分に収納することがで
き、極めて有用なものとし得る。
In other words, an integrated circuit for an FM stereo demodulator having the same functions as a conventional PLL-■)X-IC can be contained within 9 pins in total, so it can be accommodated in a single in-line package, which is advantageous for implementation as an integrated circuit. and can be extremely useful.

第2図は以上における第1および第2の位相比較器回路
の具体例を示すもので、トランジスタQ1〜Q9でなる
ダブルバンス段ンプ(DBA)と直流ランプ(DCA)
とで構成される。
FIG. 2 shows a specific example of the first and second phase comparator circuits described above, and includes a double bounce stage amplifier (DBA) consisting of transistors Q1 to Q9 and a direct current lamp (DCA).
It consists of

すなわちダブルバランスアンプ(DBA)の下側入力ベ
ースにステレオコンポジット信号e2を供給し、これを
ダブルバランス段の入力ベースに供給する19kHz(
通常方形波)のスイッチング信号e1によりスイッチン
グすることにより位相比較出力を得、この位相比較出力
をローパスフィルタとなるコンデンサCによって直流化
して取り出した後、直流アンプ(DCA)で所定レベル
まで増幅するようにしたものである。
In other words, the stereo composite signal e2 is supplied to the lower input base of the double balance amplifier (DBA), and this is supplied to the input base of the double balance stage at 19kHz (
A phase comparison output is obtained by switching with a switching signal e1 (normally a square wave), and this phase comparison output is converted to DC by a capacitor C that serves as a low-pass filter and extracted, and then amplified to a predetermined level by a DC amplifier (DCA). This is what I did.

なお、この考案の要旨を逸脱しない範囲で種々の変形を
実施し得るのは勿論である。
It goes without saying that various modifications can be made without departing from the gist of the invention.

従って、以上詳述したようにこの考案によれば、集積回
路化に伴う雑音の侵入がなくしかもピン数を可及的に減
少し得るように改良した極めて良好なるFMステレオ復
調器装置を提供することが可能となる。
Therefore, as detailed above, this invention provides an extremely good FM stereo demodulator device that is improved so as to eliminate noise intrusion caused by integrated circuits and to reduce the number of pins as much as possible. becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの考案に係るFMステレオ復調器装置の一実
施例を示す要部の回路構成図、第2図は第1図の位相比
較器回路の具体例を示す回路結線図である。 ■・・・・・・集積回路、11・・・・・・バッファ(
アンプ)回路、12・・・・・・スイッチング復調器回
路、13.14・・・・・・位相比較器回路、15.2
2・・・・・・ローパスフィルタ、16・・・・・・電
圧制御発振器回路(VCO)、17・・・・・・積分回
路、18・・・・・・1/2分周器回路、19,21・
・・・・・フリップフロップ回路、20・・・・・・ス
テレオスイッチ回路、23・・・・・・シュミット回路
、24・・・・・・ランプドライブ回路、25・・・・
・・ランプ、1〜9・・・・・ゼン、vCC・・・・・
・電源、vL・・・・・・ランプ電源。
FIG. 1 is a circuit configuration diagram of essential parts showing an embodiment of an FM stereo demodulator device according to the invention, and FIG. 2 is a circuit connection diagram showing a specific example of the phase comparator circuit of FIG. 1. ■・・・Integrated circuit, 11・・・Buffer (
amplifier) circuit, 12... Switching demodulator circuit, 13.14... Phase comparator circuit, 15.2
2...Low pass filter, 16...Voltage controlled oscillator circuit (VCO), 17...Integrator circuit, 18...1/2 frequency divider circuit, 19,21・
... Flip-flop circuit, 20 ... Stereo switch circuit, 23 ... Schmitt circuit, 24 ... Lamp drive circuit, 25 ...
...Lamp, 1 to 9...Zen, vCC...
・Power supply, vL... Lamp power supply.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1のピンと、この第1のピンにそれぞれ各入力一端が
バッファ回路を介して接続された第1および第2の位相
比較器回路ならびにスイッチング復調器回路と、前記第
1の位相比較器回路の出力端に接続された第2のピンと
、前記第1の位相比較器回路の出力端に入力端が接続さ
れ自走周波数76kHzの電圧制御発振器回路と、この
電圧制御発振器回路の発振周波数決定部に接続された第
3のピンと、前記電圧制御発振器回路の出力端に接続さ
れたl/2分周器回路と、この172分周器回路の出力
端に入力端が接続されると共に出力端が前記第1の位相
比較器回路の入力他端に接続されたマスターフリップフ
ロップ回路と、このマスターフリップフロップ回路の出
力端に入力端が接続されると共に出力端が前記第2の位
相比較器回路の入力他端に接続されたスレーブフリップ
フロップ回路と、前記第2の位相比較器回路の出力端に
接続された第4のピンと、前記第2の位相比較器回路の
出力端に入力端が接続されたシュミット回路と、このシ
ュミット回路の第1出力端に制御入力端が接続され且つ
入力端が前記172分周器回路の出力端に接続され且つ
出力端が前記スイッチング復調器回路の入力他端に接続
されたステレオスイッチ回路と、前記シュミット回路の
第2出力端に制御入力端が接続されランプドライブ回路
と、このランプドライブ回路の第1電源端および第2電
源端にそれぞれ対応して接続された第5および第6のピ
ンと、前記スイッチング復調器回路の第1および第2の
出力端にそれぞれ対応して接続された第7および第8の
ピンと、前記各回路のうちランプドライブ回路を除く他
の回路の電源供給端に共通に接続された第9のピンとを
含んでなるFMステレオ復調器用集積回路と、この集積
回路の外部で前記第2、第4および第3のピンにそれぞ
れ対応して接続され各一端子形でなる第1および第2の
ローパスフィルタならびに積分回路と、前記集積回路の
外部で前記第5のピンに一端が接続されたランプとを具
備し、前記第9のピンに第1電源を接続すると共にこの
第1電源を前記第1および第2のローパスフィルタなら
びに積分回路の各基準電位点に共通に接続し、且つ前記
ランプの他端に第2電源を接続すると共に前記第6のピ
ンを接地し、前記第1のピンに外部からFMステレオコ
ンポジット信号が入力された状態で前記第7および第8
のピンから左チャンネルに分離された出力を外部に導出
可能に且つ前記ランプを点灯可能に構成さたことを特徴
とするFMステレオ復調器装置。
a first pin, first and second phase comparator circuits and a switching demodulator circuit each having one input end connected to the first pin via a buffer circuit; a second pin connected to the output end, a voltage controlled oscillator circuit whose input end is connected to the output end of the first phase comparator circuit and has a free running frequency of 76 kHz, and an oscillation frequency determining section of the voltage controlled oscillator circuit. a 1/2 frequency divider circuit connected to the output terminal of the voltage controlled oscillator circuit; an input terminal is connected to the output terminal of the 172 frequency divider circuit; a master flip-flop circuit connected to the other input end of the first phase comparator circuit; an input end connected to the output end of the master flip-flop circuit; and an output end connected to the input end of the second phase comparator circuit; a slave flip-flop circuit connected to the other end, a fourth pin connected to the output end of the second phase comparator circuit, and an input end connected to the output end of the second phase comparator circuit. a Schmitt circuit, a control input terminal connected to a first output terminal of the Schmitt circuit, an input terminal connected to an output terminal of the 172 frequency divider circuit, and an output terminal connected to the other input terminal of the switching demodulator circuit. a lamp drive circuit having a control input terminal connected to the second output terminal of the Schmitt circuit; and a lamp drive circuit having a control input terminal connected to the second output terminal of the Schmitt circuit; 5 and 6 pins, seventh and eighth pins respectively connected to the first and second output terminals of the switching demodulator circuit, and other circuits other than the lamp drive circuit among the respective circuits. a ninth pin commonly connected to the power supply terminal of the FM stereo demodulator integrated circuit; The lamp includes first and second low-pass filters and an integrating circuit each having one terminal type, and a lamp having one end connected to the fifth pin outside the integrated circuit, and a lamp having a first end connected to the ninth pin. A power supply is connected, and the first power supply is commonly connected to each reference potential point of the first and second low-pass filters and the integrating circuit, and a second power supply is connected to the other end of the lamp, and the sixth with the seventh and eighth pins grounded and an FM stereo composite signal input from the outside to the first pin.
An FM stereo demodulator device characterized in that the output separated into the left channel can be led out from the pin of the FM stereo demodulator device, and the lamp can be lit.
JP8481983U 1983-06-03 1983-06-03 FM stereo demodulator device Expired JPS6022686Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8481983U JPS6022686Y2 (en) 1983-06-03 1983-06-03 FM stereo demodulator device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8481983U JPS6022686Y2 (en) 1983-06-03 1983-06-03 FM stereo demodulator device

Publications (2)

Publication Number Publication Date
JPS5917661U JPS5917661U (en) 1984-02-02
JPS6022686Y2 true JPS6022686Y2 (en) 1985-07-05

Family

ID=30214785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8481983U Expired JPS6022686Y2 (en) 1983-06-03 1983-06-03 FM stereo demodulator device

Country Status (1)

Country Link
JP (1) JPS6022686Y2 (en)

Also Published As

Publication number Publication date
JPS5917661U (en) 1984-02-02

Similar Documents

Publication Publication Date Title
JP3532861B2 (en) PLL circuit
JPS6448267A (en) Pll circuit for magnetic disk device
US8102196B1 (en) Programmable dual phase-locked loop clock signal generator and conditioner
JPS6022686Y2 (en) FM stereo demodulator device
US5982242A (en) Circuit for synchronizing transmission local oscillating frequencies in digital microwave system
JPS6317250B2 (en)
JP4724794B2 (en) Radio FM receiver
US5432855A (en) Stereo and dual audio signal identifying system
CA1039365A (en) Signal transfer circuit
JP3092143B2 (en) Digital phase comparator
JPH0389633A (en) Receiver circuit
JPS5936048Y2 (en) receiver
JPH0438617Y2 (en)
JPS5832357Y2 (en) Digital synthesizer transmitter pause circuit
JP2003505970A (en) Compensation circuit for low phase offset of phase locked loop
JPH0734540Y2 (en) Digital audio interface circuit with oscillation stop circuit
JPS602684Y2 (en) Structure of transceiver oscillator
KR950012957B1 (en) A high stabilized sinchronizing circuit using an analog phase pll
JP3188035B2 (en) Noise removal circuit
JPH0224269Y2 (en)
KR100193822B1 (en) Synchronous clock receiving circuit of digital trunk
JPH0727699Y2 (en) Loop filter in PLL circuit
KR890001356Y1 (en) Integrated circuit of digital synchroning signal
JPH0422575Y2 (en)
JPS59137651U (en) Phase detection circuit lock acceleration circuit