JPS6022673Y2 - 周波数シンセサイザ− - Google Patents
周波数シンセサイザ−Info
- Publication number
- JPS6022673Y2 JPS6022673Y2 JP9791177U JP9791177U JPS6022673Y2 JP S6022673 Y2 JPS6022673 Y2 JP S6022673Y2 JP 9791177 U JP9791177 U JP 9791177U JP 9791177 U JP9791177 U JP 9791177U JP S6022673 Y2 JPS6022673 Y2 JP S6022673Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- low
- pass filter
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
本考案は位相同期ループ（ＰＬＬ）を用いた周波数シン
セサイザーに関し、特にＰＬＬを構成する電圧制御発振
器の発振周波数が、規定範囲内を外れＰＬＬが非同期状
態になった時、電圧制御発振器の発振周波数を自動的の
範囲内に復帰させ得る周波数シンセサイザーに関する。
セサイザーに関し、特にＰＬＬを構成する電圧制御発振
器の発振周波数が、規定範囲内を外れＰＬＬが非同期状
態になった時、電圧制御発振器の発振周波数を自動的の
範囲内に復帰させ得る周波数シンセサイザーに関する。
最近第１図に示すようなＰＬＬを使用した周波数シンセ
サイザーが、ＯＢトランシーバ−ラジオ受信機等に多く
用いられており、プログラマブル分周器１の分周比を可
変して、電圧制御発振器２から所望の発振周波数を発生
させ、これを局部発振周波数として使用している。
サイザーが、ＯＢトランシーバ−ラジオ受信機等に多く
用いられており、プログラマブル分周器１の分周比を可
変して、電圧制御発振器２から所望の発振周波数を発生
させ、これを局部発振周波数として使用している。
而して電圧制御発振器２の発振周波数は、プログラマブ
ル分周器１の動作限界を越えないよう設計されているが
、ＣＢトランシーバ−あるいはＦＭ受信機等に於いては
、局部発振周波数を高く且つ広範囲にわたって可変しな
ければならない為、部品のばバラツキ、温度変化あるい
は雑音等の影響により、電圧制御発振器２が所定範囲を
外れ、プログラマブル分周器１の動作限界周波数を越え
ＰＬＬが非同期状態となることがあった。
ル分周器１の動作限界を越えないよう設計されているが
、ＣＢトランシーバ−あるいはＦＭ受信機等に於いては
、局部発振周波数を高く且つ広範囲にわたって可変しな
ければならない為、部品のばバラツキ、温度変化あるい
は雑音等の影響により、電圧制御発振器２が所定範囲を
外れ、プログラマブル分周器１の動作限界周波数を越え
ＰＬＬが非同期状態となることがあった。
そして一度ＰＬＬが非同期状態に陥り、電圧制御発振器
２の発振周波数が異常に高くなると、プログラマブル分
周器１が誤動作して、正規に分周して得られる出力より
低い周波数になる為、位相比較器３からは基準周波数ｆ
γに対し常に低いという比較出力が発生する。
２の発振周波数が異常に高くなると、プログラマブル分
周器１が誤動作して、正規に分周して得られる出力より
低い周波数になる為、位相比較器３からは基準周波数ｆ
γに対し常に低いという比較出力が発生する。
したがって低域濾波器４から電圧制御発振器２の発振周
波数を更に高めるような制御電圧が発生される。
波数を更に高めるような制御電圧が発生される。
そしてついには電圧制御発振器２の発振周波数は、低域
濾波器４の最大電圧の発振周波数に飽和する。
濾波器４の最大電圧の発振周波数に飽和する。
従って本考案は上記の欠点を解消すべく威されたもので
、ＰＬＬが非同期状態になると、低域濾波器の出力電圧
が、低域濾波器充電用の駆動電圧まで瞬時に上昇する点
に注目し、低域濾波器の出力電圧の上昇の検出で、自動
的に電圧制御発振器の発振周波数を低下させ、所定の範
囲内に復帰させる周波数シンセサイザーを提供するもの
である。
、ＰＬＬが非同期状態になると、低域濾波器の出力電圧
が、低域濾波器充電用の駆動電圧まで瞬時に上昇する点
に注目し、低域濾波器の出力電圧の上昇の検出で、自動
的に電圧制御発振器の発振周波数を低下させ、所定の範
囲内に復帰させる周波数シンセサイザーを提供するもの
である。
以下本考案の一実施例を要部のみ詳細に示す第２図と共
に説明する。
に説明する。
３はプログラマブル分周器１の分周出力と、基準周波数
ｆｒの位相を比較し、位相の進み、遅れに応じ端子Ｕ、
Ｄに出力を発生する位相比較器、５はＣ−ＭＯＳで構
成されたチャージポンプで、位相比較器３の出力がイン
バータ６とＯＲゲート７を介してそれぞれ加えられ、低
域濾波器４を構成するコンデンサー、８の充放電を位相
の進み、遅れにより制御するものである。
ｆｒの位相を比較し、位相の進み、遅れに応じ端子Ｕ、
Ｄに出力を発生する位相比較器、５はＣ−ＭＯＳで構
成されたチャージポンプで、位相比較器３の出力がイン
バータ６とＯＲゲート７を介してそれぞれ加えられ、低
域濾波器４を構成するコンデンサー、８の充放電を位相
の進み、遅れにより制御するものである。
９は低域濾波器４の出力、即ちコンデンサ８の端子電圧
と、低域濾波器４の駆動電圧、即ち充電用チャージポン
プ５の電源（十■）電圧とを比較する電圧比較器で、バ
ッファ用ＦＥＴＩＱとトランジスタ１１で構成され、出
力がインバーター１２を介して前記ＯＲゲート７の他方
の入力に接続されている。
と、低域濾波器４の駆動電圧、即ち充電用チャージポン
プ５の電源（十■）電圧とを比較する電圧比較器で、バ
ッファ用ＦＥＴＩＱとトランジスタ１１で構成され、出
力がインバーター１２を介して前記ＯＲゲート７の他方
の入力に接続されている。
次に斯る構成よりなる本考案の動作につき説明する。
先ず電圧制御発振器２が所定の発振周波数範囲内にある
時は、位相比較器３よりの出力に応じ、低域濾波器４の
コンデンサー８はチャージポンプ５の制御で充放電を行
ない、電圧制御発振器２の発振周波数を一定に保つよう
ＰＬＬが働く。
時は、位相比較器３よりの出力に応じ、低域濾波器４の
コンデンサー８はチャージポンプ５の制御で充放電を行
ない、電圧制御発振器２の発振周波数を一定に保つよう
ＰＬＬが働く。
この時低域濾波器４の出力電圧は、駆動電圧より低い為
電圧比較器９のトランジスタ１１は導通している。
電圧比較器９のトランジスタ１１は導通している。
したがってインバーター１２出力はローレベルになりＮ
チャンネルＦＥＴ１３には何等作用しない。
チャンネルＦＥＴ１３には何等作用しない。
次に何等かの原因で電圧制御発振器２の発振周波数が、
プログラマブル分周器１の動作限界周波数以上になると
、プログラマブル分周器１の出力は正規の出力により低
い出力周波数になる為、位相比較３からは電圧制御発振
器２の発振周波数を高くする出力が端子Ｕに発生し、Ｐ
チャンネルＦＥＴ１４が導通し低域濾波器４のコンデン
サー８に充電を行なう。
プログラマブル分周器１の動作限界周波数以上になると
、プログラマブル分周器１の出力は正規の出力により低
い出力周波数になる為、位相比較３からは電圧制御発振
器２の発振周波数を高くする出力が端子Ｕに発生し、Ｐ
チャンネルＦＥＴ１４が導通し低域濾波器４のコンデン
サー８に充電を行なう。
したがって電圧制御発振器２は益々発振周波数が増大し
、低域濾波器４の出力電圧が駆動電圧と同一になる迄発
振周波数は増大する。
、低域濾波器４の出力電圧が駆動電圧と同一になる迄発
振周波数は増大する。
そして低域濾波器４の出力電圧が駆動電圧と同一になる
と、電圧比較器９のトランジスタ１１は、ベース・エミ
ッタが同電位となる為不導通になる。
と、電圧比較器９のトランジスタ１１は、ベース・エミ
ッタが同電位となる為不導通になる。
この結果電圧比較器９のインバーター出力により、Ｎチ
ャンネルＦＥＴ１３が導通し、低域濾波器４のコンデン
サー８の電荷が放電され、電圧制御発振器２の発振周波
数が正常状態に復帰することができる。
ャンネルＦＥＴ１３が導通し、低域濾波器４のコンデン
サー８の電荷が放電され、電圧制御発振器２の発振周波
数が正常状態に復帰することができる。
上述の如く本考案の周波数シンセサイザーは、低域濾波
器のコンデンサ端子電圧（即ち出力電圧）とコンデンサ
ー充電電圧（即ち低域濾波器の駆動電圧）との一致検出
でＰＬＬの非同期状態を検出し、ＰＬＬを同期状態に瞬
時に復帰させることができるもので、実用的価値極めて
太るものである。
器のコンデンサ端子電圧（即ち出力電圧）とコンデンサ
ー充電電圧（即ち低域濾波器の駆動電圧）との一致検出
でＰＬＬの非同期状態を検出し、ＰＬＬを同期状態に瞬
時に復帰させることができるもので、実用的価値極めて
太るものである。
第１図はＰＬＬを示す図、第２図は本考案の周波数シン
セサイザーを示す図である。 １・・・・・・プログラマブル分周器、２・・・・・・
電圧制御発振器、３・・・・・・位相比較器、４・・・
・・・低域濾波器、５・・・・・・チャージポンプ、９
・・・・・・電圧比較器。
セサイザーを示す図である。 １・・・・・・プログラマブル分周器、２・・・・・・
電圧制御発振器、３・・・・・・位相比較器、４・・・
・・・低域濾波器、５・・・・・・チャージポンプ、９
・・・・・・電圧比較器。
Claims (1)
- ＰＬＬを用いた周波数シンセサイザーに於いて、Ｐ比を
構成する低域濾波器の出力電圧と低域濾波器充電用の駆
動電圧との一致を検出する電圧比較器と、該電圧比較器
の出力により前記低域濾波器の出力電圧を低下するよう
制御する手段を具備した事を特徴とする周波数シンセサ
イザー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9791177U JPS6022673Y2 (ja) | 1977-07-19 | 1977-07-19 | 周波数シンセサイザ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9791177U JPS6022673Y2 (ja) | 1977-07-19 | 1977-07-19 | 周波数シンセサイザ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5423554U JPS5423554U (ja) | 1979-02-16 |
| JPS6022673Y2 true JPS6022673Y2 (ja) | 1985-07-05 |
Family
ID=29033190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9791177U Expired JPS6022673Y2 (ja) | 1977-07-19 | 1977-07-19 | 周波数シンセサイザ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022673Y2 (ja) |
-
1977
- 1977-07-19 JP JP9791177U patent/JPS6022673Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5423554U (ja) | 1979-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0777333B1 (en) | Power saving PLL circuit | |
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| JP2795323B2 (ja) | 位相差検出回路 | |
| CA1283957C (en) | Pll frequency synthesizer | |
| US5898336A (en) | Charging pump circuit and a phase-locked loop circuit using the same | |
| EP0376847B1 (en) | PLL synthesizer | |
| KR100296207B1 (ko) | 안정된위상변별기를갖는위상동기루프 | |
| KR970072708A (ko) | Pll 회로 | |
| US4841255A (en) | Frequency synthesizer | |
| JPS6022673Y2 (ja) | 周波数シンセサイザ− | |
| US4829268A (en) | Loop filter for frequency multiplying phase locked loop | |
| KR920013933A (ko) | Pll 합성회로 | |
| US4219783A (en) | Phase locked loop with rapid phase pull in | |
| US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
| JPH0435088B2 (ja) | ||
| US3293560A (en) | Circuit arrangement for the automatic regulation of an oscillator to a reference frequency | |
| JPS6036908Y2 (ja) | 自動位相制御方式の位相比較器 | |
| JPS5822343Y2 (ja) | 掃引受信機 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JPS5915235B2 (ja) | 位相同期装置 | |
| JPS56162580A (en) | Pll circuit | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPS6036907Y2 (ja) | 発振器 | |
| CN113225076A (zh) | 一种频率综合器 |