JPS5822343Y2 - 掃引受信機 - Google Patents
掃引受信機Info
- Publication number
- JPS5822343Y2 JPS5822343Y2 JP1977166839U JP16683977U JPS5822343Y2 JP S5822343 Y2 JPS5822343 Y2 JP S5822343Y2 JP 1977166839 U JP1977166839 U JP 1977166839U JP 16683977 U JP16683977 U JP 16683977U JP S5822343 Y2 JPS5822343 Y2 JP S5822343Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sweep
- pass filter
- low
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
本考案はスーパーヘテロダイン受信機の同調回路に、電
圧可変容量素子を使用すると共に局部発振回路を位相同
期ループ（以後ＰＬＬと呼ぶ）で構威し掃引する受信機
に関し、特に掃引終端到達あるいはバンド切換えで強制
的に掃引開始時点に復帰させる掃引受信機に関する。
圧可変容量素子を使用すると共に局部発振回路を位相同
期ループ（以後ＰＬＬと呼ぶ）で構威し掃引する受信機
に関し、特に掃引終端到達あるいはバンド切換えで強制
的に掃引開始時点に復帰させる掃引受信機に関する。
即ちこのような掃引受信機としては、最低・（あるいは
最高）受信周波数から掃引し最高（あるいは最低）周波
数に達すると再び最低（あるいは最高）受信周波数から
掃引する所謂のこぎり波掃引を行なう受信機があり、一
般にＰＬＬ回路を局部発振器として使用し、のこぎり波
掃引を行なう方法とじて第１図に示すような方法が行な
われている。
最高）受信周波数から掃引し最高（あるいは最低）周波
数に達すると再び最低（あるいは最高）受信周波数から
掃引する所謂のこぎり波掃引を行なう受信機があり、一
般にＰＬＬ回路を局部発振器として使用し、のこぎり波
掃引を行なう方法とじて第１図に示すような方法が行な
われている。
即ち、ＰＬＬ回路１を構成するプログラマブル分周器２
の分周比を変更することにより、低域濾波器３から電圧
制御発振器４に加わる電圧を変化させ、受信機の局部発
振器として作用する電圧制御発振器４の発振周波数を変
更して受信するものである。
の分周比を変更することにより、低域濾波器３から電圧
制御発振器４に加わる電圧を変化させ、受信機の局部発
振器として作用する電圧制御発振器４の発振周波数を変
更して受信するものである。
そしてプログラマブル分周器２の分周比を可変しのこぎ
り波掃引する為に、プログラマブル分周器２には並列に
アップカウンターで、構成された分周比設定用カウンタ
ー５が接続され、受信信号Ｓ１によりパルス発生が制御
されるパルス発生器６よりのクロックパルスにより、分
周比設定用カウンター５の値を可変しプログラマブル分
周器２の分周比を変更するよう構成されている。
り波掃引する為に、プログラマブル分周器２には並列に
アップカウンターで、構成された分周比設定用カウンタ
ー５が接続され、受信信号Ｓ１によりパルス発生が制御
されるパルス発生器６よりのクロックパルスにより、分
周比設定用カウンター５の値を可変しプログラマブル分
周器２の分周比を変更するよう構成されている。
更に分周比設定用カウンター５には、受信バンドの最低
及び最高受信周波数が予め設定されているリード・オン
リー・メモＩＪ −（ＲＯＭ）７が接続され、本実施例
では分周比設定用カウンター５が最高受信周波数Ｆｍａ
ｘに達したことを検出する検出回路８よりの検出信号Ｓ
２により、前記ＲＯＭ７から最低受信周波数Ｆｍ１ｎが
プリセットされるよう接続されている。
及び最高受信周波数が予め設定されているリード・オン
リー・メモＩＪ −（ＲＯＭ）７が接続され、本実施例
では分周比設定用カウンター５が最高受信周波数Ｆｍａ
ｘに達したことを検出する検出回路８よりの検出信号Ｓ
２により、前記ＲＯＭ７から最低受信周波数Ｆｍ１ｎが
プリセットされるよう接続されている。
上述の構成は最低受信周波数から最高受信周波。
数に向って掃引するアップ方向掃引を行なう場合を示す
もので、具体的動作としては分周比設定用カウンター５
に、ＲＯＭ７から最低受信周波数Ｆｍ１ｍが設定されパ
ルス発生器６よりのクロックパルスにより、分周比設定
用カウンター５はカウントアツプしプログラマブル分周
器２の分周比が変更され電圧制御発振器４の周波数が変
えられ掃引されていく。
もので、具体的動作としては分周比設定用カウンター５
に、ＲＯＭ７から最低受信周波数Ｆｍ１ｍが設定されパ
ルス発生器６よりのクロックパルスにより、分周比設定
用カウンター５はカウントアツプしプログラマブル分周
器２の分周比が変更され電圧制御発振器４の周波数が変
えられ掃引されていく。
そして放送を受信すれば受信信号Ｓ１が発生しパルス発
生器６は停止するので、分周比設定用カウンター５及び
プログラマブル分周器２は、その値を保持し受信を継続
することができる。
生器６は停止するので、分周比設定用カウンター５及び
プログラマブル分周器２は、その値を保持し受信を継続
することができる。
次に掃引が進み、分周比設定用カウンター５が最高受信
周波数Ｆｍａｘに達すると、検出回路８で予めＲＯＭ７
から出力されている値と一致が検出され、検出信号Ｓ２
により再び分周比設定用カウンター５には、ＲＯＭ７か
ら最低受信周波数Ｆｍ１ｎがプリセットされ前述のよう
に掃引を開始し第２図に示すようにアップ方向ののこぎ
り波掃引を行なところで、掃引中低域濾波器３の出力電
圧は、理想的には第３図のようになる筈であるが、実際
には低域濾波器３の応答性の為、例えば掃引が最高受信
周波数Ｆｍａｘに達し、検出信号Ｓ２により分周比設定
用カウンター５に最低受信周波数Ｆｍ１ｎがプリセット
されても、低域濾波器３の出力電圧は第４図のようにす
ぐに最低受信周波数に対応した電圧まで低下せず時間遅
れを有する。
周波数Ｆｍａｘに達すると、検出回路８で予めＲＯＭ７
から出力されている値と一致が検出され、検出信号Ｓ２
により再び分周比設定用カウンター５には、ＲＯＭ７か
ら最低受信周波数Ｆｍ１ｎがプリセットされ前述のよう
に掃引を開始し第２図に示すようにアップ方向ののこぎ
り波掃引を行なところで、掃引中低域濾波器３の出力電
圧は、理想的には第３図のようになる筈であるが、実際
には低域濾波器３の応答性の為、例えば掃引が最高受信
周波数Ｆｍａｘに達し、検出信号Ｓ２により分周比設定
用カウンター５に最低受信周波数Ｆｍ１ｎがプリセット
されても、低域濾波器３の出力電圧は第４図のようにす
ぐに最低受信周波数に対応した電圧まで低下せず時間遅
れを有する。
したがって最低受信周波数Ｆｍ１ｎが分周比設定用カウ
ンター５にプリセットされてすぐパルス発生器６からパ
ルスが加えられても最低受信周波数の近傍ではＰＬＬが
ロックされず、そこの局を受信することができない。
ンター５にプリセットされてすぐパルス発生器６からパ
ルスが加えられても最低受信周波数の近傍ではＰＬＬが
ロックされず、そこの局を受信することができない。
従って本考案はこの点に鑑みなされたもので、掃引が最
高あるいは最低受信周波数に達した時低域瀘波器を急速
に充放電させ、出力電圧を速かに所定値にするよう構成
したものである。
高あるいは最低受信周波数に達した時低域瀘波器を急速
に充放電させ、出力電圧を速かに所定値にするよう構成
したものである。
以下本考案の図面と共に説明する。
尚、第１図と同一構成要素は同一図番にて示す。
第５図は本考案の掃引受信機の要部を示す図で９は電圧
制御発振器４の分周出力ｆｏと基準周波数発振器１０の
基準周波数ｆｒが人力に加えられ、出力Ｕ、Ｄに入力信
号の位相差に応じた出力信号を発生する周知のディジタ
ル位相比較器、１１はＣ−ＭＯＳで構成されたチャージ
ポンプで、ゲート制御回路１２を介して位相比較器９と
接続されている。
制御発振器４の分周出力ｆｏと基準周波数発振器１０の
基準周波数ｆｒが人力に加えられ、出力Ｕ、Ｄに入力信
号の位相差に応じた出力信号を発生する周知のディジタ
ル位相比較器、１１はＣ−ＭＯＳで構成されたチャージ
ポンプで、ゲート制御回路１２を介して位相比較器９と
接続されている。
即ち、位相比較器９の一方の出力りがインバーター１３
とＡＮＤゲート１４を介してＮチャンネルＦＥＴ１５の
ゲートに接続され、他方の出力ＵがＡＮＤゲート１６と
ＯＲゲート１７を介してＰチャンネルＦＥＴ１ｇのゲー
トに接続されている。
とＡＮＤゲート１４を介してＮチャンネルＦＥＴ１５の
ゲートに接続され、他方の出力ＵがＡＮＤゲート１６と
ＯＲゲート１７を介してＰチャンネルＦＥＴ１ｇのゲー
トに接続されている。
そして検出回路８よりの検出信号Ｓ２がＡＮＤゲート１
４゜１６にはインバーター１９を介し、ＯＲゲート１７
には一方の入力が接地されたＡＮＮゲート２０を介し接
続されている。
４゜１６にはインバーター１９を介し、ＯＲゲート１７
には一方の入力が接地されたＡＮＮゲート２０を介し接
続されている。
３はチャージポンプ１１の出力に接続されコンデンサー
２１の充放電が制御される低域濾波器で、出力電圧が電
圧制御発振器４に加えられている。
２１の充放電が制御される低域濾波器で、出力電圧が電
圧制御発振器４に加えられている。
次に斯る構成よりなる本考案の動作につき説明する。
先ず掃引が最高受信周波数Ｆｍａｘに到達しない途中の
段階では、受信しＰＬＬがロック状態になると、位相比
較器９の出力Ｕ、Ｄは共にＨ状態になり、チャージポン
プ１１の各ＦＥＴ１５，１８は共にオフ状態にあり、低
域濾波器３のコンデンサー２１は一定電位を保持し、完
全同調で受信を継続する。
段階では、受信しＰＬＬがロック状態になると、位相比
較器９の出力Ｕ、Ｄは共にＨ状態になり、チャージポン
プ１１の各ＦＥＴ１５，１８は共にオフ状態にあり、低
域濾波器３のコンデンサー２１は一定電位を保持し、完
全同調で受信を継続する。
しかし電圧制御発振器４の出力が変動し基準周波数ｆｒ
に対し位相の進みあるいは遅れを生じてくると、それに
応じ位相比較器９の出力Ｕ、Ｄには一方がＨで他方がＬ
の出力が得られる為、チャージポンプ１１が制御され低
域濾波器３のコンデンサー２１を充放電させ、電圧制御
発振器４の変動を補正するように作用する。
に対し位相の進みあるいは遅れを生じてくると、それに
応じ位相比較器９の出力Ｕ、Ｄには一方がＨで他方がＬ
の出力が得られる為、チャージポンプ１１が制御され低
域濾波器３のコンデンサー２１を充放電させ、電圧制御
発振器４の変動を補正するように作用する。
かくして電圧制御発振器４からは常に安定した発振周波
数が得られるものである。
数が得られるものである。
而して掃引が進み最高受信周波数Ｆｍａｘに達すると、
検出回路８よりの検出信号Ｓ２によりＡＮＤゲー） １
４．１６は開しられる為、位相比較器９の出力によるチ
ャージポンプ１１の制御は遮断され、ＡＮＤゲー）２０
ＯＲゲート１７を介した検出信号Ｓ２によりＰチャンネ
ルＦＥＴ１８が強制的に導通される。
検出回路８よりの検出信号Ｓ２によりＡＮＤゲー） １
４．１６は開しられる為、位相比較器９の出力によるチ
ャージポンプ１１の制御は遮断され、ＡＮＤゲー）２０
ＯＲゲート１７を介した検出信号Ｓ２によりＰチャンネ
ルＦＥＴ１８が強制的に導通される。
したがって低域濾波器３のコンデンサー２１は急速に充
電される為低域濾波器３の出力電圧は低下し電圧制御発
振器４の発振周波数も急速にＦｍ１ｎまで低下する。
電される為低域濾波器３の出力電圧は低下し電圧制御発
振器４の発振周波数も急速にＦｍ１ｎまで低下する。
かくして次に加わる掃引パルスにより最低受信周波数近
傍に於いても確実に受信することができる。
傍に於いても確実に受信することができる。
尚、本実施例ではアップ方向ののこぎり波掃引について
であるが、分周比設定用カウンター５をダウンカウンタ
−で構成し、最高受信周波数迄掃引したことを検出回路
８で検出し、分周比設定用カウンター５に最高受信周波
数Ｆｍａｘをプリセットするよう構成すれば、第７図に
示すように最高受信周波数から最低受信周波数に向うダ
ウン方向ののこぎり波掃引も可能である。
であるが、分周比設定用カウンター５をダウンカウンタ
−で構成し、最高受信周波数迄掃引したことを検出回路
８で検出し、分周比設定用カウンター５に最高受信周波
数Ｆｍａｘをプリセットするよう構成すれば、第７図に
示すように最高受信周波数から最低受信周波数に向うダ
ウン方向ののこぎり波掃引も可能である。
この場合チャージポンプ１１のゲート制御回路１２を第
６図のように構成し、ＮチャンネルＦＥＴ１５をオンさ
せ低域濾波器３のコンデンサー２１を急速に放電すれば
よい。
６図のように構成し、ＮチャンネルＦＥＴ１５をオンさ
せ低域濾波器３のコンデンサー２１を急速に放電すれば
よい。
又、本考案は多バンド受信機で、バンド切換えをした時
、そのバンドの最低あるいは最高受信周波数より掃引さ
せるように急速に低域濾波器の出力電圧を変化させる場
合等に適用できるし、更に短波放送バンドあるいは長波
放送バンドのように電圧可変容量素子の特性上一つの受
信バンドをいくつかに分割して掃引する場合等にも適用
できるものである。
、そのバンドの最低あるいは最高受信周波数より掃引さ
せるように急速に低域濾波器の出力電圧を変化させる場
合等に適用できるし、更に短波放送バンドあるいは長波
放送バンドのように電圧可変容量素子の特性上一つの受
信バンドをいくつかに分割して掃引する場合等にも適用
できるものである。
上述の如く、本考案の掃引受信機は、チャージポンプを
制御することにより、低域濾波器の充放電を急速に司ど
るもので、掃引が受信バンドの一方の端周波数に達した
時他方の端周波数に戻す場合とか、バンド切換えで受信
バンドの端周波数を設定する場合などのように、低域濾
波器の出力電位を急激に変化させる場合に有効で、受信
バンド端でＰＬＬがロックできず受信不能になるのを防
止できＰＬＬ回路使用の掃引受信機に適用して有益なる
ものである。
制御することにより、低域濾波器の充放電を急速に司ど
るもので、掃引が受信バンドの一方の端周波数に達した
時他方の端周波数に戻す場合とか、バンド切換えで受信
バンドの端周波数を設定する場合などのように、低域濾
波器の出力電位を急激に変化させる場合に有効で、受信
バンド端でＰＬＬがロックできず受信不能になるのを防
止できＰＬＬ回路使用の掃引受信機に適用して有益なる
ものである。
第１図は従来ののこぎり波掃引方式を示す図、第２図は
のこぎり波掃引状態を示す図、第３図、第４図は低域濾
波器の出力電圧を示す図、第５図は本考案の掃引受信機
の要部を示す図、第６図は本考案の他の実施例を示す図
、第７図は第６図による掃引状態を示す図である。 １・・・・・・ＰＬＬ回路、５・・・・・・分周比設定
用カウンター、６・・・・・・パルス発生器、７・・・
・・・ＲＯＭ、８・・・・・・検出回路、９・・・・・
・位相比較器、１１・・・・・・チャージポンプ、１２
・・・・・・ゲート制御回路。
のこぎり波掃引状態を示す図、第３図、第４図は低域濾
波器の出力電圧を示す図、第５図は本考案の掃引受信機
の要部を示す図、第６図は本考案の他の実施例を示す図
、第７図は第６図による掃引状態を示す図である。 １・・・・・・ＰＬＬ回路、５・・・・・・分周比設定
用カウンター、６・・・・・・パルス発生器、７・・・
・・・ＲＯＭ、８・・・・・・検出回路、９・・・・・
・位相比較器、１１・・・・・・チャージポンプ、１２
・・・・・・ゲート制御回路。
Claims (1)
- 局部発振回路に位相同期ループ（ＰＬＬ）を使用し掃引
を行なう受信機に於いて、ＰＬＬを構成する位相比較器
の出力を低域濾波器の制御電圧に変換するチャージポン
プに、位相比較器の出力を遮断し、低域濾波器を強制的
に制御する手段を設けたことを特徴とする掃引受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977166839U JPS5822343Y2 (ja) | 1977-12-08 | 1977-12-08 | 掃引受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977166839U JPS5822343Y2 (ja) | 1977-12-08 | 1977-12-08 | 掃引受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491014U JPS5491014U (ja) | 1979-06-27 |
| JPS5822343Y2 true JPS5822343Y2 (ja) | 1983-05-13 |
Family
ID=29166505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977166839U Expired JPS5822343Y2 (ja) | 1977-12-08 | 1977-12-08 | 掃引受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822343Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5252488Y2 (ja) * | 1972-10-14 | 1977-11-29 |
-
1977
- 1977-12-08 JP JP1977166839U patent/JPS5822343Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491014U (ja) | 1979-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202072B1 (en) | Frequency synthesizer | |
| JPS5823972B2 (ja) | 多バンドデイジタルシンセサイザ受信機 | |
| US4152669A (en) | Phase locked loop with means for preventing locking at undesired frequencies | |
| CN101088222A (zh) | 振荡宽带频率的设备和方法 | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| US4559505A (en) | Frequency synthesizer with improved priority channel switching | |
| US5939947A (en) | Phase synchronous circuit | |
| US4527281A (en) | Auto-scan changeover system for two-band radio receiver employing PLL frequency synthesizers | |
| US5315623A (en) | Dual mode phase-locked loop | |
| JPS6350110A (ja) | 掃引受信機の受信感度制御方式 | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| EP0440405B1 (en) | Channel selecting circuit | |
| JPS5822343Y2 (ja) | 掃引受信機 | |
| JPS6046857B2 (ja) | 同調回路 | |
| US6285260B1 (en) | Phase-locked loop having circuit for synchronizing starting points of two counters | |
| US3987399A (en) | Radio receiver | |
| JPS5925488B2 (ja) | 受信機 | |
| JPS6036908Y2 (ja) | 自動位相制御方式の位相比較器 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS6022673Y2 (ja) | 周波数シンセサイザ− | |
| JPS59822Y2 (ja) | 掃引受信機 | |
| JPS6036907Y2 (ja) | 発振器 | |
| JPS5857927B2 (ja) | 自動同調ラジオ | |
| JPS5910612B2 (ja) | シンセサイザ−受信機 |