JPS60225204A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPS60225204A JPS60225204A JP8123684A JP8123684A JPS60225204A JP S60225204 A JPS60225204 A JP S60225204A JP 8123684 A JP8123684 A JP 8123684A JP 8123684 A JP8123684 A JP 8123684A JP S60225204 A JPS60225204 A JP S60225204A
- Authority
- JP
- Japan
- Prior art keywords
- module
- data
- transmission
- transmission module
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15018—Communication, serial data transmission, modem
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15078—Modules, construction of system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、メモリに記憶されたプログラムに基づいて制
御動作を行なうプログラマブルコントローラに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a programmable controller that performs control operations based on a program stored in a memory.
近時、この種のプログラムコントローラ（以下ＰＣと略
称する）は、外部機器、例えば他のＰｃ１小型コンピユ
ータ等との間でし０データの授受を行なう要請に迫られ
ている。しかし、従来のＰＣは他のＰＣとリンクする機
能をもっていないため、ＰＣ同志のそのままでの連結が
できないという欠点があった。Recently, this type of program controller (hereinafter abbreviated as PC) is required to exchange data with external equipment, such as other small PC1 computers. However, since conventional PCs do not have the function of linking with other PCs, they have the disadvantage that they cannot be directly connected to each other.
本発明は、このような状況に鑑みて発明されたものであ
！Ｄ、ＰＣ同志とリンクする機能を有する伝送モジュー
ルを備え、かつ装置全体の小型化を可能にしたＰＣを提
供するものである。The present invention was invented in view of this situation! D. The present invention provides a PC that is equipped with a transmission module that has a function of linking with other PCs, and that enables miniaturization of the entire device.
本発明に係るＰＣ＃ｉ、上記の目的を達成するために１
人出力モジュールと伝送モジュールを備え、伝送モジュ
ールをそのアドレスが入出カモジュールのアドレスより
も後になるように配置したことを特徴とする。前記伝送
モジュールについては後述する実施例忙て詳細に説明す
る。PC#i according to the present invention, in order to achieve the above object, 1
The present invention is characterized in that it includes a human output module and a transmission module, and the transmission module is arranged so that its address is after the address of the input/output module. The transmission module will be described in detail in the embodiments to be described later.
次に、本発明の実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
第１図は、本発明の一実施例に係るＰＣを相互に接続し
た状態の全体構成図である。同図において、（１１は電
源、（２１はＰＣとして必要なＣＰＵ、システムプログ
ラムメモリ、ユーザーズプログラムメモリ及びワーキン
グメモリを含んだもので、本明細書においてはこれらを
ＰＣユニットと称する。FIG. 1 is an overall configuration diagram of PCs connected to each other according to an embodiment of the present invention. In the same figure, (11 is a power supply, (21 is a computer that includes a CPU necessary for a PC, a system program memory, a user's program memory, and a working memory. In this specification, these are referred to as a PC unit.
（３）は入出カモジュールで、（４）は伝送モジュール
である。各ＰＣ（Ｍｏ−Ｍｓ）は相互に伝送モジュール
（４）を介して接続されている。次に、この伝送モジュ
ール（４）の詳細を第２図のブロック図に基づいて説明
する。(3) is an input/output module, and (4) is a transmission module. Each PC (Mo-Ms) is mutually connected via a transmission module (4). Next, details of this transmission module (4) will be explained based on the block diagram of FIG. 2.
第２図において、帆）はＣＰＵ、１４ｅｌは伝送用のＣ
ＰＵ１４１１を制御するシステムプログラムメモリ、１
４Ｇ＋は伝送用のデータメモリである。このデータメモ
リーは、％データの一時記憶や伝送モジュールとしての
機能をはたす情報、例えに設定手段−からのデータによ
シ自ユニットが親局であるのか、子局であるのかを認識
するデータ等を記憶する。In Figure 2, sail) is the CPU, 14el is the transmission C
System program memory for controlling PU1411, 1
4G+ is data memory for transmission. This data memory includes information that temporarily stores % data and functions as a transmission module, such as data that identifies whether the own unit is a master station or a slave station based on data from the setting means. Remember.
■）は補助データメモリで、前記データメモリーが伝送
相手とデータの授受を行なっている時にＰＣユニット（
２１との間で工１０データの授受を行なう。■) is an auxiliary data memory, and when the data memory is exchanging data with the transmission partner, the PC unit (
10 data is exchanged with 21.
輪は伝送部で、８ｂｉｔのパラレルブータラ１ｂｉｔの
シリアルデータに変換して伝送相手に出力する機能を有
すると共に、伝送相手からの１ ｂｉｔのシリアルデー
タを８ ｂｉｔのパラレルデータに変換する機能を有す
る。切、１４８１はゲート、晴はゲート−（ｌ囮を制御
するゲート制御部である。このゲート制御部ＭＦｉ、伝
送相手と信号の授受を行なう時、伝送されてきた信号を
伝送部−を介してデータメモリ１４８）に記憶させると
同時に、ＰＣユニット（２）と補助データメモリーとの
間でＩろデータの授受を行なわせるため、ゲート噛を開
き、ゲート−を閉じる状態にする制御と、データメモリ
ーに記憶されている１ ｂｉｔの陥データをＰＣユニッ
ト（２）、補助データメモリーに送出したｂ、ｐｃユニ
ット（２）からのｉ ｂｔｔのＩ１０データを記憶する
ため、ゲート（資）を閉じ、ゲー）Ｍを開処する状態の
制御とを行なう。四）はアドレスバス、６っけデータ線
、そして６３１はデータバスである。The ring is the transmission section, which has the function of converting 8-bit parallel data into 1-bit serial data and outputting it to the transmission partner, and also has the function of converting 1-bit serial data from the transmission partner into 8-bit parallel data. . OFF, 1481 is a gate, and 1481 is a gate (l). This is a gate control unit that controls the decoy. When exchanging signals with a transmission partner, this gate control unit MFi transmits the transmitted signal via the transmission unit. In order to store data in the data memory 148) and at the same time exchange data between the PC unit (2) and the auxiliary data memory, control is provided to open the gate and close the gate, and the data memory The 1-bit error data stored in the PC unit (2) is sent to the auxiliary data memory. In order to store the I10 data of the i-btt from the PC unit (2), the gate is closed and the gate is closed. ) control of the state in which M is processed. 4) is an address bus, 6 data lines, and 631 is a data bus.
なお、ＣＰＵ１４ｉ１は、システムプログラムメモリ囮
に格納されているプログラムに従って各種の演算・例え
ばデータ″ゝｌＪｌ′ｌｌｃ記憶されて“るＰＣ１−＝
ット（２１からのｉ ｂｉｔの工１０データを８ビツト
のＩ７．データに変換したり、また、データメモリー）
に記憶されている伝送部−からの８ビツトのエ −
１０ュータをｐｃユニット（２）に転送するため１ｂｉ
ｔのＶｏデータに変換したシ、あるいは各メモリー。Note that the CPU 14i1 performs various calculations, such as data stored in the PC1-=
(converts i-bit processing 10 data from 21 to 8-bit I7. data, and data memory)
8-bit data from the transmitter stored in the PC unit (2)
t's Vo data or each memory.
−９ｆ＠間のデータ転送を行なう。-9F@ data transfer is performed.
以上の構成からなるＰＣ（Ｍ６〜Ｍｍ ）は、相互に伝
送モジュール（４）を介して接続され、工１０データの
授受が行なわれる。そして、Ｐ Ｃ（Ｍｅ −Ｍｓ ）
同志でデータの授受を行なう際には、予めデータメモｌ
ＪＭ８１に記憶された設定手段曲からのデータを認識し
、親局、子８が判別され、複数のＰＣとの間でＩ１０デ
ータの授受を行なうことができる。The PCs (M6 to Mm) having the above configuration are connected to each other via a transmission module (4), and data is exchanged with each other. And P C(Me −Ms )
When exchanging data between colleagues, please write a data memo in advance.
The data from the setting means song stored in the JM 81 is recognized, the master station and the slave 8 are determined, and I10 data can be exchanged with a plurality of PCs.
このような構成からなる本実施例のＰＣは、従来のＰＣ
の入出カモジュール用スロットの１ツＫＰＣユニツト（
２）のＣＰＵの全信号線を配設して伝送モジュールをそ
のスロットに挿入することＫよシ実現され、従来のＰＣ
′ｆはぼそのままの形で利用できるという利点がある。The PC of this embodiment having such a configuration is different from the conventional PC.
One slot for the input/output module is the KPC unit (
2) By arranging all the signal lines of the CPU and inserting the transmission module into the slot, it is possible to realize the conventional PC.
'f has the advantage that it can be used literally as is.
ところで、実際のＰＣユニット（２）のＣＰＵのノ・−
ド構成においては、入出カモジュール（３）のアドレス
は予め決められているので次のような問題がある。例え
ば、伝送モジュールのアドレスが５２点、入力モジュー
ルが８点、そして出力モジュールが１６点の場合につい
て考えてみる。第３図に示すように、基本シャーシ０１
に電源（ＩＩＰＣユニット（２）及び伝送モジュール（
４１の順で配設すると、伝送モジュール（４）自体＃−
ｉ１スロットの）を占有するが、伝送モジュール（４）
のアドレスとしては４スロツト（Ｂ）〜［Ｆ］を必要と
する。このため、入力モジュール（３ａ）及び出力モジ
ュール（２ｂ）を拡張シャーシ（至）に配設しなければ
ならない。この場合、基本シャーシ０乃の３スロツト（
Ｃ）〜（Ｅ）と拡張シャーシ（ロ）のスロツ） （Ｄ）
、 （Ｅ）は空いた状態とな夛、このため拡張シャーシ
が余分にいることになシ、スペース的にもコスト的にも
無駄になる。By the way, the CPU of the actual PC unit (2)
In the card configuration, since the address of the input/output module (3) is determined in advance, the following problem arises. For example, consider a case where the transmission module has 52 addresses, the input module has 8 points, and the output module has 16 points. As shown in Figure 3, the basic chassis 01
power supply (IIPC unit (2) and transmission module (
When arranged in the order of 41, the transmission module (4) itself #-
i1 slot), but the transmission module (4)
Four slots (B) to [F] are required as addresses. Therefore, the input module (3a) and the output module (2b) must be arranged in the expansion chassis (to). In this case, the basic chassis has 0 to 3 slots (
C) ~ (E) and expansion chassis (B) slots) (D)
, (E) is left unoccupied, so there is no need for an extra expansion chassis, which is a waste of space and cost.
この点に関しては、本実施例においては伝送モジュール
のアドレスを入出カモジュールのアドレスの後に指定す
るととＫよシ解決している。すなわち、第４図に示すよ
うに、基本シャーシＯＩξ電源…、ｐｃユニット（２１
、入力モジュール（３ａ）、出力モジュール（３ｂ）
、及び伝送モジュール（４）の順で配置している。従っ
て、上述の場合と同様な点数を必要とする場合には、入
力モジュール（３ａ）はスロットの）のアドレス（０〜
７）ｆ１出カモジュール（６ｂ）はスロット（Ｃ）、’
（Ｄ）のアドレス（１０〜１７）、 （２０〜２７）を
とる。そして、伝送モジュール（４）はスロット（Ｅ）
のアドレス（６０〜３７）を取ると共に、伝送アドレス
の残、ａ＃′ｉｐｃユニット（２１のＣＰＵの最終アド
レス（この場合１５７番であるものとするンから順次若
いアドレス（１５０〜１５７） 、 （１４０〜１４７
）、 （１３０〜１３７）へ割付けることによル、筐体
を基本シャーシ０υのみで構成することができ、第６図
に示すように拡張シャーシ（至）を必要としない。This problem is solved in this embodiment by specifying the address of the transmission module after the address of the input/output module. That is, as shown in FIG. 4, the basic chassis OIξ power supply..., the PC unit (21
, input module (3a), output module (3b)
, and transmission module (4). Therefore, if the same number of points as in the above case is required, the input module (3a) should be used at the addresses (0 to 3) of the slots.
7) The f1 output module (6b) is in the slot (C),'
Take addresses (10-17) and (20-27) of (D). And the transmission module (4) is in the slot (E).
At the same time, take the addresses (60 to 37) of the remaining transmission addresses, a#'ipc unit (the final address of the CPU of 21 (in this case, it is number 157), and take the addresses (150 to 157) that are smaller in order from 140-147
), (130 to 137), the casing can be constructed with only the basic chassis 0υ, and an expansion chassis (to) is not required as shown in FIG.
なお、上記実施例では伝送アドレスの割付を、ＰＣユニ
ツ） ｒ２１の最終アドレスから若い方へ順次アドレス
を割付けるようｋした例を示したが、本発明においては
、この事に限定されるものではなく、伝送モジュールの
アドレスの割付けは、入出カモジュールのアドレスの後
に割付ける様にすればよい。Although the above embodiment shows an example in which transmission addresses are allocated sequentially from the final address of PC Units (R21) to the younger addresses, the present invention is not limited to this. Instead, the address of the transmission module may be assigned after the address of the input/output module.
以上の説明から明らかなように、本発明に係るＰＣは、
伝送モジュールをそのアドレスが入出カモジュールのア
ドレスの後になるようにして配置したことによシ、筐体
の小型化及びスペースの有効利用が可能になっている。As is clear from the above description, the PC according to the present invention includes:
By arranging the transmission module so that its address is after the address of the input/output module, it is possible to downsize the casing and make effective use of space.
第１図は本発明の一実施例忙係るＰＣを相互に接続した
状態の全体構成図、第２図は第１図の伝送モジュールの
ブロック図、第６図は伝送モジュールの配置例を示す説
明図、第４図は前記実施例の伝送モジュールの配置例を
示す説明図である。
（旧・・電源、（２）・・・ＰＣユニット、（３）・・
・し０モジユール、ｆ４１・・・伝送モジュール。
代理人 弁理士 木 村 三 朗
第３ＭＪ
６７ ５７ ４７
第４図Fig. 1 is an overall configuration diagram of PCs connected to each other according to an embodiment of the present invention, Fig. 2 is a block diagram of the transmission module of Fig. 1, and Fig. 6 is an explanation showing an example of the arrangement of the transmission module. FIG. 4 is an explanatory diagram showing an example of the arrangement of the transmission modules of the embodiment. (Old...power supply, (2)...PC unit, (3)...
・Shi0 module, f41...Transmission module. Agent Patent Attorney Sanro Kimura 3rd MJ 67 57 47 Figure 4
Claims (1)
ュールをそのアドレスが入出カモジュールのアドレスよ
シも後になるように配置したことを特徴とするプログラ
マブルコントローラ。A programmable controller comprising an input/output module and a transmission module, the transmission module being arranged so that its address is behind the address of the input/output module.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8123684A JPS60225204A (en) | 1984-04-24 | 1984-04-24 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8123684A JPS60225204A (en) | 1984-04-24 | 1984-04-24 | Programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60225204A true JPS60225204A (en) | 1985-11-09 |
Family
ID=13740801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8123684A Pending JPS60225204A (en) | 1984-04-24 | 1984-04-24 | Programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60225204A (en) |
-
1984
- 1984-04-24 JP JP8123684A patent/JPS60225204A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272610B1 (en) | File memory device using flash memories, and an information processing system using the same | |
| JPH0738187B2 (en) | Microcomputer configured in LSI | |
| US6122747A (en) | Intelligent subsystem interface for modular hardware system | |
| JPS58217069A (en) | Communicating system of multi-microcomputer | |
| JPS60225204A (en) | Programmable controller | |
| JP2001167047A (en) | Bridge device | |
| JP3265026B2 (en) | I / O data exchange method | |
| US20060004932A1 (en) | Multi-directional data transfer using a single DMA channel | |
| JPH03152651A (en) | Information transmission system | |
| JP2877176B2 (en) | SCSI device | |
| JPS622337A (en) | Memory extending system | |
| JPH04330541A (en) | Common data transfer system | |
| JPH05324534A (en) | Dma transfer system | |
| JPH0554002A (en) | Inter-cpu interruption controller | |
| JPH0581209A (en) | Inter-cpu interruption control device | |
| JPH11338818A (en) | Method and device for transferring data | |
| JPS6047628B2 (en) | shared storage | |
| KR19990048634A (en) | Peripheral input / output device connection device using system bus of microcomputer | |
| JPH039453A (en) | Data transfer controller | |
| JPH07281997A (en) | Data transfer system | |
| JPS63305451A (en) | Storage system | |
| JP2001155006A (en) | Bus control circuit and microcomputer system using the same | |
| JPH05128063A (en) | Serial transfer system for data | |
| JPH06274411A (en) | Semiconductor memory with storage capacity extending function | |
| JPH02307149A (en) | Direct memory access control system |