JPS60223395A - Fm復調回路 - Google Patents

Fm復調回路

Info

Publication number
JPS60223395A
JPS60223395A JP59078442A JP7844284A JPS60223395A JP S60223395 A JPS60223395 A JP S60223395A JP 59078442 A JP59078442 A JP 59078442A JP 7844284 A JP7844284 A JP 7844284A JP S60223395 A JPS60223395 A JP S60223395A
Authority
JP
Japan
Prior art keywords
signal
multiplier
resistor
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59078442A
Other languages
English (en)
Inventor
Makoto Shiomi
誠 塩見
Kuniaki Miura
三浦 邦昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59078442A priority Critical patent/JPS60223395A/ja
Publication of JPS60223395A publication Critical patent/JPS60223395A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はヘリカルスキャン形磁気記録再生装置(以下V
TRと略す)における再生回路のFM復調回路に関する
ものである。
〔発明の背景〕
VTRにおいて、ビデオテープにFM変調して記録され
たF M信号は、再生回路のF’M復調回路において、
ビデオ信号に復調される。
第1図は、この復調に使用される従来のFM復調器のプ
ロ、り図を示す0図において、1は再生されたFM信号
の入力端子、2はリミッタ3はFM信号を一定時間遅延
させるパルス遅延回路、4は乗算器、5は積分器、6は
F M復調器出力端子である。
入力端子1に入力したFIVI信号はリミッタ2によシ
振幅制限される。この信号は遅延回t@3で一定時間遅
延され、乗算器4において、遅延させない信号と乗算さ
れる。このことはディジタル信号として考えるならば排
他論理和(EXO)?、)を作ることに等しい。乗算器
4の出力は、積分器5で積分され、FM復調器出力端子
乙に復調された信号が出力される。
ところで、V ’l’ Hの再生画質を向上させるため
の回路として、ツイン相関回路やビデオドロップアウト
補償回路がある。
ライン相関回路は映像信号を構成する525本(NTS
O方式の場合)の各水平走査線間の信号に相関性が強い
事を利用して信号のS/Nを向上させる回路である。
一方、ビデオドロップアウト補償回路は、ビデオテープ
の傷やビデオヘッドの接触不良などが原因で映像信号の
欠如が生じた時、ライン周期の整数倍のビデオ信号に欠
如部分を置き換え画質劣化を防止する回路である。
このような回路を実現するためには、ビデオ信号をライ
ン周期間遅延させて復調するFM復調器と、遅延させず
に復調するFM復調器の2つが同時に必要である。
以下に2つのFM復調器を内蔵したICについて説明す
る。
第2図に実際に10化しだ従来の1(゛M復調回路の回
路図を示す。図において、7は乗S器の出力ピン、8は
電蝕ビン、9はアースピン、10は冨於ノイズ除去用コ
ンデンサ、11はIC内のラインインピーダンス、12
は基板上のラインインピーダンス、16は増幅器、14
は乗算器の出力を取り出す抵抗、Qt、 Q2’、 (
=)5および(Q4はトランジスタ、19は上記した1
、2,3,4,5,67、 13,14.Ql、Q2.
Q3およびQ4と同様1分で構成するもう1つのF M
復調器である。ここでアースは9ピンを共通としている
。なお、上記以外の符号は第1図と同じ物を示す。
また第3図に第2図の回路の各部分の波形を示す、同図
のaはリミッタ2の一方の出力の出力波形であり、bは
遅延回路3の出力波形である・Cは乗算器の出力ピン7
に生じる延圧波形dはPM復調器出力端子60波形であ
る。
以下に第2図で示した回路の問題点について説明する。
この回路においては、トランジスタQl 、 Q2 、
 Q3. Q4のどれが1つか常にオンしている。そし
て、このオン状態は順次切シ侯ゎる。
そして、その切シ換ゎシ時にトランジェントが生じる。
トランジェント(過渡)電流は第2図中の破線で示した
ループ2oを流れる。
トランジェント電流が流れると、ループ2o内には基板
上のラインインピーダンス12とIC内のラインインピ
ーダンス11があるため、リッフルノイズが発生する。
このリソプルノイズハIO内のアースラインを介して、
第1のFM復調器のリミッタ2や遅延回路3や、第2の
FM復調器19の図示されていないリミ、りや遅延回路
のアースラインに重畳される。
ところで、該アースラインにリップルノイズが重畳され
ると、該アースラインのリップルノイズのため、第1の
FM復調器の再生11’M信号が位相変調を受ける。そ
の結果該第1のF M 俵調器で再生される信号は著し
く劣化する。同様のことか、第2のF M復調器19に
も起る。したがって、2つのFM復調器間で相互に再生
FM信号の位相変調が隼じ、再生画質が著しく劣化する
以上の説明は2つのFM復調器をICに6威する場合に
ついて説明したが、1つのFM復調器のみを集積化した
場合でも問題は生じる。
例えば、ループ2oを流れるトランジェント′成流のた
めにリミッタ2や遅延回路3のアース電位が変動すると
・F M信号が位相変調を受けるしたがって、入力端子
1に久方するFM信号が小信号の場合には、FM信号が
リッフルノイズニ侵すして、画質の劣化を生じる。
次に、第2図の回路の別の問題点について説明する。こ
の回路においては、乗算器40出力信号は、ICの外の
抵抗14に接続する出力ピン7から出力される。この出
力信号は微小なので増幅器13によシ適当な信号レベル
に増幅後、LPFsを通して復調される・ この回路に用いられている上記の増幅器13は、トラン
ジスタと抵抗と容量で構成され、部品点数は約20息根
度である。したかつて、■0の外付は部品としてはコス
トがかかるという欠点かある。また出力ピン7の信号は
微小であり・ICの外のノイズにより劣化され、87N
か低下するという欠点がある。
以上述べたように、第2図の従来回路には、次の欠点が
ある。
(1)再生FM信号にアースラインに混入したリップル
ノイズが重畳され画質劣化が生じる・(2) I Oの
外部に増幅器が心安でコストダウン、基板の微小化の妨
げになる。
(3)微小信号をICの外で処理するため信号か劣化す
る事がある。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点をなくしたF
M復訓回路を提供する事にある・〔発明の概要〕 本発明の特徴はFM復調器の乗算器をLPFを兼用した
差動形式にし、さらに内紙増幅器によシ適当なレベル捷
で増幅するようにし、かつ該乗算器の負荷電流を切供え
る事により、広範囲の周波数に対応出来るようにしだ点
にある@〔発明の実施例〕 以下に、本発明を実施例によって説明する。
第4図は乗積化した本発明の一天施例の回路図を示す。
図において、20と21はパルス遅延回路の入力端子を
示す。該入力端子20.21からは、図示されていない
リミッタ回路により振幅制限され〜かつ位相が180°
異なるFM信号が入力してくる。
22は増幅器、23と24は乗算器の出力部分の抵抗、
25と26は容量、27と28はICの入出力ビン、2
9と30と61と32は抵抗、33と64はトランジス
タ、35と36は容量、67はトランジスタである。
なお、第1図および第2図と同一部分には同一番号を付
しである。
本実流例が第2図の従来回路と異なる点は次の点である
・ (1)乗算器4の出力が差動形式になっている。
(2)増幅器22がICに内蔵されている。
(3)乗算器4の出力に、抵抗23と容量25および抵
抗24と谷型26で構成されるL P Fか接続されて
いる。
(4)乗算器4の負荷抵抗23と24に流れる負荷電流
を入出力ビン28を用いて外部より切υ換えられる。
次に第4図の回路の各部分の信号波形を示した第5図を
参照して、第4図の回路動作を説明する。
第5図Aに示されている波形を有する信号がパルス遅延
回路3に入力してくると、該信号は一定時間遅延されて
、波形Bを有する信号となる。乗算器4では波形Aと波
形Bの信号の排他論理和[EX OR)が作られ、その
結果の出力は抵抗23と抵抗24の端に出力される。こ
こで、容量25および容量26がない場合には、破線で
示した矩形波になる。実際には容量25および容量26
と負荷抵抗23および24によシ形成されるL P F
のため、第5図CとDに示されるようになる。ここで注
目すべき事はO,Dの波形が破線で示した矩形辣の振幅
より小さい事である。
C2Dの場合の破線の振幅は抵抗23 (24)の抵抗
値R23とトランジスタ34のコレクタ’1jLR’j
−Cの槓R23弓Cである。成形A、Bのパルス巾T(
周波数の逆数)に対し、LPFの時定数が充分に大きい
場合は第5図0.Dのようになる。
CとDの波形の信号は差動信号として増幅器22に入シ
リニア増幅され波形Eとなる・増幅器22のダイナミッ
クレンジは抵抗58の抵抗値R3aとトランジスタ69
のコレクタ電流idの槓R3B−idであシ、第5図E
の破線で示した矩形波の振幅に等しい。
そしてL P F 5によシ、積分され、第5図Fに示
されているような波形の信号になる。
次に、本実流例の効果を説明する。
(α) 前記したように、乗算器4の出力が差動形式の
ため次の効果がある。
例、t ハ、トランジスタQ2がオンに切シ換えられた
とする。この時、トランジスタQ2にトランジェント′
亀流が流れるが、トランジスタQ4のベースにもトラン
ジスタQ2のベース電圧と等しい′電圧が印加されるた
め、低インピーダンスにな−っている。したがって、ト
ランジスタQ2に流れるトランジェント電流は、図の点
憇で示した閉ループtを流れる。このため、トランジェ
ント′醒流は%TJ男、アースラインに流れず、はぼ完
全に打消される。したがって、アースラインにリップル
ノイズが重畳されることがなく画質劣化が防止できる。
(b) IC内に増幅器22が内蔵されているため次の
効果がある。増幅器22がICに同紙されているので、
外付は部品がなくなり基板面積やコスト向で利点がある
。さらにIC内で適当な信号レベルに増幅した後、出力
ピン27に出力するため、IC外での信号の劣化が防止
できる。
(C) 乗算器4の出力に抵抗23と容量25および抵
抗24と容量26で形成するLPFが接続されているの
で、乗算器出力の筒周波成分を減衰できる。その結果、
増幅器22のダイナミックレンジを大きくする事ができ
る。さらに外付けのLPF5の次数を下げる事ができる
。すなわち、LPFを形成する外付は部品の点数を減少
できる。
なお、本実施列は、ICのコストに大きく寄与する入出
力ピンの数は従来回路と同数のままこれを実現すること
ができる。
(d)以下に本発明の中心である負荷電流にの切換えに
ついて述べる。
第4図の入力端子20と21に入力される信号の周波数
が、第5図に示す場合により充分に小さい場合を考える
。この状態を第6図に示す。
第6図Bのリミッタ波形のパルス巾をT′とする・容量
25 (26)と抵抗23 (24)で形成するLPF
の時定数よ、!7T′が充分大きいため、第6図CとD
に示すように、振幅はR23・iCとなる。
増幅器22で増幅された信号は第6図Eに示すように0
とDの波形を差動増幅した波形e(破勝で示す)を振幅
制限した波形になっている。
すなわち、増幅器22のダイナミックレンジR38ic
lをオーバするため、リニア増幅されずに振幅制限され
る。
そこで本発明では、ICの入出力ビン2Bを接地する事
により、負荷電流tCを減少させ、増幅器22のダイナ
ミックレンジ内で信号を処理する回路構成にしている。
その動作を説明する。ICビン28が第4図に示すよう
にオープン状態の場合には抵抗24と抵抗25に発生す
る矩形波の振幅Voutは以下のようになる。
抵抗23の抵抗値R23,抵抗24の抵抗値R,24゜
抵抗29の抵抗値R29,抵抗30の抵抗値R30,抵
抗61の抵抗値R31,抵抗32の抵抗値R32,)ラ
ンジスタ33と34のベースとエミッタ+vlの電圧を
VBBとすると、 Vout =: R23弓り となる。IC内では R29/ R3o + R3t 
+R23/R32の比精度は尚いため、Voutはほぼ
一定値となる。
次にICピン28をアースに接地すると、上式において
、R3+ = 0となシこの時の振幅Vou 1はVo
ut = R23−iL となる。
式■や■から判るように、比精度のとれる抵抗23.2
4.29.30.31がIC内にあるために、V o 
u t(Vout ’ )がほぼ一定値になる事は注目
すべき事である−たとへは、抵抗29をICの外に設け
、抵抗値を変える事で、LLt−変化させて、Vou 
tを変える手は可能である。しかし、この場合にには、
抵抗29とIC内の抵抗23.2429.30.31の
間に相関関係がないため、Voutは、IC毎で異なる
という問題点がある。
次にICビン28をアースに接地した場合のタイミング
チャートを第7図に示す、第6図と異なる点は波形0.
Dの振幅がR23・t /Lであり、波形Eが振幅制限
されていない事である。
なお、ICビン28とアースの間に抵抗を直列に挿入し
、ICC低抵抗61並列にする事で、LLを変化させる
事も可能である。
第8図は本発明の他の実施例を示す。本実施例が第4図
の第1の実施例と異なる点は、乗算器4の出力間に、こ
れらの出力を結ぶ容量和と41を設けた点である。本実
施例は、前記紀1の実施例とほぼ同一の動作が行なわれ
るので、前記第1の実施例が有していた(a)〜(d)
の効果を有する。
なお、効果(C)に関するLPF’は抵抗2324およ
び容量40.41によ多形成されている。
〔発明の効果〕
以上、述べたように本発明では、広範囲の周波数に対応
出来、かつ外付は部品の少ないFM復調回路を構成出来
る。
【図面の簡単な説明】
第1図は従来のFed調回路のブロック図、第2図は従
来のFMS調回路を集積化した回路図、第3図は第2図
の主要部分の信号の波形図、第4図は本発明の実施例の
回路図、第5図、第6図、第7図は第4図の主要部分の
信号の波形図、第8図は本発明の他の実施例の回路図で
ある。 6・・・・・・パルス遅姑回路 4・・・・・・乗算器 25.26・・・・・・容量 2324・・・・・・抵抗 30、3111111.抵抗 28・・・・・・工0の入出力ビン 代理人弁理士 高 橋 明 夫 冨 1 図 j: 1] 第3図 X5図 萬に 図 第7図 D −−A(−一−7\−−7\−−−−−−−−へ〜
−−手続補正書(自発) 事件の表示 昭和59 年特許願第 78442 号発明の名称 F
M復詞回路 補正をする者 11i′lとの1麗 特許出願人 名 称 +510+1:1式会ンI (」 立 2!ソ
 イ乍 所代 理 人 ) ノ 補正の対象 BA細薔の発明の詳細な説明の欄補正の内
容 する。 5、 同ア15頁第6行のf c/LJをf i′cJ
に6I正する。 以上

Claims (1)

  1. 【特許請求の範囲】 第1および第6のトランジスタのコレクタと。 第1の集積化抵抗とを第1の接続点において接続し、第
    2および第4のトランジスタのコレクタと第1の集積化
    抵抗と同じ抵抗値を有する第2の集積化抵抗とを第2の
    接続点において接続し、該第1および第2の接続点より
    信号を取り出す差動形式の集積化乗算器と、該第1の接
    続点と基準電位間および該第2の接続点と該基準電位間
    または、該第1および第2の接続点間に接続された同一
    値を有する集積化容量と、該第1お−よび第2の接続点
    よシ取シ出した信号が供給される集積化差動増幅器を具
    備し、該信号を該集積化差動増幅器を構成する2つの差
    動トランジスタのそれぞれのベースに供給するようにし
    たFM′4I調回路において、上記第1および第2およ
    び第3および第4のトランジスタのコレクタ電流値 ンを有し、工0ピンの外付は抵抗値によシ、上記コレク
    タ電流値を可変出来る事を特徴とするFM復調回路。
JP59078442A 1984-04-20 1984-04-20 Fm復調回路 Pending JPS60223395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59078442A JPS60223395A (ja) 1984-04-20 1984-04-20 Fm復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59078442A JPS60223395A (ja) 1984-04-20 1984-04-20 Fm復調回路

Publications (1)

Publication Number Publication Date
JPS60223395A true JPS60223395A (ja) 1985-11-07

Family

ID=13662156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078442A Pending JPS60223395A (ja) 1984-04-20 1984-04-20 Fm復調回路

Country Status (1)

Country Link
JP (1) JPS60223395A (ja)

Similar Documents

Publication Publication Date Title
JPH0132566B2 (ja)
US4222012A (en) Amplifier device
US5355099A (en) Signal generating device
JPS60223395A (ja) Fm復調回路
US5323242A (en) Carrier signal generating circuit in video signal recording/reproducing apparatus
JPH0435923B2 (ja)
JPS6369314A (ja) Cmos回路を用いた可変遅延装置
US5150220A (en) Video signal-processing circuit for outputting a drop out signal superimposed on a correlation/noncorrelation signal
US4870511A (en) Device for demodulating a frequency-modulated signal
JP3204270B2 (ja) チューナ回路及びチューナ用ic
JPH08288747A (ja) 復調器回路
JP2998773B2 (ja) 高周波2逓倍回路
JPS6047678B2 (ja) サンプルホ−ルド回路
JP2833932B2 (ja) ノンリニアエンファシス回路
JP3184376B2 (ja) 周波数自動調整回路
JP2751294B2 (ja) 水晶電圧制御発振器
KR910008717Y1 (ko) 비데오 테이프 레코오더에서의 비선형 엠퍼시스 회로
EP0122632A2 (en) FM signal demodulation circuit
JPS6340896Y2 (ja)
JP3630742B2 (ja) 再生装置
JPH0444802B2 (ja)
JP2933752B2 (ja) 発振回路及びそれを用いたfm変調回路
US5138273A (en) FM demodulator
JPS606897Y2 (ja) 記録再生切換回路
JPS6336742Y2 (ja)