JPS60222946A - Check system of channel mounting - Google Patents
Check system of channel mountingInfo
- Publication number
- JPS60222946A JPS60222946A JP59079440A JP7944084A JPS60222946A JP S60222946 A JPS60222946 A JP S60222946A JP 59079440 A JP59079440 A JP 59079440A JP 7944084 A JP7944084 A JP 7944084A JP S60222946 A JPS60222946 A JP S60222946A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- control
- section
- input
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は処理システムにおけるチャネル装置の有無をチ
ェックするチャネル実装チェック方式に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a channel implementation check method for checking the presence or absence of a channel device in a processing system.
（ｂ） 従来技術と問題点
処理システムにおいて、入出力装置は、通常、チャネル
装置を介して処理装置に結ばれている。(b) Prior Art and Problems In processing systems, input/output devices are typically coupled to processing devices via channel devices.
このチャネル装置の１つに、各入出力装置毎に割付けら
れた制御チャネル群によって構成されるものがあり、こ
の制御チャネルは、それぞれ１枚のプリント板に収容さ
れた実装形態を採ることが多い。このような制御チャネ
ル群（プリント板）が実装された処理システムにおいて
、処理プログラム（Ｉ１０アクセス命令が含まれている
）の実行中に、或Ｉ１０にアクセス命令（例えばＲＥＡ
Ｄコマンド）が発せられた際、該Ｉ１０用の制御チャネ
ルのプリント板が無実装（実装忘れ）の場合には、チャ
ネル監視手段によりｌ！Ｊｔ１４が発せられる。One type of channel device is one that consists of a group of control channels assigned to each input/output device, and these control channels are often mounted on a single printed board. . In a processing system in which such a control channel group (printed board) is implemented, during execution of a processing program (including an I10 access instruction), an access instruction (for example, REA
D command) is issued, if the printed circuit board for the control channel for I10 is not mounted (forgot to be mounted), the channel monitoring means uses the l! Jt14 is issued.
このためシステム異常割込みが発生して、システムダウ
ンとなり、処理の続行が不能となる欠点があった。This has the disadvantage that a system abnormality interrupt occurs, causing the system to go down, making it impossible to continue processing.
（ｃ） 発明の目的
本発明は上記の欠点を解決するために々されたもので、
実装ミスによる処理中断を防止するチャネル実装チェッ
ク方式の提供を目的とする。(c) Purpose of the invention The present invention has been made to solve the above-mentioned drawbacks.
The purpose is to provide a channel implementation check method that prevents processing interruptions due to implementation errors.
（ｄ） 発明の構成
本発明は、入力部と、入出力装置と、入出力装置毎に設
けられたチャネル制御部と、処理装置とを有し、チャネ
ル制御部を処理装置と入出力装置との間に装着し、入出
力制御プログラムの作動により処理装置と入出力装置と
の間でデータの授受が行われる処理システムにおいて、
所定情報を設定する手段と、前記チャネル制御部の装着
の有無を示すフラグがチャネル別に設定されるテーブル
と、該テーブルに前記フラグを設定する手段と、前記チ
ャネル制御部からの応答の有無を監視する手段とを備え
、前記入力部より所定情報を入力したのち前記入出力制
御プログラムを作動せしめることにより、前記チャネル
制御部に作動指令を発し、該チャネル制御部から所定時
間を経ても応答信号が無いとき、前記所定情報が設定済
みの場合には、前記テーブルの該チャネル制御部の装着
無しを示すフラグを設定することを特徴とするチャネル
実装チェック方式である。以上のように本発明は、Ｉ１
０機種名と制御チャネル番号とが格納されたＩ１０管理
テーブルを用意し、システムの運用開始に先立って、Ｉ
１０制御プログラムを起動させて各Ｉ１０へＩ１０命令
を送り、無応答の制御チャネル番号を探し出して、Ｉ、
１０管理テーブルに記入しておく。この前処理により、
運用時におけるチャネル実装忘れによるシステムダウン
（システム異常割込の発生）の防止を図ったものである
。(d) Structure of the Invention The present invention includes an input section, an input/output device, a channel control section provided for each input/output device, and a processing device, and the channel control section is connected to the processing device and the input/output device. In a processing system in which data is exchanged between a processing device and an input/output device by the operation of an input/output control program,
means for setting predetermined information; a table in which a flag indicating whether or not the channel control section is installed is set for each channel; means for setting the flag in the table; and monitoring for the presence or absence of a response from the channel control section. and means for inputting predetermined information from the input section and then activating the input/output control program, thereby issuing an operation command to the channel control section, and causing the channel control section to issue a response signal even after a predetermined period of time has elapsed. This channel implementation check method is characterized in that if the predetermined information is not present and the predetermined information has been set, a flag indicating that the channel control unit is not installed in the table is set. As described above, the present invention provides I1
Prepare an I10 management table that stores the 0 model name and control channel number, and prepare the I10 management table that stores the model name and control channel number.
10 control program is started, sends an I10 command to each I10, finds the control channel number with no response, and
10 Fill in the management table. With this pretreatment,
This is intended to prevent system failure (occurrence of system abnormal interrupts) due to forgetting to install a channel during operation.
（ｅ） 発明の実施例
以下、本発明を図面によって説明する。図面は本発明の
一実施例を説明するブロック図である。(e) Examples of the invention The present invention will be explained below with reference to the drawings. The drawing is a block diagram illustrating an embodiment of the present invention.
図面における磁気ディスク装置ＤＫ、タイプライタＴＷ
及び磁気テープ装置ＭＴは、制御チャネルＣＨ］ ｌ
ＣＨ２及びＣＨｎに、それぞれ結ばれ、チャネル毎に用
意されたＩ１０制御プログラムＩＯＸ】〜１０Ｘｎによ
って、その動作が制御される。なお、制御チャネルＣＨ
Ｉ〜ＣＨｎけ、各々個別のプリント板ＰＴ＋〜ＰＴｎに
収容されており、このプリント板（ＰＴ＋〜ｐ’ｒｎ
）をプリント板実装部１に挿入することにより、制御チ
ャネル（ｃＨ１〜ＣＨｎ ）が共通バスＢ】及びＢ２に
結合される。Magnetic disk device DK and typewriter TW in the drawings
and the magnetic tape device MT has a control channel CH] l
It is connected to CH2 and CHn, and its operation is controlled by an I10 control program IOX~10Xn prepared for each channel. In addition, the control channel CH
I~CHn are housed in individual printed boards PT+~PTn, and these printed boards (PT+~p'rn
) into the printed circuit board mounting part 1, the control channels (cH1 to CHn) are coupled to the common buses B] and B2.
一方Ｉ１０管理用のテーブルＴには、ｎチャネル（チャ
ネル番号０１〜Ｃｎ ）全部に割付けられたデータを格
納しておく。すなわちテーブルＴの欄Ｌ１にはチャネル
番号（Ｃ）、欄Ｌ３にはＩｌｏの機種（例えばＭＴなど
）、そして４ｉｊｌ Ｌ４には、各Ｉ１０に対応するＩ
１０制御プログラム名（ＩＯＸ）を格納しておく。なお
欄Ｌ２はフラグ設定用の欄である。また実施例では、プ
リント板ＰＴ２は、プリント板実装部１に挿入されてい
ない（破線で図示）。On the other hand, the table T for I10 management stores data allocated to all n channels (channel numbers 01 to Cn). That is, column L1 of table T contains the channel number (C), column L3 contains the model of Ilo (for example, MT, etc.), and 4ijl L4 contains the Ilo corresponding to each I10.
10 control program name (IOX) is stored. Note that column L2 is a column for setting flags. Further, in the embodiment, the printed board PT2 is not inserted into the printed board mounting section 1 (illustrated by a broken line).
図面において、処理システムの運用に入る前に、オペレ
ータは、システムコンソール２がら、初期信号工を入力
する。この初期信号■はコンソール部３によってレジス
タ４にセットされる。次にオペレータが、システムコン
ソール２がら起動指令ＳＴを入力すると、この起動指令
ＳＴａコンソール部３により制御部５へ送られる。制御
部５は、この起動指令ＳＴを受けたとき、レジスタ４を
参照し、これに初期信号■がセットされていることを知
ると、ポインタ部６にポインタＰ２を設定すルト共に、
処理部７を起動する。なおポインタＰ２はテーブル処理
部８を指し示すポインタである。In the drawing, before starting operation of the processing system, an operator inputs initial signal settings from the system console 2. This initial signal ■ is set in the register 4 by the console section 3. Next, when the operator inputs a startup command ST from the system console 2, this startup command STa is sent to the control section 5 by the console section 3. When the control section 5 receives this activation command ST, it refers to the register 4, and when it learns that the initial signal ■ is set there, it sets the pointer P2 in the pointer section 6.
The processing section 7 is activated. Note that the pointer P2 is a pointer that points to the table processing section 8.
（通常、ポインタ部６には、ポインタＰ］がセントされ
ており、このポインタＰ］は割込処理部９を指し示すポ
インタである）。一方、起動された処理部７け、メモＩ
Ｊ １０内のＩ１０制御プログラム１１の実行を開始す
る。(Normally, a pointer P] is placed in the pointer section 6, and this pointer P] is a pointer pointing to the interrupt processing section 9). On the other hand, the activated processing unit 7, memo I
Execution of the I10 control program 11 in the J10 is started.
すなわち処理部７は、アドレスレジスタ１２内のアドレ
スデータ（初期状態ではＡｏ ）に基いて、メモリ１０
の工１０制御プログラム１１の実行を行う。メモリ１０
のアドレスＡｏの読出命令Ｒ】（制御チャネルＣＨ＋に
対するＩ１０起動命令）が、共通バス１３＋’に経て制
御チャネルＣＨＩへ送出される。実施例ではプリント板
ＰＴ＋は実装（挿入）されているので、制御チャネルＣ
Ｈ＋がらは、応答信号りを共通バスＢを経て監視部１３
へ送出する。That is, the processing unit 7 selects the memory 10 based on the address data in the address register 12 (Ao in the initial state).
The control program 11 is executed. memory 10
A read command R] at address Ao (I10 activation command for control channel CH+) is sent to control channel CHI via common bus 13+'. In the embodiment, since the printed circuit board PT+ is mounted (inserted), the control channel C
The H+ unit sends the response signal to the monitoring unit 13 via the common bus B.
Send to.
監視部１３けポインタ部６（ポインタＰ２ カ格納され
ている）を参照したのち、この応答信号Ｄ】を、テーブ
ル処理部８へ送出する。テーブル処理部８は、この応答
信号Ｄ】に基いて、テーブルＴのｌ’Ｊ］Ｌｚのチャネ
ル番号Ｃ１の項にフラグ「１」を設定する。フラグ設定
を終了したテーブル処理部８は、次に制御信号Ｆを加算
部１４へ送ってレジスタ１２内のデータ（Ａｏ）に加算
（ＡＯ＋１−＋Ａ１）を行い、得られたＡ】をレジスタ
１２へ送ってその値を更新せしめる。また制御信号Ｆが
処理部７へ送られて、フラグ設定終了が通知される。処
理部７は、レジスタ１２内のアドレスデータＡ１に基い
て、メモリ１０のアドレスＡ】のデータ、すなわち読取
命令Ｒ２２取出し、これをバスＢｔｉ経て制御チャネル
ＣＨ２に対して発する。既述のようにプリント板ＰＴ２
は実装されておらず、従って制御チャネルＣＨ２からの
応答はない。After referring to the pointer section 6 (in which pointer P2 is stored) of the monitoring section 13, the response signal D] is sent to the table processing section 8. Based on this response signal D], the table processing unit 8 sets a flag "1" in the column of the channel number C1 of l'J]Lz of the table T. After completing the flag setting, the table processing section 8 then sends the control signal F to the addition section 14 to add (AO+1-+A1) to the data (Ao) in the register 12, and send the obtained A] to the register 12. send it to update its value. Further, a control signal F is sent to the processing unit 7 to notify that the flag setting has been completed. Based on the address data A1 in the register 12, the processing unit 7 takes out the data at the address A] of the memory 10, that is, a read command R22, and issues this to the control channel CH2 via the bus Bti. As mentioned above, printed board PT2
is not implemented, so there is no response from control channel CH2.
監視部１３ば、所定時間を経ても応答信号（Ｄｌ）が得
られない場合、無応答信号Ｄ２をテーブル処理部８へ送
出する。テーブル処理部８は、テーブルＴにおける欄Ｌ
２のチャネル番号Ｃ２の項にフラグ「０」を設定したの
ち、制御信号Ｆを発する。If the monitoring unit 13 does not receive a response signal (Dl) after a predetermined period of time, it sends a non-response signal D2 to the table processing unit 8. The table processing unit 8 processes the column L in the table T.
After setting the flag "0" in the term of channel number C2 of 2, the control signal F is issued.
これによシ加算部１４が起動されてレジスタ１２の値が
Ａ１からＡ２に更新されると共に、処理部７にフラグ設
定終了が通知される。処理部７ば、上記と同様の制御を
繰返して、メモリ１０内のＩ１０制御プログラム１１を
実行する。なおＩ１０制御プログラムｌ０Ｘ１． ｌ０
Ｘ２・・・・・・のＷｌ 、 Ｗ２ はＷＡＩＴ命令で
ある。実行終了に伴いテーブルＴの欄Ｌ２のチャネル番
号Ｃ１−Ｃｎの各項には、プリント板（ＰＴ）の実装の
有無を示すフラグ情報が設定されることになる。なお終
結部１５は、レジスタ１２の値がＡｎになり且つ制御信
号Ｆｔ−受けたときに終結指令Ｅを処理部７へ送って終
了を通知すると共に、ポインタ部６のポインタＰ２をポ
インタＰ１に更新する。既述のように、このポインタ部
６にポインタＰＩがセットされているときは通常の場合
であシ、システムの運用時に、制御チャネル（ＣＨｌ−
ＣＨｎｌの応答信号が無い（タイムアウト）場合、監視
部１３は割込処理部９に割込信号２を送出する。割込処
理部９は、処理部７の動作を停止（システム真常割込）
せｔめる。As a result, the addition section 14 is activated and the value of the register 12 is updated from A1 to A2, and the processing section 7 is notified of the end of flag setting. The processing unit 7 executes the I10 control program 11 in the memory 10 by repeating the same control as described above. Note that the I10 control program l0X1. l0
Wl and W2 of X2... are WAIT instructions. Upon completion of execution, flag information indicating whether or not a printed board (PT) is mounted is set in each item of channel numbers C1 to Cn in column L2 of table T. Note that when the value of the register 12 becomes An and the control signal Ft- is received, the termination unit 15 sends a termination command E to the processing unit 7 to notify the termination, and updates the pointer P2 of the pointer unit 6 to the pointer P1. do. As mentioned above, when the pointer PI is set in the pointer section 6, this is not the case in normal cases, and when the system is operated, the control channel (CHl-
If there is no response signal from CHnl (timeout), the monitoring unit 13 sends an interrupt signal 2 to the interrupt processing unit 9. The interrupt processing unit 9 stops the operation of the processing unit 7 (system normal interrupt)
Get it.
以上の如く本発明は、システムの運用に先立ちＩ１０制
御プログラムを作動させることにより、制御チャネル（
プリント板）の実装の有靜をチェックしうるように図っ
たものである。この制御動作によ如、図面におけるテー
ブルＴには、全チャネルに亘るチェックデータ（フラグ
）が設定される。従ってプリント板（制御チャネル）が
、運用開始以前に着／脱されるときには、運用開始に先
立って、その着／脱が必ずチェックされるので、運用時
にシステムダウンを生ずる怖れがない。As described above, the present invention operates the control channel (
It is designed to check the integrity of the mounting on the printed circuit board (printed board). As a result of this control operation, check data (flags) covering all channels are set in table T in the drawing. Therefore, when a printed board (control channel) is attached/removed before the start of operation, the attachment/removal is always checked before the start of operation, so there is no risk of system failure during operation.
（ｆ） 発明の効果
以上のように本発明は、チャネルの実装状態を把握する
手段を有するので、システムの運用効率を向上すること
ができ、またＩｌｏの接続／切離しの際にも特にシステ
ム編集作業を必要としない利点を有する。(f) Effects of the Invention As described above, the present invention has a means for grasping the implementation status of channels, so it is possible to improve system operation efficiency, and also to improve the system operation efficiency especially when connecting/disconnecting Ilo. It has the advantage of not requiring any work.
図面は本発明の一実施例を説明するブロック図であり、
図中に用いた符号は次の通りである。
１はプリント板実装部、２はシステムコンソール、３は
コンソール部、４．１２はレジスタ、５は制御部、６は
ポインタ部、７は処理部、８はテーブル処理部、９は割
込処理部、１０はメモリ、１１はＩ１０制御ブロクラム
、１３は監視部、１４は加算部、１５は終結部、ＡＯＩ
ＡＩ、Ａ２はアドレス（データ）、Ｂ１１Ｂ２は共通バ
ス、Ｃ】、。
Ｃ２，Ｃｎはチャネル番号、ＣＨｌ、ＣＨ２１ＣＨｎは
制御チャネル、Ｄｌは応答信号、Ｄ−２は無応答信号、
ＤＫは磁気ディスク装置、Ｅは終結指令、Ｆは制御信号
、■は初期信号、ｌ０Ｘｔ ＋ ｌ０Ｘ２ ＋ １０Ｘ
ｎはＩ１０制御プログラム、ＭＴは磁気テープ装置、Ｐ
１１Ｐ２はポインタ、Ｐ Ｔ １ｒ Ｐ Ｔ ２１ Ｐ
Ｔ ｎはプリント板、Ｒ１，Ｒ２は読取命令、ＳＴは
起動指令、Ｔはテーブル、ＴＷはタイプライタ、Ｗｌ、
Ｗ２はＷＡ Ｉ Ｔ命令、Ｚは割込信号を示す。The drawing is a block diagram illustrating an embodiment of the present invention,
The symbols used in the figure are as follows. 1 is a printed board mounting section, 2 is a system console, 3 is a console section, 4.12 is a register, 5 is a control section, 6 is a pointer section, 7 is a processing section, 8 is a table processing section, 9 is an interrupt processing section , 10 is a memory, 11 is an I10 control block, 13 is a monitoring section, 14 is an addition section, 15 is a termination section, AOI
AI, A2 is address (data), B11B2 is common bus, C],. C2 and Cn are channel numbers, CHl and CH21CHn are control channels, Dl is a response signal, D-2 is a no response signal,
DK is a magnetic disk device, E is a termination command, F is a control signal, ■ is an initial signal, l0Xt + l0X2 + 10X
n is the I10 control program, MT is the magnetic tape device, P
11P2 is a pointer, P T 1r P T 21 P
T n is a printed board, R1 and R2 are reading commands, ST is a start command, T is a table, TW is a typewriter, Wl,
W2 indicates a WAIT command, and Z indicates an interrupt signal.
Claims (1)
ャネル制御部と、処理装置とを有し、チャネル制御部を
処理装置と入出力装置との間に装着し、入出力制御プロ
グラムの作動により処理装置と入出力装置との間でデー
タの授受が行われる処理システムにおいて、所定情報を
設定する手段と、前記チャネル制御部の装着の有無を示
すフラグがチャネル別に設定されるテーブルと、該テー
ブルに前記フラグを設定する手段と、前記チャネル制御
部からの応答の有無を監視する手段とを備え、前記入力
部より所定情報を入力したのち、前記入出力制御プログ
ラムを作動せしめることにより前記チャネル制御部に作
動指令を発し、該チャネル制御部から所定時間を経ても
応答信号が無いとき、前記所定情報が設定済みの場合に
は、前記テーブルの該チャネル制御部の装着無しを示す
フラグを設定すること・ト特徴とするチャネル実装チェ
ック方式。It has an input section, an input/output device, a channel control section provided for each input/output device, and a processing device, the channel control section is installed between the processing device and the input/output device, and the input/output control program In a processing system in which data is exchanged between a processing device and an input/output device by the operation of a processor, means for setting predetermined information, and a table in which a flag indicating whether or not the channel control unit is installed is set for each channel. , comprising means for setting the flag in the table and means for monitoring the presence or absence of a response from the channel control section, and after inputting predetermined information from the input section, by activating the input/output control program. When an operation command is issued to the channel control unit and there is no response signal from the channel control unit after a predetermined period of time, if the predetermined information has been set, a flag indicating that the channel control unit is not installed in the table; A channel implementation check method that is characterized by setting.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079440A JPS60222946A (en) | 1984-04-20 | 1984-04-20 | Check system of channel mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079440A JPS60222946A (en) | 1984-04-20 | 1984-04-20 | Check system of channel mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60222946A true JPS60222946A (en) | 1985-11-07 |
Family
ID=13689933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079440A Pending JPS60222946A (en) | 1984-04-20 | 1984-04-20 | Check system of channel mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222946A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229844A (en) * | 1988-07-20 | 1990-01-31 | Hokkaido Nippon Denki Software Kk | Interruption control system for input/output device |
| JPH0290255A (en) * | 1988-09-27 | 1990-03-29 | Nec Corp | Automatic recognition system for constitution of input/ output device |
| JPH0667934A (en) * | 1992-08-14 | 1994-03-11 | Nec Field Service Ltd | Abnormality detection system when system of computer starts |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5699502A (en) * | 1980-01-11 | 1981-08-10 | Hitachi Ltd | Logical process input/output control |
| JPS5776625A (en) * | 1980-10-31 | 1982-05-13 | Nec Corp | Queuing control system |
| JPS5791091A (en) * | 1980-11-27 | 1982-06-07 | Meisei Electric Co Ltd | Additional function data providing system |
| JPS58195227A (en) * | 1982-05-10 | 1983-11-14 | Fanuc Ltd | Confirming system of connection of interface |
-
1984
- 1984-04-20 JP JP59079440A patent/JPS60222946A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5699502A (en) * | 1980-01-11 | 1981-08-10 | Hitachi Ltd | Logical process input/output control |
| JPS5776625A (en) * | 1980-10-31 | 1982-05-13 | Nec Corp | Queuing control system |
| JPS5791091A (en) * | 1980-11-27 | 1982-06-07 | Meisei Electric Co Ltd | Additional function data providing system |
| JPS58195227A (en) * | 1982-05-10 | 1983-11-14 | Fanuc Ltd | Confirming system of connection of interface |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229844A (en) * | 1988-07-20 | 1990-01-31 | Hokkaido Nippon Denki Software Kk | Interruption control system for input/output device |
| JPH0290255A (en) * | 1988-09-27 | 1990-03-29 | Nec Corp | Automatic recognition system for constitution of input/ output device |
| JPH0667934A (en) * | 1992-08-14 | 1994-03-11 | Nec Field Service Ltd | Abnormality detection system when system of computer starts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3916177A (en) | Remote entry diagnostic and verification procedure apparatus for a data processing unit | |
| JPS644216B2 (en) | ||
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| JPH02220164A (en) | Input/output control processing delaying apparatus | |
| JPS60222946A (en) | Check system of channel mounting | |
| EP0206657B1 (en) | Apparatus for input/output notification to a processor | |
| JPS6324440A (en) | System managing apparatus for multiplex processor system | |
| US5761482A (en) | Emulation apparatus | |
| JPH07151832A (en) | Microcontroller-type integrated circuit having static memoryfor storing inclusive program especially for test, test station and applicable manufacture thereof | |
| US6185700B1 (en) | Method and device for evaluating a program | |
| KR19980019215A (en) | Microcomputer with self-diagnostic unit | |
| JPS6247759A (en) | Automatic line trace processing system | |
| JPS6132158A (en) | Address setting circuit of common bus | |
| JPS59226919A (en) | Operation system of information processing system | |
| JP3099355B2 (en) | I / O processor | |
| JPH0877113A (en) | Multiprocessor system and its start method | |
| JP2757054B2 (en) | Peripheral device usage confirmation method for information processing equipment | |
| JP3482788B2 (en) | Failure diagnosis method | |
| JPH06103098A (en) | Information processor | |
| JPH06266630A (en) | Input/output controller with trace function | |
| JPS63147243A (en) | Method for monitoring trace information for multi-processor system | |
| JPH1021114A (en) | Method for debugging incorporated-type data processor and debugging card therefor | |
| JPH0784933A (en) | Input/output control board | |
| JPH02140826A (en) | Controller | |
| JPS62163101A (en) | Elevator controller |