JPS60217688A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS60217688A JPS60217688A JP7285184A JP7285184A JPS60217688A JP S60217688 A JPS60217688 A JP S60217688A JP 7285184 A JP7285184 A JP 7285184A JP 7285184 A JP7285184 A JP 7285184A JP S60217688 A JPS60217688 A JP S60217688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor laser
- impurity concentration
- blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体レーザ素子、特Ｋ、埋め込みへテロ構造
（Ｂ Ｈ； ｂｎ、ｒｉｅｄ −ｈｅｔｅｒｏ ５ｔｒ
ｕｃｔｕｒｅ）の半導体レーザ素子に関する。
（Ｂ Ｈ； ｂｎ、ｒｉｅｄ −ｈｅｔｅｒｏ ５ｔｒ
ｕｃｔｕｒｅ）の半導体レーザ素子に関する。
光通信用光源あるいはディジタルオーディオディスク、
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、デ
ィジタルオーディオディスク、ビデオディスク等の情報
処理装置用光源については、日経エレクトロニクス、１
９８１年、９月１４日号、１３８〜１５１頁における伐
木、西村による１オーデイオ・ディスクの要求に応える
半導体レーザー“と題する文献において論じられている
。ところで、本出願人は、たとえば、日立評論、Ｖｏｌ
、６５ 、Ｎｏ、１０（１９８３年）。
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、デ
ィジタルオーディオディスク、ビデオディスク等の情報
処理装置用光源については、日経エレクトロニクス、１
９８１年、９月１４日号、１３８〜１５１頁における伐
木、西村による１オーデイオ・ディスクの要求に応える
半導体レーザー“と題する文献において論じられている
。ところで、本出願人は、たとえば、日立評論、Ｖｏｌ
、６５ 、Ｎｏ、１０（１９８３年）。
３９頁〜４８頁における平尾、相木等による１光通信用
半導体レーザおよび“情報処理用半導体レーザにも記載
されているようＫ、光通信・情報処理用半導体レーザ素
子として、ＢＨ型半導体レーザ素子を開発している。
半導体レーザおよび“情報処理用半導体レーザにも記載
されているようＫ、光通信・情報処理用半導体レーザ素
子として、ＢＨ型半導体レーザ素子を開発している。
この半導体レーザ素子は光通信用の半導体レーザ素子の
場合には、ＩｎＧａＡｓＰ 系の化合物半導体で構成さ
れ、情報処理用の半導体レーザ素子の場合には、Ｇａ
Ａ Ｉ Ａ Ｓ系の化合物半導体で構成され工いる。そ
して、その構造はいずれも略同−となっている。
場合には、ＩｎＧａＡｓＰ 系の化合物半導体で構成さ
れ、情報処理用の半導体レーザ素子の場合には、Ｇａ
Ａ Ｉ Ａ Ｓ系の化合物半導体で構成され工いる。そ
して、その構造はいずれも略同−となっている。
ここで、ＩｎＧａＡｓＰ系の半導体レーザ素子（レーザ
チップ）について、簡単に説明する。レーザチップは第
１図に示すような構造となっている。
チップ）について、簡単に説明する。レーザチップは第
１図に示すような構造となっている。
すなわち、レーザチップはｎ形のＩｎ（インジウム）−
Ｐ（燐）の基板１の主面〔上面： （１００）結晶面〕
にｎ形ＩｎＰからなるバッファ層２゜Ｉｎ−Ｇａ（ガリ
ウム）−Ａｓ（砒素）−ｐかもなる活性層３．ｐ形Ｉｎ
Ｐからなるり２ラド層４゜ｐ形ＩｎＧａＡｓＰからなる
キャップ層５を順次形成した多層成長層がストライブ状
に形成されている。
Ｐ（燐）の基板１の主面〔上面： （１００）結晶面〕
にｎ形ＩｎＰからなるバッファ層２゜Ｉｎ−Ｇａ（ガリ
ウム）−Ａｓ（砒素）−ｐかもなる活性層３．ｐ形Ｉｎ
Ｐからなるり２ラド層４゜ｐ形ＩｎＧａＡｓＰからなる
キャップ層５を順次形成した多層成長層がストライブ状
に形成されている。
この多層成長は断面形状が逆三角形となり、いわゆる逆
メサ構造となるとともに、この逆メサ構造の側面は（１
１１）結晶面となり、Ｉｎが現れる面となっている。ま
た、この逆メサ面部分の下端から下方の部分は緩やか忙
広がる順メサ構造となっている。また、この多層成長層
の両側にはｐ形のＩｎＰかもなるブロッキング層６．ｎ
形のＩｎＰからなる塘め込み層７ 、 ＩｎＧａＡａＰ
からなるキャップ層８が積層状態で埋め込まれている。
メサ構造となるとともに、この逆メサ構造の側面は（１
１１）結晶面となり、Ｉｎが現れる面となっている。ま
た、この逆メサ面部分の下端から下方の部分は緩やか忙
広がる順メサ構造となっている。また、この多層成長層
の両側にはｐ形のＩｎＰかもなるブロッキング層６．ｎ
形のＩｎＰからなる塘め込み層７ 、 ＩｎＧａＡａＰ
からなるキャップ層８が積層状態で埋め込まれている。
また、多層成長層の電極コンタクト領域を除く基板１の
主面側は絶縁膜９で被われている。そして、基板１の主
面側にはアノード電極１ｏが、基板１の裏面にはカソー
ド電極１１がそれぞれ設けられている。これら電極はそ
れぞれ全系電極となっている。
主面側は絶縁膜９で被われている。そして、基板１の主
面側にはアノード電極１ｏが、基板１の裏面にはカソー
ド電極１１がそれぞれ設けられている。これら電極はそ
れぞれ全系電極となっている。
なお、前記キャップ層８およびクラッド層４０表層部分
忙は亜鉛（Ｚｎ）が拡散されてｐ＋形の亜鉛拡散領域か
らなるオーミックΦコンタクト層１２（点点が施されて
いる領域）が設けられている。
忙は亜鉛（Ｚｎ）が拡散されてｐ＋形の亜鉛拡散領域か
らなるオーミックΦコンタクト層１２（点点が施されて
いる領域）が設けられている。
ところで、このよ５なレーザチップは、ときとして駆動
電流および閂電流値の増大による特性不良が発生し、か
つこの原因が埋め込み成長層を経由するリーク電流の発
生にあるということが本発明者によってあきらかにされ
た。
電流および閂電流値の増大による特性不良が発生し、か
つこの原因が埋め込み成長層を経由するリーク電流の発
生にあるということが本発明者によってあきらかにされ
た。
すなわち、このレーザチップは第２図の要部断面図に示
されるように、多層成長層に順バイアスを印可してレー
ザ発振させた場合、電流αはキャップ層５．クラッド層
４．活性層３．バッファ層２、基板１と順次流れる。し
かし、活性層３の側部にはクラッド層４と同導電形のバ
ッファ層２および基板１に接している。また、ブロッキ
ング層６と接するバッファ層２および基板１との界面は
エツチング面忙埋め込み成長層を形成させること忙よっ
て形成されるため、その接合性は必ずしも良いとは言え
ないと思え、たとえば、立ち上がり電圧（ｐｎ接合をバ
イアスしたときバイアスに比例した電流が流れ出す最小
電圧）は、クラッド層４、活性層３．バッファ層２．に
おける立ち上がり電圧の０，９ｖよりも僅かに高い１．
３■となる。
されるように、多層成長層に順バイアスを印可してレー
ザ発振させた場合、電流αはキャップ層５．クラッド層
４．活性層３．バッファ層２、基板１と順次流れる。し
かし、活性層３の側部にはクラッド層４と同導電形のバ
ッファ層２および基板１に接している。また、ブロッキ
ング層６と接するバッファ層２および基板１との界面は
エツチング面忙埋め込み成長層を形成させること忙よっ
て形成されるため、その接合性は必ずしも良いとは言え
ないと思え、たとえば、立ち上がり電圧（ｐｎ接合をバ
イアスしたときバイアスに比例した電流が流れ出す最小
電圧）は、クラッド層４、活性層３．バッファ層２．に
おける立ち上がり電圧の０，９ｖよりも僅かに高い１．
３■となる。
この結果、電流の一部はり２ラド層４．ブロッキング層
６．バッファ層２と活性層３を迂回するような洩れ電流
すとなって流れる。
６．バッファ層２と活性層３を迂回するような洩れ電流
すとなって流れる。
一方、レーザ光出力を一定にするように電圧（電ｍ＞を
調整する場合忙おいて、り２ラド層４と埋め込み層７と
の界面が劣化し、クラッド層４から埋め込み層７へ洩れ
電流Ｃが発生することも判明した。界面の劣化はＥＢＩ
Ｃ解析によるダークエリアの発生として認められた。こ
れは界面がエツチング面上Ｉ／ｃ埋め込み層を形成する
ことによって形成された結果であり、メサエッチング時
に使用されたプロメタノールによるエツチング後の洗浄
忙よってもイオン等が残留したり、表面が酸化したり、
あるいは埋め込み層成長時の界面部分での結晶成長状態
が良好でないこと等忙よるものと推察される。
調整する場合忙おいて、り２ラド層４と埋め込み層７と
の界面が劣化し、クラッド層４から埋め込み層７へ洩れ
電流Ｃが発生することも判明した。界面の劣化はＥＢＩ
Ｃ解析によるダークエリアの発生として認められた。こ
れは界面がエツチング面上Ｉ／ｃ埋め込み層を形成する
ことによって形成された結果であり、メサエッチング時
に使用されたプロメタノールによるエツチング後の洗浄
忙よってもイオン等が残留したり、表面が酸化したり、
あるいは埋め込み層成長時の界面部分での結晶成長状態
が良好でないこと等忙よるものと推察される。
また、埋め込み層７の表層部分にオーミック・コンタク
ト層１２が延在している結果、オーミックｅコンタクト
層１２０周縁（フロント）から埋め込み層７．ブロクキ
ング層６．バッファ層２゜基板１と洩れ電流ｄが流れる
ことも判明した。
ト層１２が延在している結果、オーミックｅコンタクト
層１２０周縁（フロント）から埋め込み層７．ブロクキ
ング層６．バッファ層２゜基板１と洩れ電流ｄが流れる
ことも判明した。
このように、活性［３を迂回する洩れＭｔ流す。
ｃ、ｄの発生および増大によって、閾電流値（工ｔｈ
）が大きくなったり、あるいは動作電流が増大する。ま
た、洩れ電流の増大によって理め込み層７とブロッキン
グ層６との間の耐圧は低下し、最終的にはクラッド層４
．埋め込み層７．ブロッキング層６．バッファ層２と大
きな洩れ電流が流れ、光出力は急激に低下する。さらに
、光出力を一定に維持する場合について考えてみると、
洩れ電流の発生によって駆動電流が増大し、駆動電流の
増大かさら九発熱量の増大を招き光出力を低下させるこ
と忙なる。そして、所望の光出力に到達させるように駆
動電流を増大させていくと、活性層圧おける電流密度が
大幅に増大し【活性層は劣化してしまう。このようなこ
とから、洩れ電流の発生。
）が大きくなったり、あるいは動作電流が増大する。ま
た、洩れ電流の増大によって理め込み層７とブロッキン
グ層６との間の耐圧は低下し、最終的にはクラッド層４
．埋め込み層７．ブロッキング層６．バッファ層２と大
きな洩れ電流が流れ、光出力は急激に低下する。さらに
、光出力を一定に維持する場合について考えてみると、
洩れ電流の発生によって駆動電流が増大し、駆動電流の
増大かさら九発熱量の増大を招き光出力を低下させるこ
と忙なる。そして、所望の光出力に到達させるように駆
動電流を増大させていくと、活性層圧おける電流密度が
大幅に増大し【活性層は劣化してしまう。このようなこ
とから、洩れ電流の発生。
耐圧の劣化は光出方向上にとって好ましくない。
本発明は前記Ｃおよびｄの洩れ電流低減化を図った半導
体レーザ素子に関する。
体レーザ素子に関する。
本発明の目的は洩れ電流が少ない半導体レーザ素子を提
供することにある。
供することにある。
本発明の他の目的は閾電流値および駆動電流が小さい半
導体レーザ素子を提供することにある。
導体レーザ素子を提供することにある。
本発明の他の目的は温度特性が良好な半導体レーザ素子
を提供することにある。
を提供することにある。
本発明の他の目的は寿命の長い半導体レーザ素子を提供
することにある。
することにある。
本発明の他の目的は高出力化が達成てきる半導体レーザ
素子を提供すること忙ある。
素子を提供すること忙ある。
本発明の前記ならびＫそのｉｔかの目的と新規な特徴は
、本明細書の記述および添付図面からあきらかになるて
あろう。
、本明細書の記述および添付図面からあきらかになるて
あろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のＢＨ型半導体レーザ素子は、活性層
の両側に延在するブロッキング層の上部に設けられた埋
め込み層は、二層構造となっていて、ブロッキング層忙
接する下層は不純物濃度がたとえば、Ｉ Ｘ １０”
ａ ｔｏｍｓ ｅｃｍ−”となって埋め込み層の製造時
ｐ形反転しない濃度となり、上層は不純物濃度が１０”
ａ ｔ ｏｍｓ・ｃｍ台となって高抵抗層となり電流
が流れ難くしであることから、オーミックコンタクト層
およびクラッド層上部から埋め込み層を経由し【流れよ
うとする洩れ電流は、埋め込み層の上層の高抵抗層に阻
まれる結果、その洩れ電流量は極めて小さくなる。した
がって、本発明による半導体レーザ素子は洩れ電流が低
減できることにより、關電流値の低減化。
の両側に延在するブロッキング層の上部に設けられた埋
め込み層は、二層構造となっていて、ブロッキング層忙
接する下層は不純物濃度がたとえば、Ｉ Ｘ １０”
ａ ｔｏｍｓ ｅｃｍ−”となって埋め込み層の製造時
ｐ形反転しない濃度となり、上層は不純物濃度が１０”
ａ ｔ ｏｍｓ・ｃｍ台となって高抵抗層となり電流
が流れ難くしであることから、オーミックコンタクト層
およびクラッド層上部から埋め込み層を経由し【流れよ
うとする洩れ電流は、埋め込み層の上層の高抵抗層に阻
まれる結果、その洩れ電流量は極めて小さくなる。した
がって、本発明による半導体レーザ素子は洩れ電流が低
減できることにより、關電流値の低減化。
駆動電流の低減化、温度特性の向上、高出方化が達成で
き、特性の良好な半導体レーザ素子の高歩留製造および
低コスト化が図れる。
き、特性の良好な半導体レーザ素子の高歩留製造および
低コスト化が図れる。
第３図は本発明の一実施例によるＢＨ型半導体レーザ素
子を示す断面図、第４図〜第８図は同じ＜ＢＨ型半導体
レーザ素子の各製造工程におけるワークであるウェハを
示す図であって、第４図はウェハの断面図、第５図はメ
サエッチングが施されたウェハの断面図、第６図は埋め
込み成長処理が施されたウェハの断面図、第７図はオー
ミックコンタクト層が形成された状態のウェハを示す断
面図、第８図は電極形成処理が施されたウェハの断面図
である。
子を示す断面図、第４図〜第８図は同じ＜ＢＨ型半導体
レーザ素子の各製造工程におけるワークであるウェハを
示す図であって、第４図はウェハの断面図、第５図はメ
サエッチングが施されたウェハの断面図、第６図は埋め
込み成長処理が施されたウェハの断面図、第７図はオー
ミックコンタクト層が形成された状態のウェハを示す断
面図、第８図は電極形成処理が施されたウェハの断面図
である。
この実施例におけるＢＨ型半導体レーザ素子（以下、単
化レーザチップとも称する。）は、第３図に示されるよ
うな構造となっていて、第４図〜第８図に示す各製造工
程を経て製造される。
化レーザチップとも称する。）は、第３図に示されるよ
うな構造となっていて、第４図〜第８図に示す各製造工
程を経て製造される。
つぎ忙、レーザチップの構造をその製造工程を追うこと
によって説明する。
によって説明する。
レーザチップの製造忙際しては、最初に第４図に示され
るよう罠、化合物半導体薄板（ウェハ）１３が用意され
る。このウェハ１３はｎ形ＩｎＰの基板ｌと、この基板
１の（１００）結晶面上に液相エピタキシャル法によっ
て順次形成されたｎ−形ＩｎＰ のバッファ層２ 、
ＩｎＧａＡｓＰの活性層ａ、ｐ形のＩｎＰ のクラッド
層４ 、 ＩｎＧａＡｓＰのキャップ層５とによる多層
成長層１４と、からなり、バッファ層２．活性層３．り
２ラド層４とＫよっズダプルへテロ接合構造を構成して
いる（活性層３の上下積層界面との間にヘテロ接合が形
成される。）。前記基板１は２００μｍ前後の厚さとな
り、活性層３は０．１５μｍ１ノ（７７７層２およびク
ラッド層４は３μｍｎ程度、キャップ層５は０．２μｍ
の厚さとなっている。
るよう罠、化合物半導体薄板（ウェハ）１３が用意され
る。このウェハ１３はｎ形ＩｎＰの基板ｌと、この基板
１の（１００）結晶面上に液相エピタキシャル法によっ
て順次形成されたｎ−形ＩｎＰ のバッファ層２ 、
ＩｎＧａＡｓＰの活性層ａ、ｐ形のＩｎＰ のクラッド
層４ 、 ＩｎＧａＡｓＰのキャップ層５とによる多層
成長層１４と、からなり、バッファ層２．活性層３．り
２ラド層４とＫよっズダプルへテロ接合構造を構成して
いる（活性層３の上下積層界面との間にヘテロ接合が形
成される。）。前記基板１は２００μｍ前後の厚さとな
り、活性層３は０．１５μｍ１ノ（７７７層２およびク
ラッド層４は３μｍｎ程度、キャップ層５は０．２μｍ
の厚さとなっている。
つぎに、第５図に示すよ５＆Ｃ，ウエノ・１３の主面（
上面）ＫＣＶＤ（化学気相堆積）法で絶縁膜（ＳｉＯ＊
）が形成されるとともに、ホトリソグラフィによりこの
絶縁膜は部分的に除去され、＜１１０＞骨間方向と平行
に幅５〜６μｍの多数のストライプ状のマスク１５が形
成される。その後、このウェハ１３のマスク１５から露
出する半導体層はプロメタノール等のエツチング液でエ
ツチングされる。エツチングはバッファ層２の途中に達
するよさに行われる。前記マスク１５忙被われた活性層
３から上方部分は異方性エツチングの結果、その断面が
逆三角形となる逆メサ部となり結晶の＜１１０＞方向化
石っエストライブ状に残留し、かつ、活性層３から下方
は放物線を描くような順メサ部となっている。なお、各
マスク間隔はおよそ４００μｍとなっている。
上面）ＫＣＶＤ（化学気相堆積）法で絶縁膜（ＳｉＯ＊
）が形成されるとともに、ホトリソグラフィによりこの
絶縁膜は部分的に除去され、＜１１０＞骨間方向と平行
に幅５〜６μｍの多数のストライプ状のマスク１５が形
成される。その後、このウェハ１３のマスク１５から露
出する半導体層はプロメタノール等のエツチング液でエ
ツチングされる。エツチングはバッファ層２の途中に達
するよさに行われる。前記マスク１５忙被われた活性層
３から上方部分は異方性エツチングの結果、その断面が
逆三角形となる逆メサ部となり結晶の＜１１０＞方向化
石っエストライブ状に残留し、かつ、活性層３から下方
は放物線を描くような順メサ部となっている。なお、各
マスク間隔はおよそ４００μｍとなっている。
つぎに、第６図に示すよう忙、エツチングによって窪ん
だ部分にはｐ形ＩｎＰ のブロッキング層６、ｎ形Ｉｎ
Ｐ の埋め込み下層１６およびｎ−形ＩｎＰ の埋め込
み上層１７からなる埋め込み層７゜ＩｎＧａＡｓＰのキ
ャップ層８が順次連続液相エピタキシャル法によって埋
め込まれる。前記ブロッキング層６は０．８μｍ程度の
厚さで不純物濃度がたとえば、Ｉ Ｘ １０”ａｔｏｍ
ｓｅｃｒｉ”となっ”Ｃいる。また、ブロッキング層６
との間にｐｎ接合を構成するよ５に設けられる埋め込み
下層１６は不純物濃度がたとえば、２ Ｘ ｌ Ｏ”ａ
ｔｏｍｓｓｃｍ’″となり、埋め込み上層１７およびキ
ャップ層８の形成時ｐ形反転しない濃度および厚さとな
っている。埋め込み下層１６の厚さとしては、製造時の
ばらつきを考慮して、たとえば、０．５μｍの厚さとな
り、常に所望厚さの埋め込み下層１６が形成されるよう
になっている。また、キャップ層８は０．２μｍ程度の
厚さになっている。したがって、埋め込み上層１７は２
μｍ１ｉＰＪ！度のＪ￥さとなり、埋め込みエピタキシ
ャル層全体でエツチングによって窪んだ部分を埋めるよ
うになっ工いる。さらに、前記埋め込み上層１７の不純
物鏝度は洩れ１！流が流れ難くなるように、たとえば、
ｔ ｏ ａｔｏｍｓ＠ｃｍ 台となり、高抵抗層となっ
ている。
だ部分にはｐ形ＩｎＰ のブロッキング層６、ｎ形Ｉｎ
Ｐ の埋め込み下層１６およびｎ−形ＩｎＰ の埋め込
み上層１７からなる埋め込み層７゜ＩｎＧａＡｓＰのキ
ャップ層８が順次連続液相エピタキシャル法によって埋
め込まれる。前記ブロッキング層６は０．８μｍ程度の
厚さで不純物濃度がたとえば、Ｉ Ｘ １０”ａｔｏｍ
ｓｅｃｒｉ”となっ”Ｃいる。また、ブロッキング層６
との間にｐｎ接合を構成するよ５に設けられる埋め込み
下層１６は不純物濃度がたとえば、２ Ｘ ｌ Ｏ”ａ
ｔｏｍｓｓｃｍ’″となり、埋め込み上層１７およびキ
ャップ層８の形成時ｐ形反転しない濃度および厚さとな
っている。埋め込み下層１６の厚さとしては、製造時の
ばらつきを考慮して、たとえば、０．５μｍの厚さとな
り、常に所望厚さの埋め込み下層１６が形成されるよう
になっている。また、キャップ層８は０．２μｍ程度の
厚さになっている。したがって、埋め込み上層１７は２
μｍ１ｉＰＪ！度のＪ￥さとなり、埋め込みエピタキシ
ャル層全体でエツチングによって窪んだ部分を埋めるよ
うになっ工いる。さらに、前記埋め込み上層１７の不純
物鏝度は洩れ１！流が流れ難くなるように、たとえば、
ｔ ｏ ａｔｏｍｓ＠ｃｍ 台となり、高抵抗層となっ
ている。
このように、埋め込み上層１７を設けることによって、
この埋め込み上層１７に接するクラッド層４およびオー
ミックコンタクト層１２からの埋め込み上層１７を通っ
て埋め込み下層１６．ブロッキング層６．バッファ層２
に至る洩れ電流の発生は殆どなくなる。
この埋め込み上層１７に接するクラッド層４およびオー
ミックコンタクト層１２からの埋め込み上層１７を通っ
て埋め込み下層１６．ブロッキング層６．バッファ層２
に至る洩れ電流の発生は殆どなくなる。
つぎ忙、ウェハ１３上のマスク１５は除去され、その後
、第７図に示されるように、再びウェハ１３の主面には
ＳｔＯ，等からなる絶縁膜９が部分形成される。この絶
縁膜９は、同図に示されるように、活性層３に対応する
部分和は形成されない。そこで、この絶縁膜９をマスク
として亜鉛（Ｚｎ）がウェハ１３の主面に拡散され、ク
ラッド層４の途中深さに達する亜鉛拡散領域からなるオ
ーミックコンタクト層１２（点点が施されている領域）
が形成される。このオーミックコンタクト層１２はコン
タクト電極のオーミック層になることがら、埋め込み）
ｆＪ ７を通る洩れ電流の電流量の低減のため、オーミ
ックコンタクト層１２は電気抵抗が大きい前記埋め込み
上層１７内匠位置し、電気抵抗が小さい埋め込み下層１
６には到達しないようになっている。
、第７図に示されるように、再びウェハ１３の主面には
ＳｔＯ，等からなる絶縁膜９が部分形成される。この絶
縁膜９は、同図に示されるように、活性層３に対応する
部分和は形成されない。そこで、この絶縁膜９をマスク
として亜鉛（Ｚｎ）がウェハ１３の主面に拡散され、ク
ラッド層４の途中深さに達する亜鉛拡散領域からなるオ
ーミックコンタクト層１２（点点が施されている領域）
が形成される。このオーミックコンタクト層１２はコン
タクト電極のオーミック層になることがら、埋め込み）
ｆＪ ７を通る洩れ電流の電流量の低減のため、オーミ
ックコンタクト層１２は電気抵抗が大きい前記埋め込み
上層１７内匠位置し、電気抵抗が小さい埋め込み下層１
６には到達しないようになっている。
つぎに、ウェハ１３の裏面はエツチングされ、ウェハ１
３の全体の厚さは１００μｍ程度とされる。その後、第
８図に示されるよ５ＩＣ，このウェハ１３の主面にはア
ノード電極１ｏが、裏面にはカソード電極１１がそれぞ
れ設けられる。アノード電極ｌＯはＣｒ ／ Ａ ｕ
、カソード電極１１はＡｕＧｅＮｉ ／ Ｐ ｄ ／
Ａ ｕとなり、いずれも蒸着アロイ法によって形成され
ている。
３の全体の厚さは１００μｍ程度とされる。その後、第
８図に示されるよ５ＩＣ，このウェハ１３の主面にはア
ノード電極１ｏが、裏面にはカソード電極１１がそれぞ
れ設けられる。アノード電極ｌＯはＣｒ ／ Ａ ｕ
、カソード電極１１はＡｕＧｅＮｉ ／ Ｐ ｄ ／
Ａ ｕとなり、いずれも蒸着アロイ法によって形成され
ている。
つぎに、このようなウェハ１３は骨間２分断が行われ、
第３図に示されるようなレーザチップが多数形成される
。レーザチップの寸法はたとえば、幅が４００μｍ、長
さが３００μｍ、高さが１００μｍとなっている。この
レーザチップは、アノード電極１０およびカソード電極
１１に所定電圧が印加されると、３００ Ｊｉｍの長さ
の活性層端面（ミラー面）からレーザ光を発振する。な
お、このレーザチップはアノード電極１０を介し、ある
いはカソード電極１１を介して支持板に固定されて使用
される。
第３図に示されるようなレーザチップが多数形成される
。レーザチップの寸法はたとえば、幅が４００μｍ、長
さが３００μｍ、高さが１００μｍとなっている。この
レーザチップは、アノード電極１０およびカソード電極
１１に所定電圧が印加されると、３００ Ｊｉｍの長さ
の活性層端面（ミラー面）からレーザ光を発振する。な
お、このレーザチップはアノード電極１０を介し、ある
いはカソード電極１１を介して支持板に固定されて使用
される。
１、本発明のＢＨ型半導体レーザ素子は、埋め込み層７
の上部は電気抵抗が太きい埋め込み上層１７となってい
て、オーミックコンタクト層１２はこの埋め込み上層１
７に接していることから、オーミックコンタクト層１２
から埋め込み上層１７を通り、埋め込み下層１６．ブロ
ッキング層６、バッファ層２に至る洩れ電流の発生は防
止できるという効果が得られる。
の上部は電気抵抗が太きい埋め込み上層１７となってい
て、オーミックコンタクト層１２はこの埋め込み上層１
７に接していることから、オーミックコンタクト層１２
から埋め込み上層１７を通り、埋め込み下層１６．ブロ
ッキング層６、バッファ層２に至る洩れ電流の発生は防
止できるという効果が得られる。
２ 本発明のＢＨ型半導体レーザ素子は、埋め込み層７
の上部は電気抵抗が太きい埋め込み上層１７となってい
て、オーミックコンタクト層１２の下方のクラッド層４
部分はこの埋め込み上層１７に接していることから、こ
の接しているり２ラド層４部分から埋め込み上層１７を
通り、埋め込み下層１６．ブロッキング層６．バッファ
層２に至る洩れ電流の発生は防止できるため、クラッド
層４から埋め込み層７を経由する洩れ電流の電流量を軽
減できるという効果が得られる。
の上部は電気抵抗が太きい埋め込み上層１７となってい
て、オーミックコンタクト層１２の下方のクラッド層４
部分はこの埋め込み上層１７に接していることから、こ
の接しているり２ラド層４部分から埋め込み上層１７を
通り、埋め込み下層１６．ブロッキング層６．バッファ
層２に至る洩れ電流の発生は防止できるため、クラッド
層４から埋め込み層７を経由する洩れ電流の電流量を軽
減できるという効果が得られる。
８、上記１および２から、本発明の半導体レーザ素子は
洩れ電流が極めて小さいことから、闇′ＦＩｌ流値およ
び駆動電流が小さくでき高性能な半導体レーザ素子を提
供することができるという効果が得られる。
洩れ電流が極めて小さいことから、闇′ＦＩｌ流値およ
び駆動電流が小さくでき高性能な半導体レーザ素子を提
供することができるという効果が得られる。
４、本発明の半導体レーザ素子は、使用時駆動電流が小
さくてすむことから発熱量が少なく、寿命も長くなると
いう効果が得られる。
さくてすむことから発熱量が少なく、寿命も長くなると
いう効果が得られる。
５、本発明の半導体レーザ素子は、開電流値および駆動
電流が小さいことから温度特性が良好となり、高出力化
も可能となるという効果が得られる。
電流が小さいことから温度特性が良好となり、高出力化
も可能となるという効果が得られる。
６、本発明の半導体レーザ素子は洩れ電流量の大きい不
良品の発生を低減できることから、製造歩留りの向上が
図れるといり効果が得られる。
良品の発生を低減できることから、製造歩留りの向上が
図れるといり効果が得られる。
７、上記３〜６により、半導体レーザ素子のスクリーニ
ング歩留り向上が図れるため、半導体レーザ素子の製造
コストの低減が達成できるという効果が得られる。
ング歩留り向上が図れるため、半導体レーザ素子の製造
コストの低減が達成できるという効果が得られる。
８、上記１〜７により、性能が高く品質が優れた半導体
レーザ素子を安価に提供することができるという相乗効
果が得られる。。
レーザ素子を安価に提供することができるという相乗効
果が得られる。。
以上本発明者によってなされた発明を実施例に基づき具
体的忙説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的忙説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主としχ本発明者によってなされた発明
をその背景となった利用分野である光通信用半導体レー
ザ素子製造技術忙適用した場合圧ついて説明したが、そ
れに限定されるものではなく、たとえば、情報処理用半
導体レーザ素子製造技術などに適用できる。
をその背景となった利用分野である光通信用半導体レー
ザ素子製造技術忙適用した場合圧ついて説明したが、そ
れに限定されるものではなく、たとえば、情報処理用半
導体レーザ素子製造技術などに適用できる。
本発明は少なくとも埋め込みへテロ構造の半導体レーザ
素子には適用できる。
素子には適用できる。
第１図は従来のＢＨ型半導体レーザ素子を示す断面図、
第２図は同じく洩れ電流の流れる状態を示す断面図、
第３図は本発明の一実施例によるＢＨ歴半導体レーザ素
子を示す断面図、 第４図は同じ＜ＢＨ型半導体レーザ素子の製造における
ワークであるウェハを示す断面図、第５図は同じくメサ
エッチングが施されたウェハの断面図、 第６図は同じく埋め込み成長処理が施されたウェハの断
面図、 第７図はオーミックコンタクト層が形成された状態のウ
ェハを示す断面図、 第８図は電極形成処理が施されたウェハの断面図である
。 １・・・基板、２・・・バッファ層、３・・・活性層、
４・・・クラッド層、５・・・キャップ層、６・・ブロ
ッキング層、７・・・埋め込み層（埋め込み拡散層）、
８・・・キャップ層、９・・・絶縁膜（Ｓｉｎ、）、１
０・・・アノード電極、１１・・・カソード電極、１２
・・・オーミックコンタクト層、１３・・・ウエノ・、
１４・・多層成長層、１５・・・マスク、１６・・・埋
め込み下層、１７・・・埋め込み上層。 第 １ 図 第 ２ 図 第 ３ 図１ ・／４ 第 ４ 図 ゝ／ 第 ５ 図 ５ 第 Ｃ図 第 ７ 図
子を示す断面図、 第４図は同じ＜ＢＨ型半導体レーザ素子の製造における
ワークであるウェハを示す断面図、第５図は同じくメサ
エッチングが施されたウェハの断面図、 第６図は同じく埋め込み成長処理が施されたウェハの断
面図、 第７図はオーミックコンタクト層が形成された状態のウ
ェハを示す断面図、 第８図は電極形成処理が施されたウェハの断面図である
。 １・・・基板、２・・・バッファ層、３・・・活性層、
４・・・クラッド層、５・・・キャップ層、６・・ブロ
ッキング層、７・・・埋め込み層（埋め込み拡散層）、
８・・・キャップ層、９・・・絶縁膜（Ｓｉｎ、）、１
０・・・アノード電極、１１・・・カソード電極、１２
・・・オーミックコンタクト層、１３・・・ウエノ・、
１４・・多層成長層、１５・・・マスク、１６・・・埋
め込み下層、１７・・・埋め込み上層。 第 １ 図 第 ２ 図 第 ３ 図１ ・／４ 第 ４ 図 ゝ／ 第 ５ 図 ５ 第 Ｃ図 第 ７ 図
Claims (1)
- 【特許請求の範囲】 １、第１導電形の半導体からなる基板と、この基板の主
面に設けられた第１導′区形のバッファ層と、このバッ
ファ層の上に設けられかつ端面からレーザ光を出射する
帯状の活性層と、前記活性層の上に設けられた第２導電
形のクラッド層と、前記活性層の両側のバッファ層上に
設けられた第２導電形のブロッキング層と、このブロッ
キング層の上に設けられた第１導電形の埋め込み層と、
前記クラッド層の途中深さにまで達するオーミックコン
タクト層と、を有する半導体レーザ素子であって、前記
埋め込み層は二層構造Ｅなり、ブロッキング層と接する
下層は不純物濃度が高く、上層は不純物濃度が低い高抵
抗層となっていることを特徴とする半導体レーザ素子。 ２ 前記ブロッキング層の不純物濃度は１×１０ａｔｏ
ｍｓｅｃｍ 程度、埋め込み層の下層の不純物濃度は２
Ｘ １０”ａｔｏｍｓ＠ｃｍ−”程度、埋め込み層の
上て、前記オーミックコンタクト層は埋め込み層の土層
内に位置していることを特徴とする特許請求の範囲第１
項記載の半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7285184A JPS60217688A (ja) | 1984-04-13 | 1984-04-13 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7285184A JPS60217688A (ja) | 1984-04-13 | 1984-04-13 | 半導体レ−ザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60217688A true JPS60217688A (ja) | 1985-10-31 |
| JPH0568872B2 JPH0568872B2 (ja) | 1993-09-29 |
Family
ID=13501288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7285184A Granted JPS60217688A (ja) | 1984-04-13 | 1984-04-13 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217688A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0416477A2 (de) * | 1989-09-04 | 1991-03-13 | Alcatel SEL Aktiengesellschaft | Halbleiterlaser |
-
1984
- 1984-04-13 JP JP7285184A patent/JPS60217688A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0416477A2 (de) * | 1989-09-04 | 1991-03-13 | Alcatel SEL Aktiengesellschaft | Halbleiterlaser |
| US5148439A (en) * | 1989-09-04 | 1992-09-15 | Alcatel N.V. | Semiconductor laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568872B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3983510A (en) | Semiconductor double heterostructure laser device and method of making the same | |
| US3993964A (en) | Double heterostructure stripe geometry semiconductor laser device | |
| US5949808A (en) | Semiconductor laser and method for producing the same | |
| JP3763459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS60217688A (ja) | 半導体レ−ザ素子 | |
| CN110431720B (zh) | 光半导体元件 | |
| JPS61214591A (ja) | 半導体レ−ザ素子 | |
| JPS61194886A (ja) | 半導体レ−ザ素子 | |
| JPH1041583A (ja) | 半導体発光装置 | |
| USRE29395E (en) | Method of fabricating a double heterostructure injection laser utilizing a stripe-shaped region | |
| KR100277938B1 (ko) | 화합물 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS63120491A (ja) | 半導体レ−ザ | |
| JPS61276285A (ja) | 半導体発光装置 | |
| JPS61214590A (ja) | 発光素子 | |
| JPS60217686A (ja) | 半導体レ−ザ素子 | |
| JPH03203282A (ja) | 半導体レーザダイオード | |
| JPS60136388A (ja) | 発光電子装置 | |
| USRE29866E (en) | Double heterostructure stripe geometry semiconductor laser device | |
| JP3028760B2 (ja) | 半導体発光素子 | |
| JPS61204994A (ja) | 半導体発光装置 | |
| JPS62216390A (ja) | 半導体発光装置及びその製造方法 | |
| JPH05145171A (ja) | 半導体レーザ | |
| JP2001274509A (ja) | 半導体レーザ | |
| JP2000012966A (ja) | リッジ導波型半導体レーザ素子およびその製造方法 |