JPS60216493A - Method of inspecting electrode bond of el display panel - Google Patents

Method of inspecting electrode bond of el display panel

Info

Publication number
JPS60216493A
JPS60216493A JP59009859A JP985984A JPS60216493A JP S60216493 A JPS60216493 A JP S60216493A JP 59009859 A JP59009859 A JP 59009859A JP 985984 A JP985984 A JP 985984A JP S60216493 A JPS60216493 A JP S60216493A
Authority
JP
Japan
Prior art keywords
electrode
display panel
voltage
inspection
electrode group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59009859A
Other languages
Japanese (ja)
Inventor
菅野 裕雅
荒木 知夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59009859A priority Critical patent/JPS60216493A/en
Publication of JPS60216493A publication Critical patent/JPS60216493A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (発明の技術分野) この発明は薄膜交流EL表示パネルの各電極群と、駆動
回路を搭載した基板部との間の電気的接合の良否を検査
する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a method for inspecting the quality of electrical connections between each electrode group of a thin film AC EL display panel and a substrate portion on which a driving circuit is mounted.

(技術的背景) 従来より種々の構造の表示パネルが提案されてきている
が、第1図は二重絶縁層構造の薄膜交流EL表示パネル
と、プリント配線基板部との接合状態を示す部分的斜視
図である。
(Technical Background) Display panels with various structures have been proposed in the past, but Figure 1 is a partial diagram showing the bonding state between a thin film AC EL display panel with a double insulating layer structure and a printed wiring board section. FIG.

この図からも明らかなように、このパネルはこの基板1
上に多数の透明電極群2を横方向にM行設け、その上側
にY、03、Sin、その他の材料からなる誘電体層3
及び5でZnSからなる発光層4をサンドウィッチ状に
挟持して設け、さらに、この誘電体層5上に成金属から
なる多数の背面電極群6を透明電極群2と交差する方向
にN行設けた構造となっている。
As is clear from this figure, this panel is connected to this board 1.
A large number of transparent electrode groups 2 are provided in M rows in the lateral direction on top, and a dielectric layer 3 made of Y, 03, Sin, or other material is provided above them.
and 5, a light emitting layer 4 made of ZnS is sandwiched between them, and a large number of back electrode groups 6 made of metal are provided on this dielectric layer 5 in N rows in a direction intersecting with the transparent electrode group 2. It has a similar structure.

この場合、透明電極群2及び背面電極群6のリード端子
を、プリント配線された透明電極側基板部7a及び背面
電極側基板部7b(例えば、フレキシブルケーブル)の
半田面88〜8fに、例えばレーザ半田付は装置を用い
て、半田付けを行って接合し、その後に、機械的強度を
向上させるためこれら接合面を接着剤で固着させている
In this case, the lead terminals of the transparent electrode group 2 and the back electrode group 6 are connected to the solder surfaces 88 to 8f of the printed transparent electrode side substrate part 7a and the back electrode side board part 7b (for example, a flexible cable) using, for example, a laser beam. For soldering, a device is used to perform soldering and joining, and then these joining surfaces are fixed with an adhesive to improve mechanical strength.

しかしながら、これら接合部は半田付は不良の場合があ
り、従来はテスタ或いはこれに代る検査手段を用いて、
各電極毎に電気的接合部の良否を検査していたが、電極
数が多いため、検査時間を費やし、しかも、検査ミスが
発生するという欠点かった。
However, these joints may have poor soldering, and conventionally, a tester or an alternative inspection method is used to
The quality of the electrical connections was inspected for each electrode, but since there were a large number of electrodes, the inspection was time consuming, and moreover, inspection errors occurred.

(発明の目的) この発明の目的は、被検査電極数が増加しても短時間で
正確に検査出来ると共に、被検査電極がfi t ルE
Lパネルユニットに搭載されている駆動回路を有効的に
利用して検査を行うようにしたELパネルの電極接合部
の検査方法を提供することにある。
(Objective of the Invention) An object of the present invention is to enable accurate testing in a short time even if the number of electrodes to be tested increases, and to ensure that the electrodes to be tested are fit
It is an object of the present invention to provide a method for inspecting an electrode joint portion of an EL panel, in which inspection is performed by effectively utilizing a drive circuit mounted on an L panel unit.

(発明の構成) この目的の達成を図るため、この発明によれば、薄膜交
流EL表示パネルを構成する容量性素子を挟みかつ互い
に交差して設けられた透明電極群及び背面電極群の各リ
ード端子部と、駆動回路をそれぞれ備える透明電極側基
板部及び背面電極側基板部との間のそれぞれの電極接合
部の接合の良否を検査するに当り、駆動回路を作動させ
て透明電極群及び背面電極群の一方の電極群のうちの各
被検査電極に、この被検査電極に対応する電極接合部を
経て、検査用電圧信号を順次に印加し、この電圧信号に
対応して他方の電極群のうちの指定された任意の一つの
電極に誘起した測定電圧信号を検出し、この測定電圧信
号の電圧レベルを予め設定したしきい値電圧と比較し、
この電圧レベルがしきい値電圧と等しいか又はしきい値
電圧よりも小さい時には、この電極接合部は不良である
と判定することを特徴とする。
(Structure of the Invention) In order to achieve this object, according to the present invention, each lead of a transparent electrode group and a back electrode group are provided to sandwich a capacitive element constituting a thin film AC EL display panel and intersect with each other. When inspecting the quality of the bond between the terminal section and the transparent electrode side substrate section and the back electrode side substrate section, each of which has a drive circuit, the drive circuit is operated to inspect the transparent electrode group and the back side substrate section. A test voltage signal is sequentially applied to each electrode to be inspected in one of the electrode groups via the electrode junction corresponding to this electrode to be inspected, and the voltage signal in the other electrode group is applied in response to this voltage signal. detecting a measurement voltage signal induced in any one of the specified electrodes, and comparing the voltage level of this measurement voltage signal with a preset threshold voltage;
When this voltage level is equal to or smaller than a threshold voltage, the electrode junction is determined to be defective.

(実施例の説明) 以下、図面により、この発明の実施例につき説明する。(Explanation of Examples) Embodiments of the present invention will be described below with reference to the drawings.

この発明は交流EL表示パネルの各電極群がマトリクス
構成されかつ各電極交差点が容量性結合であることを利
用し、一方の電極群にパルス信号を順次に印加すること
により他方の電極群に誘起されるパルス波形列の電位レ
ベル値により電極接合部の電気的接合状態を検査しよう
とするものである。
This invention takes advantage of the fact that each electrode group of an AC EL display panel is configured in a matrix and each electrode intersection is capacitively coupled, and by sequentially applying a pulse signal to one electrode group, an induced signal is generated to the other electrode group. The purpose is to inspect the electrical connection state of the electrode junction portion based on the potential level value of the pulse waveform train.

先ず、第2図を参照して、検査方法を実施するための検
査回路につき説明する。
First, a test circuit for carrying out the test method will be described with reference to FIG.

第2図は検査回路の一例を示すブロック図である。10
は検査されるべき電極を備えたEL表示パネルユニット
を示し、EL表示パネル11と、X方向に配列した透明
電極群2側の駆動回路12aを具えた透明電極側基板部
7aと、Y方向に配列した背面電極群6側の駆動回路1
2bを具えた背面電極側基板部7bとを有し、これら基
板部7a、7bは第1図に示したと同様に、半田面8a
〜8fでの半田付けによってEL表示パネル11の各電
極群2及び6とに接合されている。このEL表示パネル
のリード端子はパネル毎に断線及び短絡等の初期検査を
終えており、また、駆動回路12a、 12bも検査を
終えた完全な良好状態にあり、従って、図中一点鎖線で
囲んで示したEL表示パネルユニット10は完全に商品
レベルの構成となっている。
FIG. 2 is a block diagram showing an example of a test circuit. 10
1 shows an EL display panel unit equipped with electrodes to be inspected, which includes an EL display panel 11, a transparent electrode side substrate part 7a having a drive circuit 12a on the transparent electrode group 2 side arranged in the X direction, and Drive circuit 1 on the side of the arrayed back electrode group 6
2b, and these substrate parts 7a and 7b have a solder surface 8a and a
It is joined to each electrode group 2 and 6 of the EL display panel 11 by soldering at ~8f. The lead terminals of this EL display panel have undergone initial inspection for disconnections and short circuits for each panel, and the drive circuits 12a and 12b have also been inspected and are in perfect condition. The EL display panel unit 10 shown in 2 has a completely commercial-grade configuration.

このEL表示パネル11は画素数がMXNであるとし、
透明電極側基板部7a及び背面電極側基板部7bにはド
ライバ回路13a、13b 、ラッチ回路14a、14
b及びシフトレジスタ15a、、15bが搭載されてい
る。
Assuming that this EL display panel 11 has a pixel count of MXN,
Driver circuits 13a, 13b and latch circuits 14a, 14 are provided on the transparent electrode side substrate section 7a and the back electrode side substrate section 7b.
b and shift registers 15a, 15b are mounted.

このEL表示パネルユニット10の透明電極群2及び背
面電極群6の側から、従来の任意の方法で、それぞれ検
査用端子(検査位置)10b及び10aを導出するか、
これら検査用端子をEL表示パネルユニッ)11に予め
形成しておいても良い。この端子10aは透明電極側の
接合状態を検査する際、背面電極側の任意の選定された
電極nからのものであり、また、端子10bは背面電極
側の接合状態を検査する際、透明電極側の任意の選定さ
れた電極mからのもので、それぞれ検査位置とする。
Inspection terminals (inspection positions) 10b and 10a are led out from the transparent electrode group 2 and back electrode group 6 sides of this EL display panel unit 10 by any conventional method, respectively, or
These test terminals may be formed on the EL display panel unit 11 in advance. This terminal 10a is from an arbitrarily selected electrode n on the back electrode side when inspecting the bonding state on the transparent electrode side, and the terminal 10b is from the transparent electrode when inspecting the bonding state on the back electrode side. from any selected electrode m on the side, each of which is taken as an inspection position.

この被検査EL表示パネル11に対し実際に検査動作を
行う検査回路は自動切換スイッチ16と、A/D’変4
?Wt7と、パーソナルコンピュータ18と、制御部1
8とを具えている。
The test circuit that actually performs the test operation on the EL display panel 11 to be tested consists of an automatic changeover switch 16 and an A/D' converter 4.
? Wt7, personal computer 18, and control unit 1
8.

自動切換スイッチ16は、検査に際し、これら検査用端
子10a及び1obにそれぞれ接続されて測定電圧信号
を受け取る固定端子1[1a及び16hと、この固定端
子lea及び+eb間で、後述するパーソナルコンピュ
ータからの指令により、切換わる切換接点lecとを有
し、この切換接点18cをサンプリング抵抗Rを介して
接地している。A/D変換器17はこの切換接点+6c
からのアナログ測定信号をディジタル信号に変換してパ
ーソナルコンピュータ18に供給する。制御部19はこ
のコンピュータ18からの指令により動作し内基板部7
a及び7bにスタートパルスやクロックを主として供給
したり、A/D変換器17にサンプルクロックを供給す
る。A/D変換器17はこのサンプルクロー2りに同期
してアナログ測定信号をディジタル測定信号に変換し、
コンピュータ18に出力する。
During inspection, the automatic changeover switch 16 connects the fixed terminals 1[1a and 16h, which are connected to the test terminals 10a and 1ob respectively and receive measurement voltage signals, and the fixed terminals lea and +eb, from transmitting signals from a personal computer to be described later. It has a switching contact lec that switches according to a command, and this switching contact 18c is grounded via a sampling resistor R. The A/D converter 17 is connected to this switching contact +6c.
The analog measurement signal from the converter is converted into a digital signal and supplied to the personal computer 18. The control section 19 operates based on instructions from the computer 18 and controls the internal board section 7.
It mainly supplies start pulses and clocks to a and 7b, and supplies a sample clock to the A/D converter 17. The A/D converter 17 converts the analog measurement signal into a digital measurement signal in synchronization with this sample claw 2,
Output to computer 18.

次に、第3図(A)及びCB)及び第4図(A)、(B
)及び(C)を参照して、この発明による方法の原理に
つき説明する。
Next, Fig. 3 (A) and CB) and Fig. 4 (A), (B)
) and (C), the principle of the method according to the invention will be explained.

第3図(A)は接合部の電気的接合が良い場合の被検査
回路の等価回路を示し、同図(B)は不良の場合の同様
な被検査回路の等価回路を示す。これら図において、C
は検査測定時のEL表示パネルの等何重静電容量、Ro
は検査位置側の各ドライバ回路13a又は13bがオフ
状態にある時の等測的抵抗であり、R5はサンプリング
抵抗で、一端は接地し、他端はA/D変換器17に接続
している。また、Ro)) Rsの関係にある。Vcは
検査用電圧信号源とする。また、第3図(B)の破線内
に示した部分は検査対象となる接合部の電気的接合が不
良の時にインピーダンス変化をもたらす部分の等価回路
であり、抵抗RN (RN) R5)と容量CN CC
N<< C)との−並列回路で表わせられる。
FIG. 3(A) shows an equivalent circuit of a circuit under test when the electrical connection at the junction is good, and FIG. 3(B) shows an equivalent circuit of a similar circuit under test when the electrical connection is defective. In these figures, C
is the equivalent capacitance of the EL display panel during inspection and measurement, Ro
is an isometric resistance when each driver circuit 13a or 13b on the inspection position side is in the off state, and R5 is a sampling resistor, one end of which is grounded and the other end connected to the A/D converter 17. . Also, there is a relationship of Ro)) Rs. Vc is a voltage signal source for inspection. Furthermore, the part shown within the broken line in Fig. 3(B) is the equivalent circuit of the part that causes an impedance change when the electrical connection of the joint to be inspected is defective, and the resistance RN (RN) R5) and the capacitance are CN CC
It can be expressed as a parallel circuit with N<<C).

この図からも明らかなように、接合不良の場合にはイン
ピーダンスが変化するので、このイビーダンスの変化を
電圧変化として取り出せば良い。
As is clear from this figure, impedance changes in the case of a poor junction, so it is sufficient to extract this change in impedance as a voltage change.

例えば、この等価回路において、初めに透明電極側のド
ライバ回路+3aの1番目の電極を選択して第4図(A
)に示すような検査用電圧信号(パルス電圧)■をこの
電極に印加し、他の選択されていない電極は全てフロー
ティング状態とする。この状態で、透明電極側から印加
されたパルス電圧Vは容量性結合されて背面電極側の検
査位置である指定された電極nを経て検査用端子10a
に第4図(B)に示す測定電圧信号Xとして誘起される
。この測定電圧信号Xの波形は接合部が良い時は同図の
aに示すような電圧波形として得られ、又、不良時には
bに示すような電圧波形として得られる。この図からも
明らかなように、被検査電極の接合が正常の場合には測
定電圧信号aの電圧レベルはX、であり、不良の場合に
は測定電圧信号すの電圧レベルはx2となり、X、に比
べて小さくなることが分かる。そこで、パルス電圧Vの
パルス周期Tを測定等価回路の時定数より充分に小さく
選らぶことにより、接合の良否を電圧レベルの差として
検出することが出来る。
For example, in this equivalent circuit, first select the first electrode of the driver circuit +3a on the transparent electrode side and
) is applied to this electrode, and all other unselected electrodes are placed in a floating state. In this state, the pulse voltage V applied from the transparent electrode side is capacitively coupled and passes through the designated electrode n, which is the inspection position on the back electrode side, to the inspection terminal 10a.
is induced as a measurement voltage signal X shown in FIG. 4(B). The waveform of this measured voltage signal X is obtained as a voltage waveform as shown in a of the same figure when the junction is good, and as a voltage waveform as shown in b when it is defective. As is clear from this figure, when the connection of the electrode to be inspected is normal, the voltage level of the measurement voltage signal a is X, and when it is defective, the voltage level of the measurement voltage signal A is x2, and It can be seen that it is smaller compared to . Therefore, by selecting the pulse period T of the pulse voltage V to be sufficiently smaller than the time constant of the measurement equivalent circuit, the quality of the junction can be detected as a difference in voltage levels.

従って、良否判定のためのしきい値電圧Kをパーソナル
コンピュータに予め設定しておき、第4図(C)に示す
ようなサンプルクロックのタイミングによって抽出した
測定電圧信号Xの電圧レベルをA/D変換変換後ピンピ
ユータ給して、ディジタル値で表わされた電圧レベル(
これもXで表わす)と、しきい値電圧にとを比較し、K
<xならば正常であり、K≧Xならば不良であるという
よに、接合部の良否を判定出来る。そしてこの検査を、
例えば、各電極毎に順次に走査して行えば良い。
Therefore, a threshold voltage K for pass/fail judgment is set in advance in the personal computer, and the voltage level of the measured voltage signal X extracted at the timing of the sample clock as shown in FIG. Conversion After conversion, the voltage level (
(also represented by X) and the threshold voltage, K
It is possible to determine the quality of the joint, such as if it is normal if <x, and if K≧X, it is defective. And this test
For example, each electrode may be sequentially scanned.

次に、このような原理に基ずく、この発明による検査方
法につき、第2図の検査回路及び第5図のフローチャー
トを参照して、説明する。
Next, an inspection method according to the present invention based on such a principle will be explained with reference to the inspection circuit of FIG. 2 and the flowchart of FIG. 5.

第5図は電極のリード端子の基板部への半田付けの良否
を検査するための検査手順の一例を示す検査フローチャ
ートである。
FIG. 5 is an inspection flowchart showing an example of an inspection procedure for inspecting the quality of soldering of the electrode lead terminal to the substrate portion.

検査回路をEL表示パネルユニッ)10に接続し、ステ
ップ20に示すように検査を開始する。最初に、透明電
極群2側の接合部の検査を行うとする。
The test circuit is connected to the EL display panel unit 10, and testing is started as shown in step 20. First, it is assumed that the joint portion on the side of the transparent electrode group 2 is inspected.

先ず、ステップ21において、コンピュータ18にしき
い値電圧Kを設定する。次に、ステップ22でコンピュ
ータ18のラインカウンタの電極番号(ライン番号) 
Xmを1に設定する。続いて、検査回路を動作させ、コ
ンピュータ18からの指令により制御部18から基板部
7aの駆動回路12aに対して一個のスタートパルスと
クロックとを供給し、最初のアドレスの指定を行って電
極番号Xm=1の透明電極を選定し、選定された電極以
外の透明電極をフローティング状態にする。この時、コ
ンピュータ18の指令により、自動切換スイッチ16の
切換接点18cを固定接点16a側に切換えておく。
First, in step 21, a threshold voltage K is set in the computer 18. Next, in step 22, the electrode number (line number) of the line counter of the computer 18 is
Set Xm to 1. Subsequently, the test circuit is operated, and the control section 18 supplies one start pulse and a clock to the drive circuit 12a of the substrate section 7a according to a command from the computer 18, and the first address is designated to set the electrode number. A transparent electrode with Xm=1 is selected, and transparent electrodes other than the selected electrode are placed in a floating state. At this time, the switching contact 18c of the automatic changeover switch 16 is switched to the fixed contact 16a side according to a command from the computer 18.

この状態において、ドライバ回路13aにより電極番号
1の透明電極には検査用電圧信号(パルス電圧)■が印
加され、これに応じて背面電極nに誘起された測定電圧
信号Xが固定接点18aに得られる。ステップ23で、
この電圧レベルXをサンプルクロックで抽出して測定し
、測定された電圧レベルXをA/D変換器17を経てコ
ンピュータ18に供給する。
In this state, an inspection voltage signal (pulse voltage) ■ is applied to the transparent electrode with electrode number 1 by the driver circuit 13a, and in response, a measurement voltage signal X induced on the back electrode n is obtained at the fixed contact 18a. It will be done. In step 23,
This voltage level X is extracted and measured using a sample clock, and the measured voltage level X is supplied to the computer 18 via the A/D converter 17.

次いで、ステップ24で、供給された測定電圧レベルX
をコンピュータ18内に取り込んでそこでこの電圧レベ
ルXと内部に設定されているしきい値電圧にとを比較す
る。K<xならば、そのまま次のステップ25に移るが
、K≧Xならば、ステップ26で接合不良の電極番号X
m(ラインカウンタで指定されている)、この場合には
電極番号l、をコンピュータ18中の接合不良用のレジ
スタに記憶させ、然る後、ステップ25に移る。これで
−個の電極についての検査を終了する。
Then, in step 24, the supplied measured voltage level
is input into the computer 18, where this voltage level X is compared with an internally set threshold voltage. If K<x, the process moves directly to the next step 25, but if K≧X, the electrode number X of the defective connection is determined in step 26.
m (specified by the line counter), in this case the electrode number l, is stored in a register for connection failure in the computer 18, and then the process moves to step 25. This completes the inspection of − electrodes.

次に、ステップ25において、ラインカウンタの電極番
号Xff1を1だけ更新させて、Xm+1、すなわち、
電極番号2を設定し、コンピュータ18からの指令によ
り制御部18から駆動回路12aにクロックを供給し、
電極番号2の透明電極を選択してこれに次のパルス電圧
Vを供給し、前述と同様にして、この電極の接合良否の
検査を行う。このようにして、順次にMライン全ての透
明電極に対し検査を行い、接合不良の電極番号をレジス
タに記憶する。
Next, in step 25, the electrode number Xff1 of the line counter is updated by 1, and becomes Xm+1, that is,
Set electrode number 2, supply a clock from the control unit 18 to the drive circuit 12a according to a command from the computer 18,
The transparent electrode with electrode number 2 is selected and the next pulse voltage V is supplied to it, and the bonding quality of this electrode is inspected in the same manner as described above. In this way, all the transparent electrodes of M lines are sequentially inspected, and the electrode number of the defective connection is stored in the register.

次に、ステップ27で、−サイクルの検査が終了したか
否かをチェックし、未完了の場合にはステップ23に戻
し、同様に検査を続行し、完了している場合には、Y方
向背面電極群6につき同様な検査を開始する。
Next, in step 27, it is checked whether or not the - cycle inspection has been completed, and if it has not been completed, the process returns to step 23, and the inspection is continued in the same way, and if it has been completed, the A similar test is started for the electrode group 6.

先ず、ステップ28でラインカウンタの電極番号Ynを
1に設定し、自動切換スイッチ16の切換接点18cを
固定端子16bに切換え、検査位置iobにおいて、検
査動作を開始する。
First, in step 28, the electrode number Yn of the line counter is set to 1, the switching contact 18c of the automatic changeover switch 16 is switched to the fixed terminal 16b, and the testing operation is started at the testing position iob.

ステップ28で検査位置10bに生ずる電圧レベルXを
測定し、これをA/D変換した後、コンピュータ18に
送り、ステップ30において、この電圧レベルXとしき
い値電圧にとの比較を行い、正常と判断した場合には次
のステップ31に直接移り、接合不良と判断した場合に
は、ステップ32でその電極番号Ynをレジスタに記憶
させた後、ステップ31に移る。これで−個の背面電極
に対する検査を終了する。
In step 28, the voltage level If it is determined that the connection is defective, the process moves directly to the next step 31. If it is determined that the connection is defective, the electrode number Yn is stored in the register in step 32, and then the process moves to step 31. This completes the inspection of - back electrodes.

続いて、ステップ31において、ラインカウンタの電極
番号をYn+1に更新して同様に検査動作を行い、この
ように順次にNライン全ての背面電極に対して検査を行
う。
Subsequently, in step 31, the electrode number of the line counter is updated to Yn+1 and a similar test operation is performed, and in this way, all back electrodes of N lines are sequentially tested.

この場合にも、ステップ33で、−サイクルの検査が終
了したか否かをチェックし、未完了の場合にはステップ
29に戻し、同様に検査を続行し、完了している場合に
は、ステップ34でレジスタに記憶されている接合不良
の電極番号をディスプレイその他の手段により表示させ
る。
In this case as well, in step 33, it is checked whether or not the - cycle inspection has been completed, and if it has not been completed, the process returns to step 29, and the inspection is continued in the same way, and if it has been completed, step At step 34, the electrode number of the defective connection stored in the register is displayed on a display or other means.

接合不良がある場合には、ステップ35からステップ2
2へ戻すが、ステップ36において表示された電極番号
の各電極を半田付は装置で改修した後に戻し、不良箇所
が無くなるまで繰り返し再検査を行う。
If there is a bonding defect, step 35 to step 2
Returning to step 2, in step 36, each electrode with the displayed electrode number is repaired by the soldering device, and then returned to its original state, and re-inspection is repeated until there are no defective parts.

接合不良が無い場合には、ステップ37で検査は終了す
る。
If there is no defective bonding, the inspection ends at step 37.

上述した検査手順の説明からも明らかなように、ここで
使用するパーソナルコンピュータ18は検査手順をスタ
ートさせる機能と、しきい値電圧を設定しこれと測定さ
れた電圧レベルとを比較する機能と、比較結果を記憶す
る機能と、電極番号を順次に指定する機能と、−サイク
ルの検査の終了を判断する機能と、自動切換スイッチの
切換指令を出す機能と、レジスタの内容を外部の表示手
段で表示させる機能とを主として有している。
As is clear from the above description of the test procedure, the personal computer 18 used here has the functions of starting the test procedure, setting a threshold voltage and comparing this with the measured voltage level, It has a function to store comparison results, a function to sequentially specify electrode numbers, a function to judge the end of -cycle inspection, a function to issue an automatic changeover switch switching command, and a function to display the contents of the register on an external display means. It mainly has the function of displaying information.

また、制御部19は上述したスタートパルス、クロック
及びサンプルクロック以外に駆動回路12a 。
In addition to the start pulse, clock, and sample clock described above, the control unit 19 also includes a drive circuit 12a.

+2bを作動させるに必要な信号を発生すること勿論で
ある。
Of course, it also generates the signals necessary to operate +2b.

(発明の効果) 上述した説明からも明らかなように、この発明のEL表
示パネルの電極接合部の検査方法は、交流EL表示パネ
ルの各電極群がマトリクス構成されていること及び各電
極交差点が容量性結合であることを利用し、しかも、商
品レベルのEL表示パネルユニットに搭載されている駆
動回路を有効に利用する方法であって、一方の電極群の
電極に接合部を経て検査用電圧信号を印加した時に他方
の電極群の電極に誘起される測定電圧信号の電圧レベル
により電極接合部の電気的接合状態を順次に自動的に検
査しようとするものであるから、電極数が増大しても単
時間でかつ正確に検査出来るという利点がある。
(Effects of the Invention) As is clear from the above description, the method for inspecting the electrode joints of an EL display panel according to the present invention requires that each electrode group of an AC EL display panel is configured in a matrix and that each electrode intersection point is This is a method that takes advantage of capacitive coupling and also makes effective use of the drive circuit installed in a commercial-grade EL display panel unit. Since the electrical connection state of the electrode junctions is automatically tested sequentially based on the voltage level of the measurement voltage signal induced in the electrodes of the other electrode group when a signal is applied, the number of electrodes increases. It has the advantage that it can be inspected accurately and in a short amount of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は2重絶縁薄膜ELパネルの構造と、プリント配
線基板部との電気的接合部を説明するための部分的斜視
図、 第2図はこの発明に使用する検査回路の説明に供するブ
ロック図、 第3図(A)及び(B)は接合が良い場合及び接合が不
良の場合における被検査回路の等価回路を示す線図、 第4図は(A)〜(C)は検査用電圧信号と、測定電圧
信号と、測定電圧信号をサンプリングするためのサンプ
ルクロックパルスをそれぞれ示す波形図、 第5図はこの発明による接合部の検査方法の手順を説明
するための検査フローチャートである。 1・・・ガラス基板、 2・・・透明電極群3.5・・
・誘電体層、 6・・・背面電極群7a・・・透明電極
側基板部、?b・・・背面電極側基板部88〜8f・・
・半田面 10・・・EL表示パネルユニット 10a、10b・・・検査用端子(検査位置)11・・
・EL表示パネル 12a・・・(透明電極側の)駆動回路12b・・・(
背面電極側の)駆動回路13a 、 13b・・・ドラ
イバ回路14a 、 14b・・・ラッチ回路 15a 、 15b・・・シフトレジスタ16・・・自
動切換スイッチ lea 、 +6b・・・固定端子、 18c・・・切
換接点17・・・A/D変換器 18・・・パーソナルコンピュータ 18・・・制御部。 特許出願人 沖電気工業株式会社 手続補正書 昭和60年4月6日 2発明の名称 EL表示パネルの電極接合部の検査方法3補正をする者 事件との関係 特許出願人 住所1〒−105) 東京都港区虎ノ門1丁目7番12号 名称(02’9)沖電気工業株式会社 代表者 橋本 南海男 4代理人 〒170 廿(988)5583住所 東京
都豊島区東池袋1丁目20番地5池袋ホワイトハウスビ
ル905号 明細書の発明の詳細な説明の欄、図面の第4図(A)及
び図面の第5図 7補正の内容 別紙の通り (1)、明細書、第7頁第10行の「抵抗Rを介して」
を「抵抗Rsを介して」と訂正する。 (2)、同、第10頁第11行の「基ずく」を「基づく
」と訂正する。 (3)9図面第4図(A)を、添付した訂正図の通り訂
正する。 (4)8図面第5図を、添付した訂正図の通り訂正する
。 手続補正書 昭和60年5月15日 特許庁長官 志賀 学 殿 1事件の表示 昭和59年特許願00985!3号2発
明の名称 EL表示パネルの電極接合部の検査方法3補正をする者 事件との関係 特許出願人 住所(〒−105) 東京都港区虎ノ門1丁目7番12号 名称(029)沖電気工業株式会社 代表者 橋本 南海男 4代理人 〒170 廿(988)5583住所 東京
都豊島区東池袋1丁目20番地5図面の第4図(A) 7補正の内容 別紙の通り (1)1図面第4図(A)を、添付した訂正図の通り訂
正する。
Fig. 1 is a partial perspective view for explaining the structure of a double insulated thin film EL panel and the electrical connection with the printed wiring board section, and Fig. 2 is a block diagram for explaining the test circuit used in this invention. Figure 3 (A) and (B) are diagrams showing the equivalent circuit of the circuit under test when the junction is good and when the junction is bad. Figure 4 (A) to (C) are the test voltages. FIG. 5 is an inspection flowchart for explaining the procedure of the joint inspection method according to the present invention. 1... Glass substrate, 2... Transparent electrode group 3.5...
・Dielectric layer, 6...Back electrode group 7a...Transparent electrode side substrate part, ? b...Back electrode side substrate portion 88-8f...
・Solder surface 10... EL display panel units 10a, 10b... Inspection terminal (inspection position) 11...
- EL display panel 12a... (transparent electrode side) drive circuit 12b... (
(on the back electrode side) drive circuits 13a, 13b...driver circuits 14a, 14b...latch circuits 15a, 15b...shift register 16...automatic changeover switch LEA, +6b...fixed terminal, 18c... - Switching contact 17... A/D converter 18... Personal computer 18... Control section. Patent Applicant Oki Electric Industry Co., Ltd. Procedural Amendment April 6, 1985 2 Name of Invention Method for Inspecting Electrode Joints of EL Display Panels 3 Person Who Makes Amendment Relationship to Case Patent Applicant Address 1-105) 1-7-12 Toranomon, Minato-ku, Tokyo Name (02'9) Oki Electric Industry Co., Ltd. Representative Nankai Hashimoto 4 Agent Address 1-20-5 Ikebukuro, Higashiikebukuro, Toshima-ku, Tokyo 170 县 (988) 5583 Detailed description of the invention in the specification of House Bill No. 905, contents of the amendments to Figure 4 (A) of the drawings and Figure 5 of the drawings 7 As attached (1), specification, page 7, line 10 "Via resistance R"
is corrected to "via resistor Rs." (2), same, page 10, line 11, "based on" is corrected to "based on". (3) Correct the 9th drawing, Figure 4 (A), as shown in the attached correction diagram. (4) Correct Figure 5 of the 8th drawing as shown in the attached correction diagram. Procedural Amendment May 15, 1985 Mr. Manabu Shiga, Commissioner of the Patent Office 1 Case Indication 1989 Patent Application No. 3 No. 3 2 Name of Invention Method for Inspecting Electrode Joints of EL Display Panels 3 Amendment Case Relationship Patent applicant address (〒-105) 1-7-12 Toranomon, Minato-ku, Tokyo Name (029) Oki Electric Industry Co., Ltd. Representative Nankai Hashimoto 4 Agent 〒170 廿 (988) 5583 Address Toshima, Tokyo Figure 4 (A) of the 5th drawing, Higashiikebukuro 1-20-5 Contents of the 7 amendment As attached, (1) Figure 4 (A) of the 1st drawing will be corrected as shown in the attached corrected drawing.

Claims (1)

【特許請求の範囲】[Claims] $1膜交流EL表示パネルを構成する容量性素子を挟み
かつ互いに交差して設けられた透明電極群及び背面電極
群の各リード端子と、駆動回路をそれぞれ備える透明電
極側基板部及び背面電極側基板部との間のそれぞれの電
極接合部の接合の良否を検査するに当り、前記駆動回路
を作動させて前記透明電極群及び背面電極群の一方の電
極群のうちの各被検査電極に、これに対応する前記電極
接合部を経て、検査用電圧信号を順次に印加し、該電圧
信号に対応して他方の電極群のうちの指定された任意の
一つの電極に誘起した測定電圧信号を検出し、該測定電
圧信号の電圧レベルを予め設定したしきい値電圧と比較
し、該電圧レベルが前記しきい値電圧と等しいか又は該
しきい値電圧よりも小さい時には、前記電極接合部は不
良であると判定することを特徴とするEL表示パネルの
電極接合部の検査方法。
A transparent electrode side substrate portion and a back electrode side each including lead terminals of a transparent electrode group and a back electrode group that sandwich a capacitive element constituting a $1 membrane AC EL display panel and intersect with each other, and a drive circuit. In inspecting the quality of the connection of each electrode joint with the substrate part, the driving circuit is operated to connect each electrode to be inspected of one of the transparent electrode group and the back electrode group. Test voltage signals are sequentially applied through the corresponding electrode junctions, and a measurement voltage signal is induced in a designated arbitrary electrode of the other electrode group in response to the voltage signals. detecting and comparing the voltage level of the measured voltage signal with a preset threshold voltage, and when the voltage level is equal to or less than the threshold voltage, the electrode junction A method for inspecting an electrode joint of an EL display panel, the method comprising determining that it is defective.
JP59009859A 1984-01-21 1984-01-21 Method of inspecting electrode bond of el display panel Pending JPS60216493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59009859A JPS60216493A (en) 1984-01-21 1984-01-21 Method of inspecting electrode bond of el display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59009859A JPS60216493A (en) 1984-01-21 1984-01-21 Method of inspecting electrode bond of el display panel

Publications (1)

Publication Number Publication Date
JPS60216493A true JPS60216493A (en) 1985-10-29

Family

ID=11731856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59009859A Pending JPS60216493A (en) 1984-01-21 1984-01-21 Method of inspecting electrode bond of el display panel

Country Status (1)

Country Link
JP (1) JPS60216493A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264473A (en) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd Liquid crystal display panel detector
WO2016067709A1 (en) * 2014-10-29 2016-05-06 日本電産リード株式会社 Substrate inspection device and substrate inspection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264473A (en) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd Liquid crystal display panel detector
WO2016067709A1 (en) * 2014-10-29 2016-05-06 日本電産リード株式会社 Substrate inspection device and substrate inspection method
JPWO2016067709A1 (en) * 2014-10-29 2017-10-05 日本電産リード株式会社 Substrate inspection apparatus and substrate inspection method
US10761654B2 (en) 2014-10-29 2020-09-01 Nidec-Read Corporation Circuit board inspection device and circuit board inspection method

Similar Documents

Publication Publication Date Title
KR100936043B1 (en) Measuring method and inspection method of a circuit or a circuit element, and a device for inspecting a circuit or a circuit element
US5177437A (en) High-density optically-addressable circuit board probe panel and method for use
TW445389B (en) Display apparatus and method of inspecting the same
KR100596965B1 (en) Module for appling driving signal, liquid crystal display assembly having the same and method for testing time of driving signal the same
US6028442A (en) Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
CN100472219C (en) Inspection method of array board and inspection equipment thereof
CN101847357A (en) Display panel, display device and test method thereof
CN110824799A (en) Array substrate circuit detection structure and detection method thereof, and array substrate
CN104900212A (en) Wiring structure for GOA (Gate driver On Array) circuit
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JPS60216493A (en) Method of inspecting electrode bond of el display panel
JP2834935B2 (en) Active matrix display element and method of manufacturing the same
JPH1184420A (en) Liquid crystal display device, array substrate test method and tester for array substrate
KR20070118461A (en) Probe device
JPH01102498A (en) Testing of active matrix substrate
JPH07199220A (en) Array substrate
JP3448195B2 (en) LCD panel inspection equipment
JPH05323357A (en) Electrode structure of substrate
JP3177330B2 (en) Inspection device and inspection method for active matrix display device
KR100815146B1 (en) Apparatus and method for detecting a line error of liquid crystal display panel
JP2002229056A (en) Electrode substrate for display device and its inspection method
JPH02251931A (en) Active matrix array
JP2854209B2 (en) Inspection equipment for liquid crystal panel
KR20070057325A (en) Display substrate and method for testing the same