JPS60211971A - Cmos集積回路の能動領域及び/又はゲートの相互接続方法 - Google Patents

Cmos集積回路の能動領域及び/又はゲートの相互接続方法

Info

Publication number
JPS60211971A
JPS60211971A JP60053518A JP5351885A JPS60211971A JP S60211971 A JPS60211971 A JP S60211971A JP 60053518 A JP60053518 A JP 60053518A JP 5351885 A JP5351885 A JP 5351885A JP S60211971 A JPS60211971 A JP S60211971A
Authority
JP
Japan
Prior art keywords
coating
resin
conductive material
integrated circuit
material coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60053518A
Other languages
English (en)
Inventor
ジヨエル・アートマン
ピエール・ヨーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9302170&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS60211971(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPS60211971A publication Critical patent/JPS60211971A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W20/063

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明はC/MO3集積回路の複数の能動領域および複
数のゲートの少なくともいずれかを相互接続するだめの
方法に関する。この方法は特に、CMO8集積回路(相
補型MO8)の構造にあるnまたはpチャネルを備えた
MOS(金属酸化物半導体)トランジスタのソース、ド
レイン間の短距離接続を可能にするとともに、ソース、
ドレインの少なくともいずれか一方を同一のトランジス
タのゲートに接続することを可能にする。
(発明の背景) CMO8集積回路(この最も単純な型式は、一方が非導
通、他方が導通またはその逆のnチャネルトランジスタ
とnチャネルトランジスタだけからなるインバータであ
る)は電力消費が非常に少ないという利点をもっている
。しかし、集積度は小さい。この集積度が小さいという
点は特に、しばしばn+型領領域nチャネルトランジス
タのソースまだはドレイン)およびp+型領領域nチャ
ネルトランジスタのソースまたはトレイン)を接続する
必要性と結びついておシ、そしてこれが必要となるのは
集積回路の各基本ゲートがnチャネルトランジスタとn
チャネルトランジスタの両方を含んでいるからである。
CMOSインバータの縦断面図を示す第1図に見られる
ように、これらの接続は回路の構成要素、すなわち、回
路トランジスタのソース2,8やドレイン4,6のよう
な能動領域、そのトランジスタのゲー)12,14およ
びフィールド酸化物16を形成した後で、まず生成集積
回路上に通常シリコン酸化物である絶縁被覆18を被着
し、次にその絶縁被覆をエッチして能動領域、ゲート両
方の20.22のような電気接触孔を形成することによ
って得られる。最後にエッチされた絶縁被覆18上には
、通常アルミニウムの導電性被覆24が配置され、その
被覆24は、インバータのnチャネルトランジスタのド
レイン4とnチャネルトランジスタのドレイン6の間の
接続24αのような所望の接続を形成するためにエッチ
される。
このような方法においては、実際の接続によって占めら
れる表面は別として、電気接触穴20゜22を配置する
のに必要な26.27のような絶縁被覆およびガード内
に形成されたその電気接触がどうしても存在する。その
ことがCMO8集積回路の集積度を低下させることにな
る。
特に接続によって占められる表面を減少することによっ
てこのよりなC!MO3回路の集積度を増大するために
、通常アルミニウムでできている2つの相互接続レベル
で回路を製造することがある。
しかし、このような回路を製造する方法がかなシ複雑に
なシ、絶縁被覆中の電気接触穴の問題を解決することは
できない。
(発明の概要) 本発明はCMO3集積回路の能動領域およびゲートの少
なくともどちらか一方を相互接続し上記欠点を除去する
方法に関し、特に、このような回路の集積度をかなシ増
大する。
能動領域、ゲートおよびフィールド酸化物のような集積
回路の構成要素を形成した後で、この方法は、生成集積
回路上に絶縁被覆を前もって被着し、かつその中に接続
を形成するのに必要な電気接触穴を形成することなしに
所望の接続を形成することを可能にする。
この方法は、短距離接続すなわち集積回路のトランジス
タのソース、ドレインおよびゲートの少なくともいずれ
かの間の接続を形成するのに好適に用いることができる
よシ詳細には、本発明はCMO8集積回路の能動および
ゲートの少なくともいずれか一方を相互接続するための
方法に関するもので、そこでは、接続以外の集積回路の
構成要素を形成して後で、完成回路上に第1材料といわ
れる導電性材料の被覆が直接被着され、その後でその被
覆が所望の接続を得るためにエッチされる。
集積回路の構成要素という用語は回路を形成する全ての
もの、すなわち、種々の回路接続の形成以前の、トラン
ジスタのフィールド酸化物、ソース、ドレインおよびゲ
ート、電荷結合素子(CC勇、などを意味するものと理
解されている。電気接触穴が従来技術において形成され
、用いられて回路接続を形成する絶縁被覆は明らかに集
積回路の構成要素の一部ではない。
本発明による方法において、絶縁被覆の被着がなく、そ
こに、回路の別々の接続のために電気接触穴は形成され
ないという事実のために、0M08回路の集積度をかな
シ増大することができる。
本発明による方法の一実施例に従がって、第1導電材料
の被覆はプラズマによってエッチされる。
本発明による方法の他の実施例に従がって、次の連続し
た工程が実施される。すなわち、生成集積回路上に第1
導電材料の被覆を被着する工程、 第1導電材料の被覆上に第1導電材料とは異なった第2
材料の被覆を被着する工程、 形成されるべき接続の像を表わすマスクを第2材料被覆
上に形成する工程、 マスクのない第2材料被覆の部分を除去する工程、 第2材料被覆の残存物のない第1導電材料被覆の部分を
除去する工程、および マスクを除去する工程 を実施する。
集積回路の能動領域(ソース、ドレイン)上の接続の自
己整列(セルファジィンメント)をなすために、本発明
による方法は次の連続した工程を含んでいるのが望まし
い。すなわち、 集積回路ゲートの側部絶縁を行なう工程、第1導電材料
被覆を生成集積゛回路上に被着する工程、 第1導電材料被覆上に第1導電材料被覆の浮彫シを除去
する第1の樹脂被覆を被着する工程、第1の樹脂被覆を
エッチして、相互接続されるべき能動領域の位置に樹脂
を残すだけにする工程、第2樹脂被覆に、形成されるべ
き接続の像を表わすマスクを形成する工程、 樹脂のない第1導電材料被覆の部分を除去する工程、お
よび 樹脂を除去する工程、 を含んでいるのが望ましい。
第1導電材料被覆はチタンとタングステンの合金で構成
されるのが望ましく、第2材料被覆はシリコン、シリコ
ン酸化物またはアルミニウムでできているのが望ましい
(実施例) 本発明を非限定的な実施例について、添付図面を参照し
て更に詳細に説明する。
第2図〜第5図は、相互接続されるべきnチャネルMO
8)ランジスタ28およびpチャネルMOSトランジス
タ30によって構成された07M OSインバータを示
す。
nチャネルトランジスタ28は、たとえばド−プされた
多結晶シリコンから形成されたゲート38とともにたと
えばp型シリコンの半導体基板内に形成されたソース3
2およびト9レイン34を有している。同様に、pチャ
ネルトランジスタはたとえばド−プされた多結晶シリコ
ンまたはシリサイドのゲート48とともに特にn型シリ
コンの半導体基板46内に形成されたソース44および
ドレイン42を有している。
これらのトランジスタ28,30は、たとえばLOCO
8(基板の局部酸化)技術によって作られるフィールド
酸化物50によってお互いから分離される。このフィー
ルド酸化物50は一部分半導体基板内に埋め込まれる。
フィールド酸化物50とともに、2つのトランジスタ2
8.30のソース、ドレイン、ゲートは、集積回路(こ
の場合はCMOSインバータ)のいわゆる構成要素を表
わす。
本発明によれば、nチャネルトランジスタ28のドレイ
ン34とpチャネルトランジスタ30のト9レイン42
の相互接続は、生成集積回路上に第1材料と呼ばれる導
電材料被覆52を直接被着すること、それに引続いてそ
の第1導電材料被覆52をエッチして所望の接続(第5
図)、とくに集積回路のト9レイン34とドレイン42
の接続を得ることによってなされる。たとえば重量%で
タングステン90%およびチタン10%のチタン−タン
グステン合金でできているのが望ましい被覆52はマグ
ネトロンスパッタリングで被着でき、たとえば0.1μ
mの厚さを有している。
導電被覆52は第2図〜第5図に示された態様で、すな
わち、まず上記被覆52上にそれとは異なった第2材料
の被覆54を被着することによってエッチできる。たと
えばマグネトロンスパッタリングによって被着された被
覆54はシリコン、またはシリコン酸化物、さらにはア
ルミニウムでつくることができる。それは約50OA(
5X2 10 μm)の厚さを有することができる。
被覆54上には従来の写真印刷工程を用いてたとえば樹
脂のマスク56が形成される。このマスクは形成される
べき接続の像(第5図)を表わす。
すなわちその接続の寸法を規定するように働く。
マスクを形成した後、マスクのない第2材料の被覆54
の部分は除去される。得られた構造は第3図に示されて
いる。被覆54がシリコン酸化物によってできていると
きは、そのエツチングはたとえばエツチング剤としてフ
ッ化水素酸(HF’)を用いて化学的に行うことができ
る。被覆54がシリコンでできているときは、エツチン
グは6フツ化硫黄(SF’6)を含むプラズマを用いて
行うことができる。
本発明による方法の次の工程は第4図に示されているよ
うに被覆54の残存物54αでおおわれていない第1導
電材料の部分を除去することからなる。被覆54の残存
物54αは導電被覆52のエツチング用のマスクとして
働く。このエツチングは、被覆52がTi−Wでつくら
れる場合、たとえば硫酸(H2S04)および過酸化水
素(H2C。)を用いて化学的エツチングによって行う
ことができる。
硫酸と過酸化水素の混合物では樹脂マスク56を除去す
ることも可能である。最終構造は第5図に示されている
このようにしてエッチされた導電材料被覆52によって
nチャネルトランジスタ28のト5レイン34とpチャ
ネルトランジスタ30のト9レイン42を相互接続する
ことが可能となる。
被覆52のエツチングに対するマスク効果は別として、
シリコンまたはシリコン酸化物のような第2材料の被覆
54を用いると、マスクを形成するだめの感光樹脂に対
する光照射の間、その樹脂における干渉現象を防止でき
る(この現象は普通用いられる導電被覆(実施例の場合
はTi−W)の高い反射率による)。したがって、樹脂
被覆内で、形成されるべき接続のよシ正確な像を得るこ
とができる。
第6図〜第9図は本発明による方法の他の実施例を示し
ている。この実施例では、接続されるべき能動領域たと
えばそれぞれnチャネルトランジスタ28およびpチャ
ネルトランジスタ30のト9レイン34およびトゞレイ
ン42上に生成されるべき相互接線たとえば線52αの
セルフアラインメントが可能になる。
第6図に示されるように、前の実施例と同じように、集
積回路の構成要素、すなわち、トランジスタ28.30
のソース、トレイン、ゲートおよびフィールド酸化物5
0を形成した後で、集積回路のゲート38,48の側部
絶縁57が約25001(0,25μm)の絶縁ストリ
ップの形でつくられる。この側部絶縁はシリコン酸化物
またはシリコン窒化物でよい。これは、公知の方法、た
とえばJ、R工SEMAN (ジエ・リースマーン)に
よって1980年11月18日に出願された米国特許第
4234362号や本願出願人の名前で1982年4月
8日に出願された7ランス特許第2525029号に記
載された方法によって生成することができる。
フィールド酸化物50は上述したように、半導体基板に
部分的に埋め込まれて(LOCO8)示されていること
に注意すべきでちる。しかし、本発明の方法のこの実施
例では、完全に浮彫シになっているのが望ましいだろう
集積回路ゲートの上記側部57を形成した後で、望まし
くはTi−Wでできている第1の導電材料被覆52は、
たとえばマグネトロンスパッタリング法を用いて生成回
路上に約0.1μの厚さで被着される。一定厚のこの被
覆は、下にある被覆の形状に依存した輪郭および特に、
能動領域(ドレイン34.32)のレベルに空洞を有し
ている。
次に導電材料被覆52上に、それとは異なった第2の材
料の被覆54の光学被着をなす。シリコン、シリコン酸
化物またはアルミニウムでできているのが望ましい被覆
54も下にある被覆の形状に依存した輪郭および特に、
能動領域(ドレイン34.42)の位置にある空洞を有
している。
被覆52は、次に、写真印刷技術で通常用いられる第1
の感光樹脂被覆58でおおわれる。用いられた樹脂の粘
性のために、樹脂被覆54は熱処理されるのが望ましく
、たとえば200〜250Cで熱することによって最適
の平ら表表面が得られる。
本発明方法の次に示す工程は、第7図に示されるように
1樹脂被覆58をエッチして、相互接続されるべき能動
領域、たとえばドレイン34および42の位置に、すな
わち被覆54が存在する場合はそこに堀られた位置、被
&54がない場合は導電被覆52に堀られた位置だけに
樹脂を残すようにすることからなる。自動的な態様では
樹脂58は被覆54t−たは52の輪郭に応じて能動領
域の位置に保持されるにすぎない。このエツチングはた
とえば、酸素プラズマを用いたドライエツチングによっ
て実施できる。
樹脂被覆58の上記エツチングに続いて、従来の写真印
刷を用いて、形成されるべき接続52αの像を表わすマ
スクが第2の樹脂被覆60に形成される。
第8図に示されるように、次の工程は、樹脂のない、つ
まシマスフ60によって覆われていない被覆54の部分
と、被覆54が用いられている場合はその被覆54の空
洞を満たす樹脂被覆の残存物を除去することからなる。
この除去は被覆54がSiO□でできている場合、エツ
チング剤として特にフッ化水素酸を用いて被覆54の化
学的エツチングを行うことによってなされる。被覆54
がアルミニウムでできているときは、このエツチングは
CCl4を含むプラズマを用いて行なわれる。
導電材料被覆52のマスクされていない部分、すなわち
、第2材料の被覆54の残存物54αによって覆われて
いない部分の除去が次になされる。
導電被覆52がTi−W合金である場合はエツチングは
SF4を含むプラズマを用いて実施することができる。
最後に第9図に示されるように、樹脂すなわちマスク6
0および樹脂被覆58の残存物が除去される。
導電材料被覆52をエッチして能動領域34゜42の接
続52αを得る過程で、樹脂マスク60および上述した
と同様にエッチされた樹脂被覆58を用いることによっ
て、その端部が集積回路のゲー)38.38の側部絶縁
ストリック57と接触する、その集積回路の能動領域3
4.42間の接続52aが得られるようになる。すなわ
ち上記能動領域には接続52αのセルフアラインメント
が存在することになる。このセルフアラインメントは、
能動領域34.42上の樹脂マスク60のアラインメン
トに通常必要なガードを用いる必要をなくする利点を有
する。
シリコン、シリコン酸化物またはアルミニウムの第2材
料の被覆を用いることによって、次の工程の間Ti−W
被覆52が酸化雰囲気中にさらされるのを防ぐことがで
きるようになる。被覆54にアルミニウムを用いれば形
成された相互接続線の抵抗を減少させることができる。
上述したように、第6図〜第9図を参照して述べられた
方法は第2材料被覆(これは樹脂構成マスク60に形成
されるべき接続52αの良好な像を得るのに特に役立つ
)を用いないでも実施することができる。この場合は、
樹脂マスク60の形成に続いて樹脂のない導電被覆52
、すなわちマスク60および樹脂被覆58の残存物によ
って覆われない部分が除去される。導電被覆52の上記
エツチングはそれがT i −Wである場合はSF 6
鎗むプラズマを用いることによって実施できる。被覆5
2のエツチングに続いて、樹脂すなわちマスク60およ
び樹脂被覆58の残存物が除去される。
集積回路ゲートの側部絶縁57を用いる本発明の実施例
(第6図〜第9図)では、上記絶縁57の形成直後に補
助的な工程(それは、接続されるべき能動領域および特
に集積回路ドレイン34゜42にイオンをインブラント
することからなる)を実施することができる。このイオ
ンインプランテーションによって、特にフィルド酸化物
の縁で、集積回路のソース、ドレインとその回路の基板
との短絡の危険を防止することができる。このような短
絡は本発明による方法の各工程の実施中、とくに集積回
路ゲートの側部絶縁を形成する際、フィールド酸化物を
わずかでもエッチすれば生じるだるう。このイオンイン
プランテーションによって集積回路ゲート38.48で
ソースとドレインの二重接合が可能となシ、それによっ
て隣接したゲート、ドレイン間の電場を減少できるよう
になる。
イオンインプランテーションは各場合、相補領域すなわ
ちn+型領領域よびp+型領領域樹脂マスクでマスクす
ることによって実施できる。それはまた、n+型領領域
対しては13(lKeVのエネルギおよび5 X 10
15at/cm2のド−ズをもつ硫黄イオン、p+型領
領域対しては40KeVのエネルギおよび3×1015
at/cIrL2 をもつボロンで実施できる。
本発明による方法によって、 CMO8集積回路におい
て、短距離接続、すなわち上記回路のソース、ドレイン
、およびドレインの少なくともいずれか1つの間の接続
を絶縁被覆をあらかじめ被着し、次にエッチすることな
しに形成することができるようになる。これによって、
上記回路の集積度はかなシ向上できる。
本発明による方法は07M OSインパークのドレイン
間接続の場合について説明されたが、他の種類の接続、
とくに集積回路トランジスタのゲートを同じトランジス
タのソースまたはドレインに接続するのにも用いること
ができることは明らかである。
【図面の簡単な説明】
第1図はCMOSインバータ回路の従来の相互接続工程
におけるそのCMOSインバータの縦断面図である。 第2図〜第5図は本発明の第1実施例による方法のそれ
ぞれの工程の縦断面図である。 第6図〜第7図は本発明の第2実施例による方法のそれ
ぞれの工程の縦断面図である。 28・・・nチャネルトランジスタ:30・・・pチャ
ネルトランジスタ; 32,44・・・ソース;34,
42・・・ドレイン;38,48・・・ゲート、50・
・・フィールド9酸化物、52・・・第1導電材料被覆
;54・・・第2材料被覆; 52(Z・・・接続;5
6・・・マスク;54α・・・第2材料残存物;57・
・・側部絶縁;58・・・第1感光樹脂被着;60・・
・第2樹脂被覆

Claims (1)

  1. 【特許請求の範囲】 1) C/MO8集積回路の複数の能動領域および複数
    のゲートの少なくともいずれか一方の相互接続する方法
    であって、接続以外の集積回路の構成要素を形成した後
    、生成回路上に第1材料といわれる導電材料の被覆を直
    接に被着し、その後その導電材料被覆をエッチして所望
    の接続を得ることを特徴とする 方法。 2)第1導電材料の被覆はプラズマによってエッチされ
    ることを特徴とする特許請求の範囲第(1)項の方法。 3)生成集積回路上に第1導電材料の被覆を被着する工
    程、 第1導電材料の被覆上に、それとは異なった第2材料の
    被覆を被覆する工程、 形成されるべき接続の像を表わすマスクを第2材料被覆
    上に形成する工程、 マスクのない第2材料被覆の部分を除去する工程、 第2材料被覆の残存物の雇い第1導電材料被覆の部分を
    除去する工程、および マスクを除去する工程の連続エト を含むことを特徴とする特許請求の範囲第(1)項記載
    の方法。 4)集積回路ゲートの側部絶縁を行なう工程、第1導電
    材料被覆を生成集積回路上に被着する工程、 第1導電材料被覆上にその浮彫シを相殺する第1の樹脂
    被覆を被着する工程、 第1の樹脂被覆をエッチして、相互接続されるべき能動
    領域の位置に樹脂を残すだけにする工程、第2樹脂被覆
    に、形成されるべき接続の像を表わすマスクを形成する
    工程、 樹脂のない第1導電材料被覆の部分を除去する工程、お
    よび 樹脂を除去する工程 を含むことを特徴とする特許請求の範囲第(1)項記載
    の方法。 5)集積回路ゲートの側部絶縁を行なう工程、第」導電
    材料被覆を生成・集積回路上に被着する工程、 第1導電材料被覆上に、それとは異なった第2材料の被
    覆を被着する工程、 第2材料被覆上に、それの浮彫シを除去するのに用いら
    れる第1の樹脂被覆を被着する工程、第1の樹脂被覆を
    エッチして、相互接続されるべき能動領域の位置に樹脂
    を残すだけにする工程、第2の樹脂被覆に形成されるべ
    き接続の像を表わすマスクを形成する工程、 樹脂のない第2材利被覆の部分を除去する工程、第2材
    料被覆の残存物におおわれていない第1導電材料被覆の
    部分を除去する工程、および、樹脂を除去する工程の連
    続工程 を含むことを特徴とする特許請求の範囲第(1)項記載
    の方法。 6)ゲートの側部絶縁につづいて、集積回路の能動領域
    においてイオンインプランテーションを行なうことを特
    徴とする特許請求の範囲第(4)項または第(5)項記
    載の方法。 7)第2材料被覆はシリコンまたはシリコン酸化物でで
    きていることを特徴とする特許請求の範囲第(3)項ま
    たは第(5)項記載の方法。 8)第2材料被覆はアルミニウムでできていることを特
    徴とする特許請求の範囲第(3)項または第(5)項記
    載の方法。 9)第1導電材料被覆はチタン−タングステン合金でで
    きていることを特徴とする特許請求の範囲第(1)項〜
    第(8)項のいずれか1つに記載の方法。
JP60053518A 1984-03-19 1985-03-19 Cmos集積回路の能動領域及び/又はゲートの相互接続方法 Pending JPS60211971A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8404204 1984-03-19
FR8404204A FR2561443B1 (fr) 1984-03-19 1984-03-19 Procede pour interconnecter les zones actives et/ou les grilles d'un circuit integre cmos

Publications (1)

Publication Number Publication Date
JPS60211971A true JPS60211971A (ja) 1985-10-24

Family

ID=9302170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60053518A Pending JPS60211971A (ja) 1984-03-19 1985-03-19 Cmos集積回路の能動領域及び/又はゲートの相互接続方法

Country Status (5)

Country Link
US (1) US4632725A (ja)
EP (1) EP0157677B2 (ja)
JP (1) JPS60211971A (ja)
DE (1) DE3566061D1 (ja)
FR (1) FR2561443B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
JP2993339B2 (ja) * 1993-12-03 1999-12-20 ヤマハ株式会社 半導体装置の製造方法
US5904560A (en) * 1996-03-29 1999-05-18 Intel Corporation Cleaning step which improves electromigration performance of interlayer connection in integrated circuits
US6132032A (en) * 1999-08-13 2000-10-17 Hewlett-Packard Company Thin-film print head for thermal ink-jet printers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JPS5827363A (ja) * 1981-08-10 1983-02-18 Fujitsu Ltd 電界効果トランジスタの製造法
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4470852A (en) * 1982-09-03 1984-09-11 Ncr Corporation Method of making CMOS device and contacts therein by enhanced oxidation of selectively implanted regions
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors

Also Published As

Publication number Publication date
FR2561443A1 (fr) 1985-09-20
US4632725A (en) 1986-12-30
FR2561443B1 (fr) 1986-08-22
EP0157677B1 (fr) 1988-11-02
EP0157677A1 (fr) 1985-10-09
EP0157677B2 (fr) 1992-12-23
DE3566061D1 (en) 1988-12-08

Similar Documents

Publication Publication Date Title
GB2053565A (en) Production of integrated mos circuits
JPS5940297B2 (ja) 大規模集積回路の製造方法
US4277881A (en) Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
EP0283991A2 (en) Method of manufacturing semiconductor device
GB2028581A (en) Last-stage programming of semiconductor integrated circuits by ion implantation
US4455737A (en) Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US6074938A (en) Method of forming a semiconductor device comprising a dummy polysilicon gate electrode short-circuited to a dummy element region in a substrate
US4477962A (en) Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
JPS60211971A (ja) Cmos集積回路の能動領域及び/又はゲートの相互接続方法
US4621412A (en) Manufacturing a complementary MOSFET
US4587711A (en) Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
EP0289089B1 (en) Method of manufacturing a semiconductor device having interconnections located both above a semiconductor region and above an isolation region adjoining it
JPS605065B2 (ja) Mis形半導体装置の製造方法
JPS58209145A (ja) 集積mos電界効果トランジスタ回路の製造方法
JPS62224077A (ja) 半導体集積回路装置
JPS58191469A (ja) 半導体装置の製造方法
JPS59112656A (ja) 半導体装置及びその製造方法
JPS60160168A (ja) Mos型半導体装置の製造方法
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR0165373B1 (ko) 반도체 메모리장치 및 그 제조방법
JP3239422B2 (ja) 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法
KR100345515B1 (ko) 반도체 소자의 제조 방법
JPS5870552A (ja) 半導体装置の製造方法
JPH0779135B2 (ja) 半導体装置の製造方法