JPS6020778B2 - Composite computer equipment - Google Patents

Composite computer equipment

Info

Publication number
JPS6020778B2
JPS6020778B2 JP52148781A JP14878177A JPS6020778B2 JP S6020778 B2 JPS6020778 B2 JP S6020778B2 JP 52148781 A JP52148781 A JP 52148781A JP 14878177 A JP14878177 A JP 14878177A JP S6020778 B2 JPS6020778 B2 JP S6020778B2
Authority
JP
Japan
Prior art keywords
computer
system bus
computers
bus
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52148781A
Other languages
Japanese (ja)
Other versions
JPS5481740A (en
Inventor
忠洋 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP52148781A priority Critical patent/JPS6020778B2/en
Publication of JPS5481740A publication Critical patent/JPS5481740A/en
Publication of JPS6020778B2 publication Critical patent/JPS6020778B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は複数の計算機から成る複合計算機に係わり、特
に各計算機間を多重化されているシステムバスで結合し
た複合計算機装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a compound computer comprising a plurality of computers, and more particularly to a compound computer device in which the computers are connected by a multiplexed system bus.

近年マイクロコンピュータの出現により、複数の計算機
を有機的に結合することにより、機能分散化を計った複
合計算機装置が採用されてきている。複合計算機装置は
各計算機間の機能を分散させると共に、動作的にも出来
るだけ独立性をもたせ、要求される機能に合わせ、各専
用機能化された計算機をビルディングブロック式に組合
せてシステム全体を構成するようにしたものである。こ
の複合計算機システムによれば柔軟性のあるシステムを
実現出来、又、局部的な故障に対しては該当する機能だ
けを除外することによりシステム全体を停止させずにす
むのでシステム信頼度を向上させることができる。更に
この特徴を生かして機能に要求される信頼度に応じて、
必要な機能は二重化することにより経済的に信頼度確保
が出来る。
In recent years, with the advent of microcomputers, compound computer devices have been adopted in which functions are distributed by organically linking a plurality of computers. Composite computer equipment distributes the functions between each computer, while maintaining operational independence as much as possible, and configures the entire system by combining specialized functional computers in a building block format according to the required functions. It was designed to do so. This complex computer system allows for a flexible system, and in the event of a local failure, only the corresponding function can be excluded, eliminating the need to stop the entire system, thereby improving system reliability. be able to. Furthermore, taking advantage of this feature, depending on the reliability required for the function,
Reliability can be ensured economically by duplicating necessary functions.

第1図は従来用いられている複合計算機装置の一例を示
す。計算機IA,IBは二重化されたもので、それに応
じてシステムバス5A,58、システムバスィンタフェ
ース4A,4Bも二重化され、計算機IA、システムバ
ス5A、システムバスインタフェース4AでA系計算機
システムを、又計算機IB、システムバス58、システ
ムバスインタフエース4BでB系計算機システムを構成
している。
FIG. 1 shows an example of a conventional compound computer device. Computers IA and IB are duplexed, and system buses 5A and 58 and system bus interfaces 4A and 4B are also duplexed, so that computer IA, system bus 5A, and system bus interface 4A can be used to connect computer system A or The computer IB, system bus 58, and system bus interface 4B constitute a B-system computer system.

一方2,3は二重化されていない計算機である。二重化
された計算機システムはシステムバスインタフエース4
A,4B間でインタロツクがとられており、いずれか一
方が動作している。即ち、A系の計算機IAを常用モー
ド、B系の計算機IBを待機モードとすると、A系の計
算機IAが正常な場合は、計算機IA側を二重化されて
いない他計算機2,3と鯖合すべくA系のシステムバス
インタフェース4Aのみが能動となり、B系のシステム
バスィンタフェース4Bは動作が阻止される。A系、B
系のシステムバスインタフェース4A,4Bは、第2図
に示すように双方向バスドラィバー41と、送信制御回
路42、受信制御回路43から成り、各々システムバス
5A,5Bを構成するシステムデータバス51、システ
ムバス制御線52に接続され、システムバスを介して各
計算機間でのデータの転送を可能にしている。計算機I
Aが自己診断機能により、異常を検出するとシステムバ
スィンタフェース4Aの送信制御回路42に待機モード
要求信号を出力し、常用モードから待機モードに切換え
る。待機モードになるとA系システムバス制御線52の
待機モード信号により、A系の全てのシステムバスイン
タフェース4Aの受信制御43、送信制御回路42にブ
ロックがかかり、双方向バスドラィバ41は非導通とな
る。即ちA系計算機システムは非能動となる。一方B系
のシステムバスィンタフェース48の送信制御回路42
は、A系システムバスインタフェース4Aの送信制御回
路42が待機モードになるとィンタロックがとげて計算
機IBから待機モード要求信号が来ていないと、待機モ
ードから常用モ−ド‘こ切換る。これにより、B系シス
テムバス制御線52の待機モード信号がなくなりB系の
全てのシステムバスインタフェ−ス4Bが能動となる。
この結果システムバス5Bが能動となり計算機IB,2
,3が結合される。
On the other hand, computers 2 and 3 are not duplicated. The redundant computer system uses system bus interface 4.
An interlock is established between A and 4B, and either one is operating. That is, if computer IA of system A is set to regular mode and computer IB of system B is set to standby mode, if computer IA of system A is normal, computer IA side is connected to other computers 2 and 3 that are not duplicated. Therefore, only the system bus interface 4A of the A system becomes active, and the operation of the system bus interface 4B of the B system is inhibited. A series, B
As shown in FIG. 2, the system bus interfaces 4A and 4B of the system consist of a bidirectional bus driver 41, a transmission control circuit 42, and a reception control circuit 43, and a system data bus 51 and a system data bus 51 that constitute the system buses 5A and 5B, respectively. It is connected to the bus control line 52 and enables data transfer between the computers via the system bus. Calculator I
When A detects an abnormality through its self-diagnosis function, it outputs a standby mode request signal to the transmission control circuit 42 of the system bus interface 4A to switch from the normal mode to the standby mode. When the standby mode is entered, the standby mode signal on the A-system bus control line 52 blocks the reception control circuits 43 and transmission control circuits 42 of all system bus interfaces 4A of the A-system, and the bidirectional bus driver 41 becomes non-conductive. That is, the A-based computer system becomes inactive. On the other hand, the transmission control circuit 42 of the B system system bus interface 48
When the transmission control circuit 42 of the A-system bus interface 4A enters the standby mode, the interlock is tripped and if no standby mode request signal is received from the computer IB, it switches from the standby mode to the regular mode. As a result, the standby mode signal on the B-system bus control line 52 disappears, and all the B-system bus interfaces 4B become active.
As a result, the system bus 5B becomes active and the computers IB and 2
, 3 are combined.

この方式の場合、二重化された計算機IA,IBはいづ
れか一方しか事実上の動作をしていないので、計算機2
,3に結合させる計算機をIAからIB又は‘BからI
Aに切換える時制御上の乱れが生ずる。即ち、IAから
IBに切換える場合は計算機IBは、その時点の入力、
計算機2,3の情報だけで制御を開始するので計算機I
Aに貯えられていたその時点迄の制御内容と異る恐れが
ある為である。本発明はこの現状に鑑み為されたもので
、待機3中の計算機にも使用中の計算機と同一の入力を
与え待機中の計算機も同一の動作をさせておくことによ
り、常用機から待機機、待機機から常用機へ使用機を切
換えても制御に乱えを生じないようにした複合計算機装
置を得ることを目的とするもの3である。
In this method, since only one of the duplicated computers IA and IB is actually operating, computer 2
, 3 from IA to IB or 'B to I
When switching to A, a control disturbance occurs. That is, when switching from IA to IB, the computer IB inputs the input at that time,
Since control is started only with information from computers 2 and 3, computer I
This is because there is a possibility that the control content up to that point stored in A may be different. The present invention has been made in view of this current situation, and by giving the same input to the computer in standby 3 as the computer in use and causing the computer in standby to operate in the same way, it is possible to transfer the input from the regular computer to the standby computer. The object of the present invention is to obtain a multifunction computer device that does not cause disturbance in control even when the machine in use is switched from a standby machine to a regular machine.

以下に本発明の−実施例を第3図、第4図に示すブロッ
ク図を用いて詳細に説明する。
Embodiments of the present invention will be described in detail below using block diagrams shown in FIGS. 3 and 4.

第3図に於て、計算機IA,IB,2,3、システムバ
スインターフエース4A,48、システム/ゞス54A
,5Bは第1図と同一であるので重複する脱明は省略す
る。二重化されていない計算機2および3とA系、B系
各システムバス5Aおよび58はそれぞれシステムバス
送信インタフェース8A,8Bと、システムバス送信イ
ンタフェース9A,9Bで接続されている。次に計算機
IAを常用機、IBを待機機とした場合の計算機間のデ
−夕の転送について説明する。計算機IAから計算機2
又は3、あるいは計算機2および3の両方へデータを転
送する場合はA系のシステムバスィンタフヱース4A、
システムバス5Aおよびこのシステムバス5Aに接続さ
れているシステムバス受信インタフェース9Aが能動と
なる。一方計算機2(又は3)から、計算機IAへデー
タを転送する場合は、計算機2(又は3)にそれぞれ接
続されているA系、B系双方のシステムバス送信インタ
フェース8Aおよび88、システムバスインタフェース
4Aおよび4Bをそれぞれ能動とし、計算機2(又は3
)からA系の計算機IAへのデータ転送のみならず計算
機2(又は3)からB系の計算機IBへのデータ転送を
も可能としている。
In Figure 3, computers IA, IB, 2, 3, system bus interfaces 4A, 48, system/bus 54A
, 5B are the same as in FIG. 1, so redundant clarification will be omitted. The non-duplicated computers 2 and 3 and the A-system and B-system system buses 5A and 58 are connected through system bus transmission interfaces 8A and 8B and system bus transmission interfaces 9A and 9B, respectively. Next, a description will be given of data transfer between computers when computer IA is used as a regular computer and IB is used as a standby computer. From computer IA to computer 2
or 3, or when transferring data to both computers 2 and 3, system bus interface 4A of system A,
The system bus 5A and the system bus receiving interface 9A connected to the system bus 5A become active. On the other hand, when transferring data from computer 2 (or 3) to computer IA, system bus transmission interfaces 8A and 88 of both system A and system B connected to computer 2 (or 3), and system bus interface 4A are used. and 4B are respectively active, and calculator 2 (or 3
) to computer IA in system A, but also data transfer from computer 2 (or 3) to computer IB in system B is possible.

ところで待機中の計算機が使用中の計算機の動作に影響
与えない為に二重化された計算機間は共通回路を持たな
いようにしているので、二重化された計算機IA,IB
の動作タイミングが必ずしも一致しない。
By the way, in order to prevent the standby computer from affecting the operation of the computer in use, the duplicated computers do not have a common circuit, so the duplicated computers IA and IB
The operation timings of the two do not necessarily match.

このことは二重化された計算機システムに二重化されて
いない計算機2(又は3)からデータを転送する場合は
、データ送信制御に二重化された計算機システムの動作
タイミングのずれを吸収する必要があることを意味する
。本発明ではこの機能をシステムバス送信インタフェー
ス8A,8Bにもたせている。次にシステムバス送信イ
ンタフェースの構成と動作を説明する。システムバス送
信インタフェース8Aおよび8Bは第4図に示すように
、バスドラィバー81、送信制御回路42、バッファ回
路82から成り、前記バスドライバー81,91はそれ
ぞれシステムデータバス51、システムバス制御線52
に線続されている。バッファ回路82は計算機2(又は
3)からデータを送信する場合にシステムバス5Aおよ
び5Bを独立に制御することを可能にする為のデータバ
ッファの役割を果し、システムバス5Aと5Bとの間の
動作タイミングのずれ時間によって決まる記憶容量を有
するデータバッファレジス夕又はファーストインフアー
ストアウト〆′モリが用いられる。ここにフア−ストイ
ンフア−ストアウトメモリとは、書込データ、読出デー
タが別の端子に導かれ、書き込み動作、議出しデータが
独立に制御されるメモリで、記憶内容は書込まれた順序
で謙出される動作特性を持っている。システムバス受信
インタフェース9A,98は第4図に示すようにバスド
ラィバー91、受信制御回路43から成っており、従来
の受信制御と同様に、システムデータバス51にデータ
が出されているタイミングでバスドラィバー91を導通
させて計算機とシステムデータバス51を接続する動作
を行う。以上説明したように、本発明は二重化されてい
ない計算機の送信用インタフェース部の送信制御が独立
に行えるように、データバッファ部を各送信インタフェ
ース部に持つことにより二重化されたシステムバスを共
に能動とさせるように構成したので二重化された計算機
に同一入力情報を与えることを可能としている。
This means that when transferring data from non-duplicated computer 2 (or 3) to a duplicated computer system, it is necessary to absorb the deviation in the operation timing of the duplicated computer system in data transmission control. do. In the present invention, the system bus transmission interfaces 8A and 8B have this function. Next, the configuration and operation of the system bus transmission interface will be explained. As shown in FIG. 4, the system bus transmission interfaces 8A and 8B are composed of a bus driver 81, a transmission control circuit 42, and a buffer circuit 82.
It is connected to. The buffer circuit 82 serves as a data buffer to enable independent control of the system buses 5A and 5B when transmitting data from the computer 2 (or 3), and serves as a data buffer between the system buses 5A and 5B. A data buffer register or a first-in-first-out memory is used, which has a storage capacity determined by the time difference in the operation timing of the data buffer register. Here, a first-in-first-out memory is a memory in which write data and read data are led to separate terminals, and the write operation and read data are controlled independently, and the stored contents are stored in the order in which they were written. It has operating characteristics that are highlighted. As shown in FIG. 4, the system bus reception interfaces 9A and 98 are composed of a bus driver 91 and a reception control circuit 43. Similar to conventional reception control, the bus driver 91 is activated at the timing when data is output to the system data bus 51. An operation is performed to connect the computer and the system data bus 51 by connecting the computer to the system data bus 51. As explained above, the present invention enables both duplex system buses to be active by providing a data buffer section in each transmission interface section so that the transmission control of the transmission interface sections of computers that are not duplexed can be performed independently. This configuration allows the same input information to be given to duplicated computers.

このようにシステムバスを共に能動とすることにより二
重化された計算機が同一入力情報に基いて動作するとに
なり、常用機、待機機のいづれの出力を用いても制御が
可能となる為、使用機を常用緩から待機機、待機機から
常用機に切換える場合は特別な処理は不要で制御上の乱
れも生じない。しかも二重化された計算機、システムバ
スは共に、ハードウェア的にも動作的にも独立した二重
化となっているので、一方の計算機又はシステムバスの
異常があっても他方へ支障を生じないことは言う迄もな
い。更に、二重化された計算機が同一の入力情報で動作
するので、通常の制御状態が安定している場合は、両計
算機とも同一の動作状態となるのでいづれか一方に異状
を生じた場合は両方の動作を比較することにより異常内
容、異常原因の究明が容易となる。
By making both system buses active in this way, the redundant computers will operate based on the same input information, and control will be possible using the output of either the regular or standby computer, so the computer in use will No special processing is required and no control disturbance occurs when switching from a regular-use to a stand-by machine, or from a stand-by machine to a regular-use machine. Moreover, both the redundant computers and system bus are independent in terms of hardware and operation, so even if there is an abnormality in one computer or system bus, it will not affect the other. Not until now. Furthermore, since the duplicated computers operate with the same input information, if the normal control state is stable, both computers will be in the same operating state, so if an abnormality occurs in either one, both computers will operate. By comparing the results, it becomes easier to investigate the content and cause of the abnormality.

又、システムバスが共に能動であるので、二重化されて
いない計算機によってシステムバスの動作をモニタする
ことが出釆るので二重化された計算機のいづれか一方の
異常と、各システムバスィンタフェース部の異常を容易
に検出することが可能となり信頼性の高い複合計算機装
鷹となる。以上は二重化された計算機、システムバスを
含む場合で説明したが、本発明は二重化に限定されるこ
となく、三重化以上の多重化された計算機、システムバ
スを含む場合にも効果を発揮することは言う迄もない。
In addition, since both system buses are active, it is possible to monitor the operation of the system bus by computers that are not duplicated, so it is possible to detect an abnormality in one of the duplicated computers and an abnormality in each system bus interface section. It can be easily detected and becomes a highly reliable multi-computer hawk. Although the above description has been made with reference to a case where a redundant computer and a system bus are included, the present invention is not limited to duplication, but is also effective when including a triplex or more multiplexed computer and system bus. Needless to say.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は従来の複合計算機装置の例を示すブロ
ック図、第3図、第4図は本発明の複合計算機装置の例
を示すブロック図である。 IA,IB・・・・・・二重化されている計算機、2,
3・・・・・・二重化されていない計算機、4A,48
・・・…システムバスインタフエース、5A,5B””
”システムバス、8A,8B・・・・・・システムバス
送信インタフエース、9A,98……システムバス8又
信インタフェース、41・・・…双方向バスドラィバー
、42・・・・・・送信制御回路、43・・・…受信制
御回路、51……システムデータバス、52……システ
ムバス制御線、81,91……バスドラィバー、82・
・・・・・バッファ回略。 第1図 第2図 第3図 第4図
1 and 2 are block diagrams showing examples of conventional compound computer devices, and FIGS. 3 and 4 are block diagrams showing examples of compound computer devices of the present invention. IA, IB...duplicated computers, 2,
3... Computer not duplicated, 4A, 48
...System bus interface, 5A, 5B""
``System bus, 8A, 8B...System bus transmission interface, 9A, 98...System bus 8-way communication interface, 41...Bidirectional bus driver, 42...Transmission control circuit , 43... Reception control circuit, 51... System data bus, 52... System bus control line, 81, 91... Bus driver, 82.
...Buffer bypass. Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1 計算機を双方向性インターフエースを介してシステ
ムバスに結合してなる計算機システムを複数系設けて多
重化し、上記各系のシステムバスそれぞれに対して多重
化されていない計算機をシステムバス送信インターフエ
ースおよびシステムバス受信インターフエースを介して
結合し、てなる複合計算機装置において、 前記システ
ムバス送信インターフエースは、多重化されていない計
算機が前記システムバスにデータを送信するとき、その
データを一時貯えて各系のシステムバスの動作タイミン
グのずれを緩衝するバツフア回路を設けたことを特徴と
する複合計算機装置。
1 Multiplexing is provided by providing multiple computer systems in which computers are connected to a system bus via a bidirectional interface, and a computer that is not multiplexed is connected to a system bus transmission interface for each system bus of each system. and a system bus reception interface, the system bus transmission interface temporarily stores data when a non-multiplexed computer transmits data to the system bus. A compound computer device characterized by being provided with a buffer circuit that buffers deviations in operation timing of system buses of each system.
JP52148781A 1977-12-13 1977-12-13 Composite computer equipment Expired JPS6020778B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52148781A JPS6020778B2 (en) 1977-12-13 1977-12-13 Composite computer equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52148781A JPS6020778B2 (en) 1977-12-13 1977-12-13 Composite computer equipment

Publications (2)

Publication Number Publication Date
JPS5481740A JPS5481740A (en) 1979-06-29
JPS6020778B2 true JPS6020778B2 (en) 1985-05-23

Family

ID=15460522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52148781A Expired JPS6020778B2 (en) 1977-12-13 1977-12-13 Composite computer equipment

Country Status (1)

Country Link
JP (1) JPS6020778B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607365A (en) * 1983-11-14 1986-08-19 Tandem Computers Incorporated Fault-tolerant communications controller system

Also Published As

Publication number Publication date
JPS5481740A (en) 1979-06-29

Similar Documents

Publication Publication Date Title
EP1076853B1 (en) Controlling a bus with multiple system hosts
JP4462697B2 (en) Storage controller
US4631661A (en) Fail-safe data processing system
WO2014125606A1 (en) Control device
JPS6115263A (en) Control system for command transfer between processors
JP4731364B2 (en) Multiplexing control system and multiplexing method thereof
JPS6020778B2 (en) Composite computer equipment
JPH06175868A (en) Duplex computer fault monitoring method
JPH02228740A (en) Duplex processing system
JPS6350740B2 (en)
KR100228306B1 (en) Hot-standby multiplexer and implementation method
JPS628832B2 (en)
JPH02231603A (en) Duplex switch system
JPH0697989A (en) Method and device for switching to line for processing system for duplex processor
KR100202398B1 (en) Isdn device control system having duplication structure
JPH04101255A (en) Bus backup mechanism
KR19980055995A (en) Communication system with redundancy to prevent loss of communication data between processors
JPS6252907B2 (en)
JPS6212539B2 (en)
JPH04137144A (en) Data processor
JPS5998235A (en) Input and output controller
JPS5923677B2 (en) Redundant system for exchange processing equipment
JPS5816365A (en) Composite computer device
JPH0420495B2 (en)
JPS6349866A (en) Bus switching control system