KR100202398B1 - Isdn device control system having duplication structure - Google Patents

Isdn device control system having duplication structure Download PDF

Info

Publication number
KR100202398B1
KR100202398B1 KR1019960052952A KR19960052952A KR100202398B1 KR 100202398 B1 KR100202398 B1 KR 100202398B1 KR 1019960052952 A KR1019960052952 A KR 1019960052952A KR 19960052952 A KR19960052952 A KR 19960052952A KR 100202398 B1 KR100202398 B1 KR 100202398B1
Authority
KR
South Korea
Prior art keywords
control system
output
control
counterpart
bus
Prior art date
Application number
KR1019960052952A
Other languages
Korean (ko)
Other versions
KR19980034791A (en
Inventor
김정환
김상현
Original Assignee
박원배
주식회사한화
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박원배, 주식회사한화 filed Critical 박원배
Priority to KR1019960052952A priority Critical patent/KR100202398B1/en
Publication of KR19980034791A publication Critical patent/KR19980034791A/en
Application granted granted Critical
Publication of KR100202398B1 publication Critical patent/KR100202398B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Abstract

본 발명은 ISDN디바이스 제어계상의 이상상태 발생에 대한 대처능력을 극대화하기 위한 이중화구조를 갖는 ISDN디바이스 제어계에 관한 것이다. 본 장치는 상대측 제어계와 공유하고 있는 버스를 통해 상위레벨 프로세서 또는 디바이스와 데이타 전송시 버스충돌이 일어나지 않도록 출력을 제어하기 위한 출력제어부; 자신측 제어계상의 에러를 검출하기 위한 에러검출부; 에러검출부에서 출력되는 신호, 상대측 제어계상의 에러검출 결과신호 및 활성화 요구신호에 의하여 자신측 제어계의 상태천이를 제어하기 위한 상태천이 제어부; 상비정보 및 필수정보를 저장하고 전송하는 경로로 이용되는 공통영역; 상태천이 제어부의 출력신호에 의하여 출력제어부의 인에이블상태를 제어하고, 자신측 제어계가 활성화상태일 때에는 자신측 제어계내의 공통영역만을 관리하도록 이중화버스를 중재하고, 비활성화상태일 때에는 상대측 제어계내의 공통영역와 자신측 제어계내의 공통영역을 모두 관리하도록 이중화버스를 중재하는 이중화제어부를 포함하도록 구성된다.The present invention relates to an ISDN device control system having a redundant structure for maximizing the ability to cope with an abnormal state occurrence on the ISDN device control system. The apparatus includes an output control unit for controlling the output such that a bus collision does not occur when data is transmitted to a higher level processor or device through a bus shared with the counterpart control system; An error detection unit for detecting an error on its own control system; A state transition controller for controlling a state transition of the own control system based on a signal output from the error detection unit, an error detection result signal on the counterpart control system, and an activation request signal; A common area used as a path for storing and transmitting standing information and essential information; Controls the enable state of the output control unit by the output signal of the state transition control unit, and when the own control system is in an active state, arbitrates the duplex bus so as to manage only the common area in the own control system. And a redundancy control unit which arbitrates the duplex bus so as to manage all common areas in its own control system.

Description

이중화구조를 갖는 종합정보통신망 디바이스 제어계Integrated Information Communication Network Device Control System with Dual Structure

본 발명은 종합정보통신망(Integrated Service Digital Network, 이하 ISDN이라고 약함) 디바이스 제어계에 관한 것으로, 특히 이중화구조를 갖는 종합정보통신망 디바이스 제어계에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated service digital network (ISDN) device control system, and more particularly, to an integrated information network device control system having a redundant structure.

ISDN디바이스 제어계는 상위프로세서와 ISDN디바이스간 통신을 제어하기 위한 것으로, 기존에는 하나의 ISDN디바이스 제어계를 구비하여 사용하였다. 그러나 ISDN디바이스 제어계(이하 제어계라고 약함)의 역할상의 중요도에 의하여 제어계상의 이상상태 발생시 대처능력을 극대화할 수 있는 방안이 요구되었다.The ISDN device control system is used to control communication between the upper processor and the ISDN device. In the past, an ISDN device control system was used with one ISDN device control system. However, due to the importance of the role of ISDN device control system (hereinafter referred to as control system), a method for maximizing the ability to cope with abnormal conditions in the control system was required.

따라서 본 발명의 목적은 ISDN디바이스 제어계상의 이상상태 발생에 대한 대처능력을 극대화하기 위하여 이중화구조를 갖는 ISDN디바이스 제어계를 제공하는데 있다.Accordingly, an object of the present invention is to provide an ISDN device control system having a redundant structure in order to maximize the ability to cope with the occurrence of abnormal conditions on the ISDN device control system.

상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 상위레벨 프로세서와 종합정보통신망 디바이스들간의 통신을 제어하기 위하여 이중화구조를 갖는 종합정보통신망 디바이스 제어계에 있어서, 상대측 제어계와 공유하고 있는 버스를 통해 상위레벨 프로세서 또는 디바이스와 데이타 전송시 버스충돌이 일어나지 않도록 출력을 제어하기 위한 출력제어부; 자신측 제어계상의 에러를 검출하기 위한 에러검출부; 에러검출부에서 출력되는 신호, 상대측 제어계상의 에러검출 결과신호 및 활성화 요구신호에 의하여 자신측 제어계의 활성화 요구신호와 출력제어신호를 출력하여 자신측 제어계의 상태천이를 제어하기 위한 상태천이 제어부; 상비정보 및 필수정보를 저장하고, 제어계간에 연결되어 있는 이중화버스를 통해 상대측 제어계로 데이터를 전송하는 공통영역; 상대측 제어계내의 동일 기능부와 이중화제어버스를 통해 제어신호를 송수신하고, 상태천이 제어부에서 출력되는 활성화 요구신호와 출력제어신호에 의하여 출력제어부의 인에이블상태를 제어하고, 자신측 제어계가 활성화상태일 때에는 자신측 제어계내의 공통영역만을 관리하도록 이중화버스를 중재하고, 비활성화상태일 때에는 상대측 제어계내의 공통영역와 자신측 제어계내의 공통영역을 모두 관리하도록 이중화버스를 중재하는 이중화제어부를 포함하는 것을 특징으로 한다.In order to achieve the above object, the apparatus according to the present invention is a multi-information network device control system having a redundancy structure for controlling communication between a higher-level processor and a multi-information network device, and the upper-level device is controlled through a bus shared with a counterpart control system. An output control unit for controlling the output so that a bus collision does not occur during data transmission with the level processor or device; An error detection unit for detecting an error on its own control system; A state transition controller for controlling a state transition of the own control system by outputting an activation request signal and an output control signal of the own control system according to a signal output from the error detector, an error detection result signal on the counterpart control system, and an activation request signal; A common area for storing the standing information and the essential information and transmitting data to the counterpart control system through a redundant bus connected between the control systems; Control signals are transmitted and received through the same function unit and the redundant control bus in the counterpart control system, and the enable state of the output control unit is controlled by the activation request signal and the output control signal outputted from the state transition controller, and the own control system is in an active state. And a redundancy control unit for arbitrating the duplex bus so as to manage only the common area in its own control system, and in the inactive state, a duplication control unit for arbitrating the duplex bus to manage both the common area in the other party's control system and the common area in its own control system.

도 1은 본 발명에 따른 이중화 구조를 갖는 종합정보통신망 디바이스 제어계의 블럭도1 is a block diagram of an integrated IT network device control system having a redundant structure according to the present invention.

도 2는 도 1에 도시된 이중화제어부와 공통영역 및 출력제어부간의 상세도FIG. 2 is a detailed view of the redundant control unit and the common area and the output control unit shown in FIG.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

110:A사이드 ISDN(Integrated Service Digital Network)디바이스 제어계110: A side integrated service digital network (ISDN) device control system

120:B사이드 ISDN디바이스 제어계120: B side ISDN device control system

111, 121:상위레벨 프로세서 인터페이스부111, 121: upper level processor interface

112. 118, 122, 128:출력제어부112. 118, 122, 128: output control unit

113, 123:이중화제어부114, 124:에러검출부113, 123: redundancy control unit 114, 124: error detection unit

115, 125:상태천이제어부116, 126:공통영역115, 125: state transition control unit 116, 126: common area

117, 127:디바이스 인터페이스부117, 127: device interface unit

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 이중화구조를 갖는 ISDN디바이스 제어계의 블럭도로서, 동일한 구조의 A사이드의 ISDN디바이스 제어계(110)와 B사이드의 ISDN디바이스 제어계(120)로 구성되고, 2제어계(110, 120)는 미도시된 상위프로세서와 디바이스사이 신호선을 공유하도록 접속되어 항상 동기성을 유지할 수 있게 한다.1 is a block diagram of an ISDN device control system having a redundancy structure according to the present invention, which is composed of an ISDN device control system 110 on the A side and an ISDN device control system 120 on the B side of the same structure. 120 is connected to share a signal line between a higher processor and a device, not shown, so that synchronization can be maintained at all times.

A사이드와 B사이드의 ISDN디바이스 제어계(이하 제어계라고 약함, 110, 120)는 각각 상위레벨 프로세서(미도시됨)에 대한 버스(Bus)충돌을 방지할 수 있도록 출력을 제어하기 위한 출력제어부(112, 122)를 구비하고 미도시된 상위레벨 프로세서와 제어계(110, 120)간의 인터페이스처리를 하기 위한 상위레벨 프로세서 인터페이스부(111, 121), 자신측 제어계에서 발생되는 에러를 검출하여 자신측 상태천이 제어부(115 또는 125)와 상대측 상태천이제어부(125 또는 115)로 상호독립적인 신호선을 통해 전송하기 위한 에러검출부(114, 124), 자신측 에러검출부(114 또는 124)에서 검출된 결과신호와 상대측 에러검출부(124 또는 114)에서 전송되는 에러검출 결과신호 및 이중화 감시버스를 통해 상대측 상태천이제어부(125 또는 115)로 부터 전송되는 활성화요구신호(Active Request)에 의하여 자신측의 활성화요구신호(EN0)와 출력제어신호를 출력하는 상태천이제어부(115, 125), 이중화제어버스를 통해 상대측 동일 기능부(123, 113)와 제어신호를 전송하고 이중화버스를 관리 및 제어하기 위한 이중화제어부(113, 123), 필수정보와 상비정보를 구비하고 구비된 정보를 전달하기 위한 경로로 이용되는 공통영역(116, 126), 미도시된 디바이스들로의 출력시 버스충돌이 일어나지 않도록 출력을 제어하기 위한 출력제어부(118, 128)를 구비하고 디바이스들과 제어계간의 인터페이스처리를 하기 위한 디바이스 인터페이스부(117, 127)로 구성된다.The ISDN device control systems (hereinafter referred to as control systems 110 and 120) on the A side and B side are output control units 112 for controlling the outputs to prevent bus collisions with upper level processors (not shown), respectively. And a higher level processor interface unit 111 and 121 for interface processing between the upper level processor and the control system 110 and 120, which are not shown, and detects an error occurring in the own control system. Error detection units 114 and 124 and self-side error detection unit 114 or 124 for transmission to the control unit 115 or 125 and the relative state transition control unit 125 or 115 via mutually independent signal lines, and the opposite side. The error detection result signal transmitted from the error detection unit 124 or 114 and the activation request signal transmitted from the counterpart state transition control unit 125 or 115 through the redundant monitoring bus. The state transition control unit 115, 125 for outputting the activation request signal EN0 and the output control signal of the own side, and the control signal with the counterpart functional unit 123, 113 through the redundant control bus and manages the redundant bus. And a redundancy control unit 113 and 123 for controlling, a common area 116 and 126 having essential information and standing information and used as a path for transferring the provided information, and a bus collision upon output to devices not shown. An output control unit 118, 128 for controlling the output so that this does not occur, and a device interface unit 117, 127 for interface processing between the devices and the control system.

도 2는 도 1과 같이 구성된 이중화 구조에서 이중화제어부(113, 123)와 공통영역(116, 126) 및 출력제어부(112, 118, 122, 128)간의 관계를 좀더 상세하게 도시한 것이다.FIG. 2 illustrates in more detail the relationship between the redundancy control units 113 and 123, the common areas 116 and 126, and the output control units 112, 118, 122 and 128 in the redundancy structure configured as shown in FIG. 1.

그러면 도 2를 참조하여 도 1에 도시된 이중화구조를 갖는 제어계의 동작을 설명하기로 한다.Next, the operation of the control system having the redundant structure shown in FIG. 1 will be described with reference to FIG. 2.

이하에서는 A사이드 제어계(110)를 활성화상태로 설정하고, B사이드 제어계(120)를 비활성화상태로 설정한 경우를 예를 들어 설명한다.Hereinafter, a case in which the A side control system 110 is set to an active state and the B side control system 120 is set to an inactive state will be described by way of example.

우선, 에러검출부(114)는 자신측 제어계(110)에서 에러가 발생하였는 지를 검출하고, 검출결과(FAULT0)를 자신측 제어계(110)내의 상태천이제어부(115)와 상대측 제어계(120)의 상태천이제어부(125)로 전송한다. 이 때, 상대측 제어계(120)의 에러검출부(124)의 출력신호와 상호 독립적인 신호선을 사용하므로 에러 발생시 상태천이의 독립성을 갖고 있으며, 외부의 조작없이 하드웨어적인 동작에 의해 이루어지는 능동성을 부여하였다. 이와 같은 능동적인 동작에 의한 결과는 조작자에게 에러발생상태를 알리는데 이용될 수도 있다.First, the error detection unit 114 detects whether an error has occurred in the own control system 110, and outputs the detection result FAULT0 to the state of the state transition control unit 115 and the counterpart control system 120 in the own control system 110. The transition control unit 125 transmits. At this time, since signal lines independent from the output signal of the error detection unit 124 of the counterpart control system 120 are used, they have independence of state transition when an error occurs, and impart activeness by hardware operation without external manipulation. The result of such an active operation may be used to inform the operator of an error occurrence state.

상태천이제어부(115)는 자신측 제어계(110)내의 에러검출부(114)로 부터 전송되는 에러검출결과신호와 상대측 제어계(120)내의 에러검출부(124)로 부터 전송되는 에러검출결과신호 및 이중화감시버스를 통해 인가되는 상대측 제어계(120)내의 상태천이제어부(125)로 부터 전송되는 활성화요구신호에 의하여 자신측 제어계(110)에 대한 활성화요구신호와 출력인에이블신호를 출력한다. 출력된 활성화요구신호와 출력인에이블신호는 이중화제어부(113)로 전송된다. 여기서 상태천이제어부(115) 역시 외부의 선택이나 소프트웨어적인 조절없이 에러검출부들(114, 124)과 상대측 상태천이제어부(125)와의 실선 연결구조에 의하여 구동되도록 구성하여 동작상에 독립성을 제공하였다.The state transition control unit 115 monitors the error detection result signal transmitted from the error detection unit 114 in the own control system 110 and the error detection result signal and redundancy monitoring transmitted from the error detection unit 124 in the counterpart control system 120. An activation request signal and an output enable signal for the own control system 110 are output by the activation request signal transmitted from the state transition controller 125 in the counterpart control system 120 applied through the bus. The output activation request signal and the output enable signal are transmitted to the redundancy control unit 113. Here, the state transition controller 115 is also configured to be driven by the solid line connection structure between the error detectors 114 and 124 and the counterpart state transition controller 125 without external selection or software adjustment to provide independence in operation.

이중화제어부(113)는 공통영역(116)에 저장되어 있는 정보전송을 위해 이중화버스에 대한 중재(Arbitration)처리를 하고, 도 2에 도시된 바와 같이 BUSY, R/W, OE 및 COMSEL(COMmon area SELect)신호와 같은 제어신호를 이중화제어버스를 통해 상대측 이중화제어부(123)와 송수신하면서 이중화상태를 제어한다. 우선, 이중화제어부(113)는 상태천이제어부(115)로 부터 인가된 출력인에이블신호에 의하여 자신측 제어계(110)의 상위프로세서 인터페이스신호선과 디바이스의 인터페이스 신호선이 준비상태 제어계(120)의 상위프로세서 인터페이스신호선과 디바이스의 인터페이스 신호선과의 충돌을 방지할 수 있도록 출력제어신호인 OUT0를 출력제어부(112, 118)로 출력한다. 그리고 현재 활성화상태이므로 이중화제어부(113)는 자신측 공통영역(116)만을 관리하면서 정보처리를 하도록 이중화버스에 대한 중재처리를 한다. 그러나 준비상태인 상대측 제어계(120)보드의 이중화제어부(123)는 자신측 공통영역(126)와 상대측 공통영역(116)을 공통으로 관리하면서 정보처리를 하도록 이중화버스에 대한 중재처리를 한다. 즉, 공통영역(116)에 저장되는 데이타는 상비정보와 필수정보가 존재하는데, 정상상태에서 이중화제어부(113)는 공통영역(116)내에 있는 상비정보 및 필수정보만을 관리하나 상대측 제어계(120)내의 이중화제어부(123)는 제어계(120) 보드 실장시, 공통영역(116)에 존재하는 상비정보를 공통영역(126)으로 읽어와 제어계(110)와 동기를 맞추고, 초기화시 공통영역(116)에 존재하는 필수정보를 공통영역으로 읽어와 상호 독립성을 유지할 수 있도록 한다. 이와 같이 비활성화상태의 제어계(120)에서 공통영역(116), (126)을 관리할 수 있도록 양측의 공통영역(116, 126)간의 이중화버스는 버스공유방식을 적용하였다. 이러한 공통영역 접근방식을 사용할 경우에 활성화상태의 제어계(110)에서 절체시 상비정보 및 필수정보에 대한 특별한 제어를 하지 않아도 되므로 한정된 전송경로의 활용을 극대화할 수 있다.The redundancy control unit 113 performs arbitration processing for the redundancy bus to transmit information stored in the common area 116, and as shown in FIG. 2, BUSY, R / W, OE and COMSEL (common area). A control signal such as a SELect) signal is transmitted and received to and from the counterpart redundant control unit 123 through the redundant control bus to control the redundant state. First, the redundancy control unit 113 uses the output enable signal applied from the state transition control unit 115 so that the upper processor interface signal line of the own control system 110 and the interface signal line of the device are the upper processor of the ready state control system 120. The output control signal OUT0 is output to the output control units 112 and 118 so as to prevent a collision between the interface signal line and the interface signal line of the device. In addition, since the current state is active, the redundancy control unit 113 performs arbitration processing for the redundancy bus so as to process information while managing only its common area 116. However, the redundant control unit 123 of the counterpart control system 120 board in a ready state performs arbitration processing for the redundant bus so as to perform information processing while managing the common area 126 and the common side 116 of its own side in common. That is, the data stored in the common area 116 has the standing information and the essential information. In the normal state, the redundancy control unit 113 manages only the standing information and the essential information in the common area 116, but the counterpart control system 120 The redundancy control unit 123 therein reads the standing information existing in the common area 116 into the common area 126 when the board of the control system 120 is mounted, synchronizes with the control system 110, and initializes the common area 116. Essential information existing in the system is read to common area to maintain mutual independence. In this way, the bus sharing method is applied to the redundant buses between the common areas 116 and 126 on both sides so that the common areas 116 and 126 can be managed by the control system 120 in an inactive state. In the case of using the common area approach, the control system 110 in the active state does not need to control the standing information and the essential information when switching, thereby maximizing the utilization of the limited transmission path.

출력제어부(112, 118)는 이중화제어부(113)를 거쳐 출력되는 상태천이제어부(115)로 부터 출력된 출력인에이블제어신호에 의하여 상위프로세서(미도시됨)와 디바이스들(미도시됨)로의 출력시 상대측 제어계(120)와 공유한 신호선의 충돌이 발생되지 않도록 제어한다.The output controllers 112 and 118 are connected to the upper processor (not shown) and the devices (not shown) by the output enable control signal output from the state transition controller 115 output through the redundancy controller 113. The control is performed such that a collision of a signal line shared with the counterpart control system 120 does not occur during output.

한편, 제어계(120)가 활성화상태이고 제어계(110)가 비활성화상태일 때 동작은 상술한 바와 반대로 이루어진다.On the other hand, when the control system 120 is in an active state and the control system 110 is in an inactive state, the operation is reversed as described above.

이상, 상술한 바와 같이 본 이중화구조를 갖는 ISDN디바이스 제어계는 에러검출신호를 상호 독립적인 신호선을 이용하여 상대측에 전송하도록 하여 에러발생시 상태천이의 독립성을 부여하였으며, 정상상태에서 활성화상태부의 공통영역내의 상비정보를 비활성화상태부의 공통영역에서 관리하도록 하여 절체시 상비정보외의 정보만을 전송하도록 하는 공통영역 접근방식을 사용하여 한정된 전송경로의 활용을 극대화할 수 있는 효과가 있다.As described above, the ISDN device control system having the redundancy structure transmits the error detection signal to the counterpart using independent signal lines, thereby providing independence of state transition in the event of an error, It is possible to maximize utilization of the limited transmission path by using the common area approach to manage the standing information in the common area of the inactive state so that only the information other than the standing information is transferred.

또한 상위프로세서와 디바이들에 대한 동기성을 유지할 수 있도록 이중화구조의 ISDN디바이스 제어계가 공유하고 있는 신호선을 이용한 데이타 전송시 출력을 제어하여 버스충돌이 발생되는 것을 막을 수 있는 잇점도 있다.In addition, there is an advantage to prevent the occurrence of bus collision by controlling the output during data transmission using a signal line shared by the redundant ISDN device control system to maintain synchronization with the host processor and devices.

Claims (5)

상위레벨 프로세서와 종합정보통신망 디바이스들간의 통신을 제어하기 위하여 이중화구조를 갖는 종합정보통신망 디바이스 제어계에 있어서,In the integrated information network device control system having a redundant structure to control communication between a higher level processor and the integrated information network devices, 상대측 제어계와 공유하고 있는 버스를 통해 상기 상위레벨 프로세서 또는 상기 디바이스와 데이타 전송시 버스충돌이 일어나지 않도록 출력을 제어하기 위한 출력제어부;An output control unit for controlling an output such that a bus collision does not occur when data is transmitted to the upper level processor or the device through a bus shared with a counterpart control system; 자신측 제어계상의 에러를 검출하기 위한 에러검출부;An error detection unit for detecting an error on its own control system; 상기 에러검출부에서 출력되는 신호, 상대측 제어계상의 에러검출 결과신호 및 활성화 요구신호에 의하여 자신측 제어계의 활성화 요구신호와 출력제어신호를 출력하여 자신측 제어계의 상태천이를 제어하기 위한 상태천이 제어부;A state transition controller for controlling a state transition of the own control system by outputting an activation request signal and an output control signal of the own control system according to the signal output from the error detection unit, an error detection result signal on the counterpart control system, and an activation request signal; 상비정보 및 필수정보를 저장하고, 제어계간에 연결되어 있는 이중화버스를 통해 상대측 제어계로 데이터를 전송하는 공통영역;A common area for storing the standing information and the essential information and transmitting data to the counterpart control system through a redundant bus connected between the control systems; 상대측 제어계내의 동일 기능부와 이중화제어버스를 통해 제어신호를 송수신하고, 상기 상태천이 제어부에서 출력되는 상기 활성화 요구신호와 출력제어신호에 의하여 상기 출력제어부의 인에이블상태를 제어하고, 자신측 제어계가 활성화상태일 때에는 자신측 제어계내의 상기 공통영역만을 관리하도록 상기 이중화버스를 중재하고, 비활성화상태일 때에는 상대측 제어계내의 상기 공통영역와 자신측 제어계내의 공통영역을 모두 관리하도록 상기 이중화버스를 중재하는 이중화제어부를 포함하는 것을 특징으로 하는 이중화 구조를 갖는 종합정보통신망 디바이스 제어계.The control unit transmits and receives a control signal through the duplication control bus and the same function unit in the counterpart control system, and controls the enable state of the output control unit according to the activation request signal and the output control signal output from the state transition control unit. The redundancy control unit arbitrates the duplex bus to manage only the common area in its own control system when it is in an active state, and the redundancy control unit mediates the duplex bus so as to manage both the common area in the other party's control system and its common area when it is inactive. Comprehensive information communication network device control system having a redundant structure comprising a. 제 1 항에 있어서, 상기 각 제어계상의 에러검출결과는 상호 독립적인 신호선을 사용하여 전송하는 것을 특징으로 하는 이중화구조를 갖는 종합정보통신망 디바이스 제어계.2. The integrated information communication network device control system having a redundant structure according to claim 1, wherein the error detection results on each control system are transmitted using signal lines that are independent of each other. 제 1 항에 있어서, 상기 이중화제어부는 자신의 제어계가 비활성화상태에서 실장될 때, 상대측 제어계내의 상기 공통영역에 저장되어 있는 상비정보를 읽어 자신측 제어계와 상대측 제어계의 동기를 맞추고, 초기화시 상기 상대측 제어계내의 상기 공통영역에 저장되어 있는 필수정보를 자신측 제어계내의 상기 공통영역으로 읽어오도록 상기 이중화버스의 중재처리를 하여 정보에 대한 독립성을 유지하는 것을 특징으로 하는 이중화구조를 갖는 종합정보통신망 디바이스 제어계.The counterpart control unit according to claim 1, wherein when the control system is mounted in an inactive state, the redundant control unit reads the standing information stored in the common area in the counterpart control system, synchronizes the counterpart control system with the counterpart control system, and initializes the counterpart side. Integrated information communication network device control system having a redundancy structure, characterized by maintaining the independence of information by arbitration processing of the redundant bus so that the essential information stored in the common area in the control system is read into the common area in the control system on its own side. . 제 3 항에 있어서, 상기 이중화버스는 양측 제어계내의 상기 공통영역들이 공유하는 구조로 이루어지는 것을 특징으로 하는 이중화구조를 갖는 종합정보통신망 디바이스 제어계.4. The integrated information communication network device control system having a redundant structure according to claim 3, wherein the redundant bus has a structure shared by the common areas in both control systems. 제 1 항에 있어서, 상기 출력제어부는 상기 제어계와 상기 상위프로세서간의 인터페이스처리를 하기 위한 상위프로세서 인터페이스부와 상기 제어계와 상기 디바이스들간의 인터페이스처리를 하기 위한 디바이스 인터페이스부에 각각 구비되는 것을 특징으로 하는 이중화구조를 갖는 종합정보통신망 디바이스 제어계.The method of claim 1, wherein the output control unit is characterized in that each of the upper processor interface for performing the interface processing between the control system and the upper processor and the device interface for performing interface processing between the control system and the devices, characterized in that Integrated Information Communication Network Device Control System with Redundancy Structure.
KR1019960052952A 1996-11-08 1996-11-08 Isdn device control system having duplication structure KR100202398B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052952A KR100202398B1 (en) 1996-11-08 1996-11-08 Isdn device control system having duplication structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052952A KR100202398B1 (en) 1996-11-08 1996-11-08 Isdn device control system having duplication structure

Publications (2)

Publication Number Publication Date
KR19980034791A KR19980034791A (en) 1998-08-05
KR100202398B1 true KR100202398B1 (en) 1999-06-15

Family

ID=19481272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052952A KR100202398B1 (en) 1996-11-08 1996-11-08 Isdn device control system having duplication structure

Country Status (1)

Country Link
KR (1) KR100202398B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100220228B1 (en) * 1996-11-09 1999-09-15 박원배 Apparatus for controlling state transfer in the duplication architecture

Also Published As

Publication number Publication date
KR19980034791A (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US5453737A (en) Control and communications apparatus
US5182554A (en) Third party evavesdropping for bus control
KR100293950B1 (en) Apparatus and method for detecting fault using peripheral components interconnect bus monitor
KR100202398B1 (en) Isdn device control system having duplication structure
KR100709888B1 (en) schematic method of warm standby duplicating device
EP0183431A2 (en) System control network for multiple processor modules
JPH06259343A (en) Multiple bus control method and system using the same
KR100418964B1 (en) Apparatus for Duplicated PCI System
KR930006862B1 (en) Triple modular redundency method
JP3149047B2 (en) Redundant data processor
JPH0944280A (en) Module exchanging method and self-diagnostic method for data processing system
KR100380328B1 (en) Down prevention device at board disconnection of exchange system
JP2000347706A (en) Plant controller
KR100220228B1 (en) Apparatus for controlling state transfer in the duplication architecture
JPH06224975A (en) Method for resetting modules connected with each other, and system using this method
KR100229434B1 (en) Dual apparatus for controlling data communication
JP2592676B2 (en) System switching method
KR930006894B1 (en) Signal terminal group matching circuit
JPH11259325A (en) Duplex system and information processing method for the same
KR100342687B1 (en) control bus embodiment apparatus in ATM router by using global bus
KR20000003010A (en) Duplication device of processor using two common memorys and method thereof
JPH07334433A (en) Bus controller
JPH05284116A (en) Data communication system and optical repeater device for the system
JP2574773B2 (en) Priority selection method
KR20000059394A (en) Device for arbitrating duplicated global bus between main processor and peripheral processor in full electronic switching system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee