JPS60198892A - ピン付き多層セラミツク基板の製造方法 - Google Patents

ピン付き多層セラミツク基板の製造方法

Info

Publication number
JPS60198892A
JPS60198892A JP59055618A JP5561884A JPS60198892A JP S60198892 A JPS60198892 A JP S60198892A JP 59055618 A JP59055618 A JP 59055618A JP 5561884 A JP5561884 A JP 5561884A JP S60198892 A JPS60198892 A JP S60198892A
Authority
JP
Japan
Prior art keywords
group
metal
layer
gold
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59055618A
Other languages
English (en)
Other versions
JPH0136998B2 (ja
Inventor
嶋田 勇三
正則 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59055618A priority Critical patent/JPS60198892A/ja
Publication of JPS60198892A publication Critical patent/JPS60198892A/ja
Publication of JPH0136998B2 publication Critical patent/JPH0136998B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、パッケージ基板における入出力電気接続ピン
を取シ付ける多層セラミック基板の製造方法に関する。
(従来技術とその問題点) 最近のコンビーータシステム等の高密度小型化、高速化
および高パフォーマンス化に対して実装レベルにおける
パッケージ基板の要求は壕す1すきびしいものになって
きている。具体的にはパッケージ基板において配線密度
を高め信号線幅を微細化すること、信号線導体の抵抗値
を下げること、絶縁材料の誘電率を下げること等が要求
されており、これに応えるようなパッケージ基板技術が
開発されてきた。
例えばアルミナグリーンシートを用いた多層セラミ、り
基板や、ガラスセラミックグリーンシートを用い900
1度で焼結出来、金および銀−パラジウム系導体等が使
える低温焼結多層セラミッり基板、さらには、セラミッ
ク基板上ヘスバッタ、蒸着等の薄膜技術を用いたパッケ
ージ基板や、有機絶縁材料(ポリイミド等)を用い薄膜
導体と組み合せたパッケージ基板等々がある。このよう
な高密度化、微細化された実装基板上へは、超LSIチ
ップが多数実装されることになシ、シたがって基板外部
と電気的に接続するためめ入力出端子数は極めて多くな
ってくる。そのため入力出端子を多層基板裏面にピンで
形成する技術が開発されている。
電気接続ピンを基板上に取り付ける従来技術としては、
例えばアルミナ多層基板においては鎖ろうを用いてコバ
ール又は4.2合金等の材質の電気接続ピンを取り付け
ていた。
第1図は、アルミナ多層基板に取り付ける従来方法を説
明するための図であシ、アルミナグリーンシートに形成
したモリブデン又はタングステン等の導体パッドおよび
スルーホール中の導体を1500℃以上の温度で水素還
元雰囲気中で焼結したのちのセラミック基板1およびモ
リブデン又はタングステン等の導体2が示されている。
この導体パッド部品にメッキによシニッケル層3を形成
し、次にコバール又は42合金の電気接続ピン5を銀ろ
う4によシ取り付けている。銀ろうの組成は一般には、
銀60mo/%−銅4Qmo7チの共晶合金が使われて
おQ融点は779℃である。このためろう付は処理温度
は810℃程度が適当でありモリブデン等の導体の酸化
を防ぐために水素還元雰囲気中で行なわれる。次に基板
に取り付けられた電気接続ピンおよび導体が劣化しない
ように金メッキ処理される。
第2図には金メッキ層6が形成された電気接続ピン付き
基板の断面図を示す。本方法はろう付は処理温度が高く
、基板上に形成した微細薄膜パターン等は、この温度に
加熱することは難かしい。一方あらかじめピンを基板に
取υ付けたのち信号線等の微細薄膜パターンを形成する
場合においてもピン付き基板上へ各種パターンを形成す
る際の精度が悪くなシ、作業性も低下する。また有機絶
縁フィルム(ポリイミド等)を用いて多層セラミック基
板上へパターンを形成するパッケージ技術の場合でも同
様である。更にろう付は後接続ビンおよび導体パッド部
を金メッキする工程が含まれることになp作業性が悪い
次に処理温度を低げるためにろう材としてAu−8n又
はAu −8i、Au−8n−Pd、 Au−8o −
Ag等が検討された具体的な一例を第3図および第4図
に示す。
第3図においては、セラミック基板11の表面にモリブ
デン層12を付着させ、該モリブデン層上にメッキ法等
の手段によりニッケルの被膜13を形成する。次に該ニ
ッケル被膜上に金ペーストにより金の被膜14を形成し
熱処理により金・ニッケル固溶体を形成している。続い
て金メッキ17を施した接続ビン16をAu−8nろう
材15により結合している。
この方法において金・ニッケル固溶体を形成する際には
、約700℃の温度で水素還元中で行なっている。また
第4図においては、セラミック基板21の表面にモリブ
デン層22を付着させ、該モリブデン層上にニッケル被
膜23を形成し、該ニッケル被膜上へ障壁用の金被膜2
4を形成している。該金被膜上には、Snゲッタリング
金属のソースとして働く第■族の金属層25で被覆され
たのち金メッキ28を施した接続ビン27をAu−8n
ろう材26により結合されている。これらの方法は、い
ずれも高温で焼結するアルミナ多層セラミック基板であ
り接続ビンを取り付けるパッド部分には高温に耐えうる
モリブデン等の金属パッドを形成しておかなければなら
ず工程的にもコスト的にも不利である。
また導体の酸化という問題に対しては、細心の注意を払
わねばならず熱処理に際して水素還元雰囲気中で行なわ
なければならなかった。さらにモリブデン等のパッドと
セラミック基板との密着性をもたせるためにガラス7リ
ツト等の添加物をペースト中に含めなければならず導体
抵抗も高くなる欠点があった。
一方ガラスセラミック系の多層セラミック基板の場合、
1000℃以下の温度で焼結可能なため、導電率の高い
金、銀、銀−パラジウム等の導体が利用出来、酸化性雰
囲気で焼成できる利点があり、各方面において開発がさ
かんに行なわれているがガラスセラミックと金属との密
着性がピンを取り付けるに十分な状態では々く高密度化
に対して大きな問題点であった。
(発明の目的) 本発明は、このような従来の欠点、問題点を除去せしめ
、さらに低温焼結のガラスセラミック系多層基板に対し
ても十分な電気接続ピンの接着強度を有するピン付き多
層セラミック基板の製造方法を提供することにある。
(発明の構成) 本発明によればセラミック生シートの電気接続ピン取り
付は側に、周期律表の第■a族の金属膜を形成し、該第
■a族の金属膜上に周期律表の第1族の金属膜を形成し
、該第1族の金属膜上に周期律表の第1b族の金属の単
体もしくけ一部を含んだ混合物の層を形成する工程と、
前記セラミック生シートを含む複数枚のセラミック生シ
ートを積層プレスしたのち焼成する工程と、焼成基板上
の第1b族の金属もしくは含んだ金属層上にろう材によ
り電気接続ピンを取り付ける工程を有することを特徴と
するピン付き多層セラミック基板の製造方法が得られる
(構成の詳細な説明) 本発明は、上述の製造方法をとることにより従来方法の
問題点を解決した。まず生セラミツクシートに第■a族
の金属膜を形成することにより焼結後、ガラスセラミッ
クスと第■a族の金属との密着性が良好となり、また第
■族金属との間に金属結合を形成する結果、アルミナ多
層基板におけるモリブデン等の厚膜導体パッド又はガラ
スセラミック多層基板における金、銀、銀−パラジウム
等の厚膜導体パッドを形成する必要がなくなり、十分な
接着強度を持つ電気接続ピンを取り付けることが可能と
なった。また周期律表の第■族金属を形成することによ
って、第1b族の金属と焼成時に合金化、し一体化する
とともに、金−錫ろう材の錫ゲックリングのソースとし
て働き、ろう付は後の金−錫ろう材の融点を上げる仁と
が出来、ピン付けされた部分の熱サイクルに対して良好
な結果となる。更に第1b族の金属層の場合も金−錫ろ
う材の融点を上げる効果があり、同様の効果が期待でき
る。第1b族の金属層の形成の他の効果として、多層基
板の焼成時における第Vla族の金属膜および第■族金
属膜の酸化を防止する効果もある。
(実施例) 以下本発明の実施例について図面を参照して詳細に説明
する。第5図〜第12図は本発明のピン付き多層セラミ
ック基板の製造方法を示す断面図であり、第13図は実
施例において作製したピン付き多層セラミック基板の模
式図である。また第14図〜第18図は他の実施例を説
明するための断面図である。
第5図には、アルミナ粉末とホウケイ酸鉛系結晶化ガラ
ス粉末との混合物よシ作製した生セラミツクシート31
を示す。このシートには層間の導通をもたせるためのス
ルーホール32が形成されている。
このスルーホール中に第6図に示す導体33をスクリー
ン印刷等により埋め込む。導体は金、銀、釧−パラジウ
ム等が使用できるがここでは銀パラジウムを使用した。
次に第7図のようにスルーホール中に導体が埋め込まれ
ているセラミック生シート上に金属の薄板をエツチング
等の手段により形成したピン取り付は部分の空いている
マスク34′を重ね合せる。続いて;第81図′に、示
すようにマスク板の上からスパッタリングによ5300
A〜1000Aの厚さのクロム薄膜35を形成する。
該クロム膜上に第9図に示すように周期律表の第1族の
金属であるパラジウム層36を形成する。パラジウム層
は、クロム薄膜形成と同様のスパッタリングにより10
0OA〜3000Aの厚さになるように形成した。
またここで用いたパラジウム以外にニッケル、鉄等の金
属を形成することもできる。スパッタは真空度を約10
−’ torr以下にしだ後Arガスを10−”tor
r程度まで導入して行なった。続いて、薄膜形成された
パラジウム上に第10図に示すように第1b族に属する
金属の単体もしくは一部を含んだ導体として銀−パラジ
ウム37を形成する。形成方法は導体ペーストを用いた
スクリーン印刷法で行なったが、スパッタリング法蒸着
法等でもよい。
第11図にはクロム薄膜、パラジウム膜、銀−パラジウ
ム層を形成したのちマスクを除去したときの断面図を示
す。第8図かられかるように本方法ではセラミック生シ
ート表面に直接クロム膜が形成されておりこの点が他の
方法と大きく異なっている特徴の一つである。第12図
には他の方法によ′シ導体層を形成した実施例を示す。
つまり第9図に示すようにクロム薄膜、パラジウム膜を
形成したのちマスクを除去して形成されている薄膜上に
銀−パラジウム層をスクリーン印刷法等によ勺形成する
方法である。このようにして得られたピンパッド部を有
するセラミック生シートと各種電気配線パターンを形成
したセラミック生シートを適切な枚数積層し25oIc
gI/crl、 t1o℃程度の条件で熱プレスを行な
い積層体を作製する。得られた積層体を450℃程度の
温度で有機残留物を十分に除去したのち850℃〜95
0℃の温度で焼結する。
もし導体として第1b族の金属の中の銅を利用する場合
には、脱バインダにおいて中性雰囲気中で分解除去出来
る有機化合物を選ぶ必要があることはもちろんのこと焼
成時にも銅が酸化されない雰囲気で行なうことが必要で
ある。
以上のようにして得られた金属パッド部を有する多層セ
ラミック基板を金804−錫20%の重量比の合金ろう
材38がそれぞれ1〜3mg程度取付けられた複数のコ
バール又は4.2合金等の材質の入出力電気接続用ピン
39上に置き、銀−パラジウムの表面上に結合させる。
金属製ピン390表面にはメッキ等によシ形成した金の
被膜層40が予めコートしである。ろう付けを行なう処
理温度としては、金80%−錫20チの重量化の合金ろ
う材の融点が280℃であることから300°ト500
℃の温度範囲で10〜30分間行なった。第1族の金属
は、Ib族金属と化合物を形成し、更に金−錫ろう材の
錫のゲッタリングとして働き、ろう材中の金の錨に対す
る見かけの割合を多くする結果となり、したがって冷却
後又はろう栃の凝縮後にろう付けした結合部分の融点を
上昇する効果がある。
このことはピン取り付は後の熱サイクルを加える工程を
有する場合に対して有効である。また第1b族の金属お
よびピンに施した金被膜においても、ろう付は処理の際
、金−錫ろう材と共に一部融けることになり、その結果
結合部分の融点を上昇させ同様の効果が得られる。
次に他の実施例を示す。第14図に示すよう圧スルーホ
ール中に導体が埋まったセラミック生シート上に全面に
クロム膜41をスパッタリングによシ形成する。クロム
膜の厚さは300A〜100OAの範囲であり、シート
に直接形成されている。続いて第15図に示すようにク
ロム薄膜上に周期律表の第1族の金属であるパラジウム
膜42をクロム薄膜と同様のスパッタリングにより形成
する。
次に電気接続ピンを取り付けるパッド形状にエツチング
処理により第16図に示すように余分の部分を取り除く
。その後前記第12図の説明で述べたような導体層を形
成する。
更に他の実施例を示すと、第15図に示したパラジウム
層上に電気接続ピンを取り付けるためのパッド形状に第
17図のように第1b族の金属を含んだ導体層43とし
て銀−パラジウムを形成する。このようにして形成した
セラミック生シートおよび他の配線等のパターンを形成
したセラミック生シートを積層し前述の250kC1/
Cd、110℃程度の条件で熱プレスを行ない積層体を
得る。この生積層体を脱バインダを経て酸化性雰囲気中
850℃〜950℃で焼結した場合、導体層43を形成
していないパラジウム膜および下地のクロム膜が酸化さ
れることになシ第18図に示すように電気的に絶縁体4
4゜45となる。続いて前述の方法により金−錫ろう材
を用いて電気接続ピンを取り付ける。
なおこの実施例では第■a族の金属としてクロムを用い
、第1族の金属としてパラジウムを用い、第1b族を含
む金属として銀−パラジウムを用いたが、本発明はこの
例に限定されることはない。
また金属層の形成方法としてはスパッタリングの他に適
時、スクリーン印刷、蒸着、メッキなどの方法が利用で
きる。
(発明の効果) 本方法により取り付けた入出力電気接続ピンと多層セラ
ミック基板との接着強度は4.0に111以上を示し実
装基板の入出力ピンとして十分な強度を示した。
以上の如く、本発明のピン付き多層セラミック基板の製
造方法を採用することによシ、ろう付は処理を500°
C以下という極めて低温で、行なうことが出来、セラミ
ック基板表面にピンパッド用の厚膜金属(モリブデン、
タングステン、金、銀、銀−パラジウム等)層をあらか
じめ形成する必要がなく十分な接着強度を有するピン付
き基板を得ることが出来るようになった。
【図面の簡単な説明】
第1図〜第4図は従来のビン伺はセラミック基板を示す
概略図であり、第5図〜第12図および第14図〜第1
8図は本発明の方法を示す図であり、第13図は本発明
の方法により作成したピン付き基板の模式図である。 図において、1・・・・・・セラミック基板、2・・・
・・・導体パッド層、3・・・・・・ニッケル層、4・
・・・・・銀ろう、5・・・・・・ピン、6・・・・・
全被服層、 11・・・・・・セラミック基板、 12
・・・・・・導体パッド層、13・・・・・・ニッケル
層、 14・・・・・・金被膜、 15・・・・・・金
−錫ろう、 16・・・・・・ピン、 17・・・・・
・全被服層、21・・・・・・セラミック基板、22・
・・・・・導体ノくラド層、n・・・・・・ニッケル層
、 24・・・・・・金被膜、 25・・・・・・第■
族金属層、 26・・・・・・金−錫ろう、 27・・
・・・・ピン、28・・・・・・全被服層、31・・・
・・・セラミック生シート、32・・・・・・スルーホ
ール、33・・・・・・4体、34・・・・・・マスク
、35・・・・・・りpム層、36・・・・・・パラジ
ウム層、37・・・・・・銀−パラジウム層、 38・
・・・・・ろう材、39・・・・・・ピン、 40・・
・・・・全被服層、 41・・・・・・クロム層、42
・・・・・・パラジウ・ム層、43・・・・・銀−ノく
ラジウム層、 ■・・・・・クロム酸化層、45・・・
・・・ノ(ラジウム酸化層・ 第1図 第2図 ?r3図 第4図 名 5 図 9 第 6 図 q 第7図 7り 第8図 嵩9図 ’if、 to図 ’l、tt図 案!2図 案73図 第7’7図 lf、75図 窩 lろ図 案!7図 第18図

Claims (1)

    【特許請求の範囲】
  1. 金属製電気接続ピンが取り付けられた多層セラミック基
    板の製造方法において、セラミック生シートの接続ビン
    増り付は側に周期律表の第■a族の金属膜を形成し、該
    第■a族の金属膜上に周期律表の第1族の金属膜を形成
    し、該第1族の金属膜上に周期律表の第1b族の金属が
    全部又は−都合1れた金属層を形成する工程と、前記セ
    ラミック生シートを含む複数枚のセラミック生シートを
    積層プレスしたのち焼成する工程と、焼成基板の第1b
    族の金属層上にろう材により接続ピンをろう付けする工
    程を有することを特徴とするピン付き多層セラミック基
    板の製造方法。
JP59055618A 1984-03-23 1984-03-23 ピン付き多層セラミツク基板の製造方法 Granted JPS60198892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59055618A JPS60198892A (ja) 1984-03-23 1984-03-23 ピン付き多層セラミツク基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59055618A JPS60198892A (ja) 1984-03-23 1984-03-23 ピン付き多層セラミツク基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60198892A true JPS60198892A (ja) 1985-10-08
JPH0136998B2 JPH0136998B2 (ja) 1989-08-03

Family

ID=13003761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59055618A Granted JPS60198892A (ja) 1984-03-23 1984-03-23 ピン付き多層セラミツク基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60198892A (ja)

Also Published As

Publication number Publication date
JPH0136998B2 (ja) 1989-08-03

Similar Documents

Publication Publication Date Title
EP0905763A2 (en) Multilayer wiring substrate and method for producing the same
EP0997941A2 (en) Conductive paste and ceramic printed circuit substrate using the same
US20020112882A1 (en) Ceramic circuit board
JP3538549B2 (ja) 配線基板およびその製造方法
JPH09315876A (ja) 金属−セラミックス複合基板及びその製造法
JPH11163522A (ja) 多層配線基板およびその製造方法
JPS60198892A (ja) ピン付き多層セラミツク基板の製造方法
JPH0227817B2 (ja)
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JPS60198893A (ja) ピン付き多層セラミツク基板の製造方法
JP4299421B2 (ja) セラミック回路基板の製造方法
JP2652014B2 (ja) 複合セラミック基板
JP3723350B2 (ja) 配線基板およびその製造方法
JP2738600B2 (ja) 回路基板
JPH0760882B2 (ja) ろう付け方法
JPS6196754A (ja) ピン付き基板
JPH0466688B2 (ja)
JPH0230185B2 (ja)
JPS6181659A (ja) ピン付き基板
JPH08274422A (ja) 回路基板
JPS60107845A (ja) 半導体用回路基板
JPS61166144A (ja) ペレット取付基板の製造方法
JP2842707B2 (ja) 回路基板
JPS62291153A (ja) セラミツク配線基板
JPS60198763A (ja) ピン付基板およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term