JPS60198821A - ドライエツチング装置 - Google Patents

ドライエツチング装置

Info

Publication number
JPS60198821A
JPS60198821A JP5533784A JP5533784A JPS60198821A JP S60198821 A JPS60198821 A JP S60198821A JP 5533784 A JP5533784 A JP 5533784A JP 5533784 A JP5533784 A JP 5533784A JP S60198821 A JPS60198821 A JP S60198821A
Authority
JP
Japan
Prior art keywords
wafer
cover
etching
periphery
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5533784A
Other languages
English (en)
Inventor
Etsuo Wani
和仁 悦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp, Anelva Corp filed Critical Canon Anelva Corp
Priority to JP5533784A priority Critical patent/JPS60198821A/ja
Publication of JPS60198821A publication Critical patent/JPS60198821A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は被処理基板を反応性ガスプラズマによりエツチ
ングするドライエツチング装置に関する。
反応容器内の高周波電極にウエノ・−等の被処理基板を
設置し、これにドライエツチングを施す際に、従来は該
ウェハーに被欅されない電極部分は不純物汚染防止や選
択比改善のため適当な絶縁材でカバーしていた。そして
これらのカバーの材質として主に石英が用いられていた
が9石英を用いて該ウェハー上のアルミニウム膜にドラ
イエツチングを施すと、該ウェハーの中心部に比較し周
辺部はどアルミニウム膜のエツチング速度が著しく犬と
なる不都合がありた。このためウエノ・−内のエツチン
グ速度の均一性を得るのが難しく、ウェハー周辺部にお
いてオーバーエツチングされパターンの細りゃ下地が損
傷を受ける傾向があった。
本発明はこの種のドライエツチング装置においてウェハ
ー内のエツチング速度の均一性の高い装置を提供するこ
とを目的とする。
この種のドライエツチング法において、ウエノ・門の周
辺のエツチング速歴を大にしている原因は。
呈ソチングに寄与する反応性ガスあるいはその活性種あ
るいはイオン(以後これらをあわせてエッチャントと呼
ぶが、エツチング中のウェハー上で多相に消費され、ウ
ェハー中央とウェハー周辺でエッチャントの濃度に勾配
が出来ることにある。
本発明はこのような問題の解決を目的とするもので、ウ
ェハー上のエッチャントの濃度を均一化することにより
、エツチング速度の均一性のよい新規の装置を提供する
ものである。
以下に本発明を実施例により図面を用いて具体的に能、
明する。第1図は本発明の実施例の平行平板型ドライエ
ツチング装置の主袂部の断面図である。図で反応容器1
01内には、試料を設置する支持電極102と対向電極
103が互に平行に設置されている。支持電極102上
には被処理基板であるウェハー104が同一円上に又は
同心円状に複数枚載楢゛されている。
又、ウェハー104の周辺の支持電極102の表面は9
反応性ガスプラズマにより生じた反応種を減:払 役割を果す、ポリオレフィン系樹脂の一つで鳴る超高分
子量ポリエチレン樹脂(例えば商品名ニューライト)製
のカバー105により被膜されている。支持電極102
は軸112の回りに回転できる構造となっており、フィ
ードスルー106を用いて真空内に導入されている。反
応容器101と同電位の対向電極103と、支持電極1
02との間には高周波電源107から高周波電圧を印加
することが出来る。対向電極103には反応性ガスを反
応容器内に導入するためのガス吹出し孔108が各ウエ
ノ・=104の直上に位置して複数個(従って本実施例
ではウェハーと同数)設けられている。本装置により実
際にアルミニウム膜をエツチングする場合は次記の如く
する。
自動搬送機構等を用いアルミニウム膜で被覆されたウェ
ハー104を支持電極102上の所定位置に搬送した後
、排気管109を通して反応容器101を排気し、その
後反応ガス嗜入管110よりBCl3 とC12の混合
気体を主成分とする反応性ガスをガス吹き出し孔108
を通して導入する。反応性ガスは各・多エバー上に向か
って吹き出され、排気管109を通して排気される。こ
の時排気管109のコンダクタンスを調整し9反応容器
101内圧力が所定圧力になるように設定しておく。こ
の状態で、高周波電源107により支持電極102と対
向電極103の間に高周波電力を印加すると、放電によ
り反応性ガスのプラズマが生じ9発生したエッチャント
にヨリウェハー104表面のアルミニウムをエツチング
することになる。アルミニウム表面の薄い酸化膜がエツ
チングされた後のアルミニウム膜のエッチャントは主に
活性化された塩素であると考えられ、ウェハー内のエツ
チング速度は、このエッチャントの濃度に依存する。
従来の装置では、支持電極102のうちウェハー104
の周辺を9石英やアルミニウムの陽極酸化被膜等の、エ
ッチャントをほとんど消費しない材料でカバーしていた
ため、エッチャントはウェハーの中央部のみで消璧され
ウェハー周辺部でエッチャントの濃度が多くなっていた
。しかし本発明のこの実施例ではウェハー近傍の周辺部
に二二−ラ穿坏等の油 も分子量ポリエチレン樹脂のカ
バー105を用いてし ンため、エッチャントはこのニ
ューライト等の7<−105によっても消費および吸収
され、ウニノー周辺部のエッチャント濃度を低下させる
こと力テきる。これによってウェハー周辺部とウェハー
中央部との濃度勾配を小さくシ、エツチング速mDウェ
ハー内均−性を向上させることが出来る。ただし、ウェ
ハーの表面状態(例えば被エツチニゲアルミニウム層の
分布等)によっては、カバー105をウェハーの周囲に
均一に配置すると却ってエツチング速度の不均一をまね
くことがある。従ってカバー105の配置には考慮を要
し。
ウェハー104の近傍の一部に片寄せて設置することも
ある。
本実施例では更に支持電極102が間欠的に回転するよ
う装置が構成されており、各ウェハーが遂次異なるガス
吹出し孔の直下で停止するよう配慮されておりエツチン
グ速度がウェハー相互でも均一化されるよう図っている
第2図はカバー105として従来使用していた石ウェハ
ー内エツチング速度の均一性と、カバー105として超
高分子量ポリエチレン樹脂を用いた本発明の装置のウェ
ハー内エツチング速度の均一性を比較したものである。
実線201は従来装置9点線202は本発明の装置によ
るウェハー面内エツチング速度分布を示す。従来の装置
ではエツチング速度がウェハー周辺部で異常に高くなり
、125mm12Fウエハーの端から5mmの位置Bと
、中央位置Aのエツチング速度のバラツキは±24%に
も達りしている。これに対して本発明の装置によると、
ウェハー中央部のエツチング速度をウェハー周辺部のエ
ツチング速度とほぼ同等にすることが出来、ウェハー内
均−性を125ynyn5i(ウェハーの端から5mm
以内で±5チ以下に改善することが出来た。
なお、上記の実施例ではカバー105の材料として超高
分子量ポリエチレン樹脂を選んだが、カバーとして用い
ることの出来る材料は活性種を吸収又は活性種と反応し
やすい物質であることが必要条件なのであり、他のポリ
オレフィン系樹脂を用5スも効果がある。
また、前記したようにポリオレフィン系樹脂は支持電極
の全面を昏うのではなく、基板周囲の一部分だけを穆う
こともあり、あるいは支持電極から浮かせて反応容器内
の基板の近傍に吊すなどで露呈せしめることもある。要
はこれによってウェハー上のエッチャントの濃度分布の
調整をすればよいからである。
更にまた9本発明を使用するエツチング装置の形状は、
上記の実施例に拘束されるのではない。
例えば支持電極を複数の短冊状にしてそれらを面として
多角柱電極を構成し、その多角柱を極の周辺を取り囲む
様に円筒状の対向電極を設置する構成のエツチング装置
においても反応容器内のウェハー近傍にポリオレフィン
系樹脂を露呈せしめることにより、エッチャントの濃度
分布を調整し。
ウェハー内及びウェハー間のエツチング速度の均一性を
向上できることは明らかである。
本発明は以上の通りであって、単純な構成によって多大
の効果をあげ多ことができるものである2f業上極めて
有為の発明ということができる。
【図面の簡単な説明】
第1図 本発明の実施例の平行平板型ドライエツチング
装置の断面図。 第2図 エツチング速度のウェハー内分布を示すグラフ
。 101・−・・・・反応容器、102−01.支持電極
。 103・・・・−・・対向電極、1o4・曲ウェハー。 105・・−・−・・軸、カバー、1o9・曲排気管。 107・・−・−・・高周波電源、11o・・用反応ガ
ス導入管。 特許出願人 日電アネルバ株式会社 FIG、2 B、A I5

Claims (1)

  1. 【特許請求の範囲】 (1)被処理基板を反応容器内の支持電極上に設置し、
    該被処理基板にエツチングを施すドライエツチング装置
    において、該反応容器内の該被処理基枡の近傍にポリオ
    レフィン系樹脂を露呈せしめておくことを特徴とするド
    ライエツチング装置。 (2、特許請求の範囲第一項に記載された装置において
    、該被処理基板の周りに該ポリオレフィン系樹脂を露呈
    せしめておくことを特徴とするドライエツチング装置゛
    。 (3)特許請求の範囲艶−項に記載された装置において
    、該ポリオレフィン系樹脂がポリエチレン樹脂であるこ
    とを特徴とするドライエツチング装置。 (4)特許請求の範囲第一項に記載された装置において
    、該被処理基板の被エツチング層がアルミニウムを含む
    ことを特徴とするドライエツチング装置首。
JP5533784A 1984-03-23 1984-03-23 ドライエツチング装置 Pending JPS60198821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5533784A JPS60198821A (ja) 1984-03-23 1984-03-23 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5533784A JPS60198821A (ja) 1984-03-23 1984-03-23 ドライエツチング装置

Publications (1)

Publication Number Publication Date
JPS60198821A true JPS60198821A (ja) 1985-10-08

Family

ID=12995706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5533784A Pending JPS60198821A (ja) 1984-03-23 1984-03-23 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS60198821A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251035A (ja) * 1985-04-29 1986-11-08 Mitsubishi Electric Corp 半導体製造装置
JPH01124218A (ja) * 1987-11-09 1989-05-17 Fujitsu Ltd マスク基板のドライエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5747873A (en) * 1980-09-03 1982-03-18 Toshiba Corp Plasma etching method
JPS596544A (ja) * 1982-07-02 1984-01-13 Matsushita Electronics Corp プラズマエツチング用半導体基板載置治具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5747873A (en) * 1980-09-03 1982-03-18 Toshiba Corp Plasma etching method
JPS596544A (ja) * 1982-07-02 1984-01-13 Matsushita Electronics Corp プラズマエツチング用半導体基板載置治具

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251035A (ja) * 1985-04-29 1986-11-08 Mitsubishi Electric Corp 半導体製造装置
JPH01124218A (ja) * 1987-11-09 1989-05-17 Fujitsu Ltd マスク基板のドライエッチング方法

Similar Documents

Publication Publication Date Title
US4303467A (en) Process and gas for treatment of semiconductor devices
JPS59126778A (ja) プラズマエツチング方法及びその装置
KR20110025142A (ko) 챔버 내 클리닝 방법
US5087341A (en) Dry etching apparatus and method
JP3205878B2 (ja) ドライエッチング装置
JPH10189515A (ja) 基板周縁の不要物除去方法およびその装置
JP2004172333A (ja) プラズマ処理方法およびプラズマ処理装置
JPS60198821A (ja) ドライエツチング装置
KR100262883B1 (ko) 플라즈마 크리닝 방법 및 플라즈마 처리장치
JPH0523053B2 (ja)
JP3113836B2 (ja) プラズマ処理装置
JPH0642331Y2 (ja) ドライエッチング装置
US5858258A (en) Plasma processing method
JPS59139628A (ja) ドライエツチング装置
JP2544129B2 (ja) プラズマ処理装置
JPH0526331B2 (ja)
JPH0230125A (ja) プラズマ処理装置
JPH0758087A (ja) プラズマ処理装置
JPS59172236A (ja) 反応性イオンエツチング装置
JPH08167591A (ja) 半導体製造装置の整流板、cvd装置の電極兼整流板、アッシング装置の電極兼整流板、ドライエッチング装置の電極兼整流板
JPH0241167B2 (ja)
JP3251439B2 (ja) エッチング方法
JPH01201920A (ja) エッチング方法
JPS5915072Y2 (ja) プラズマエツチング装置
JPH08241886A (ja) プラズマ処理方法