JPS60198721A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS60198721A
JPS60198721A JP5548184A JP5548184A JPS60198721A JP S60198721 A JPS60198721 A JP S60198721A JP 5548184 A JP5548184 A JP 5548184A JP 5548184 A JP5548184 A JP 5548184A JP S60198721 A JPS60198721 A JP S60198721A
Authority
JP
Japan
Prior art keywords
silicon wafer
implanted
resist film
ions
resist films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5548184A
Other languages
Japanese (ja)
Other versions
JPH0360176B2 (en
Inventor
Mitsuhiko Kanbayashi
神林 充比古
Masaaki Yabuki
矢吹 正明
Tsukuru Sano
佐野 作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5548184A priority Critical patent/JPS60198721A/en
Publication of JPS60198721A publication Critical patent/JPS60198721A/en
Publication of JPH0360176B2 publication Critical patent/JPH0360176B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

PURPOSE:To prevent the generation of a crack by coating the surface of an silicon wafer with a resist film, removing the resist films in a section, to which ions are to be implanted, and the section of a scribing line, and implanting ions thereinto. CONSTITUTION:A resist film 11 is formed on the surface of an silicon wafer 10. The resist films in chip scribing line sections for each chip are removed through patterning even in the surfaces of the resist films while being made to correspond to borderline sections among opening windows 12, from which ions must be implanted to the resist films 11, and a large number of chips 13 formed to the silicon wafer, the chip scribing line sections, and the surfaces of the resist films are isolated insularly. Accordingly, ions are implanted to the surface of the silicon wafer. Ions are implanted and the resist films are removed, the wafer is annealed, and an ion-implanted impurity is diffused into the silicon wafer.

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、半導体装置の製造方法に係り、特にシリコン
ウェハーの表面にイオン注入の際に発生するレジスト膜
のクランク防止に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and particularly to prevention of cranking of a resist film that occurs during ion implantation into the surface of a silicon wafer.

(bl 技術の背景 近年、半導体装置の製造工程ではシリコンウェハーに、
イオン注入法で不純物を注入する方法が広範囲に利用さ
れている。
(bl Technology Background In recent years, in the manufacturing process of semiconductor devices, silicon wafers are
A method of implanting impurities by ion implantation is widely used.

イオン注入法は、極めて精度の高い不純物導入が可能で
あり、この理由はイオン注入時に不純物イオンの個数を
カウントしながらイオン注入ができるという点にある。
The ion implantation method allows impurity introduction with extremely high precision, and the reason for this is that ion implantation can be performed while counting the number of impurity ions during ion implantation.

従ってイオン注入されるイオンの個数は、電流の積分値
として制御すればよいし、叉シリコンウェハー表面にイ
オン注入される不純物の浸入深さはイオン注入の加速電
圧によって決定されるので多くの利点がある。
Therefore, the number of ions to be implanted can be controlled as the integral value of the current, and the penetration depth of impurities implanted into the silicon wafer surface is determined by the ion implantation acceleration voltage, which has many advantages. be.

そして、イオン注入の場合の基本的な特徴として、シリ
コンウェハー表面にマスキングが可能であることがあげ
られる。
A basic feature of ion implantation is that it is possible to mask the silicon wafer surface.

マスキングの形成として、イオン注入されるイオンの飛
翔する距離よりも、十分厚いマスク材質を用いることに
より、注入されたイオンは、そのマスク材質内部で停止
して、シリコンウェハー表面に到達しない。
By using a mask material that is sufficiently thicker than the flying distance of the implanted ions to form the mask, the implanted ions stop inside the mask material and do not reach the silicon wafer surface.

叉このイオン注入では、マスキングの材料として、ホト
レジスト材料をそあまま使用することが出来るので、こ
のレジスト膜とイオン注入法とを組み合わせた半導体装
置の製造工程は、イオン注入される部分が局部的に温度
が上がっても、周辺部分の温度が上がらないため、半導
体装置の製造のプロセスの低゛温化を実現する上で非常
に重要になっている。
However, in this ion implantation, the photoresist material can be used as is as a masking material, so the manufacturing process of semiconductor devices that combines this resist film and ion implantation method is possible because the ion implantation area is localized. Even if the temperature rises, the temperature of the surrounding area does not rise, making it extremely important for achieving low temperature processes in the manufacturing of semiconductor devices.

然しながら、シリコンウェハー表面に多数のチップを形
成する半導体集積回路の製造工程では、シリコンウェハ
ー表面に、レジスト膜を形成した後、パターニングによ
って、多数のイオーンを注入すべき開口窓を形成して、
その部分にイオン注入をすることになるが、イオン注入
する部分のシリコンウェハー表面が局部的ではあるが、
温度が急激に上昇し、レジスト膜が残された部分のシリ
コンウェハー表面では温度が上昇しないため、シリコン
ウェハー表面のレジスト膜に、温度の差異による歪がで
きて、′これが原因となって、レジスト膜にクランクが
発生する問題があり、クランクのあるレジスト膜のまま
でイオン注入を行うと、このクランク部にイオンが注入
されるという欠点があり、これの改善が要望されている
However, in the manufacturing process of semiconductor integrated circuits in which a large number of chips are formed on the surface of a silicon wafer, a resist film is formed on the surface of the silicon wafer, and then an opening window into which a large number of ions are to be implanted is formed by patterning.
Ions will be implanted into that part, but the surface of the silicon wafer where the ions will be implanted will be localized.
The temperature rises rapidly, and the temperature does not rise on the silicon wafer surface where the resist film remains, so the resist film on the silicon wafer surface is distorted due to the temperature difference. There is a problem that cranks occur in the film, and if ion implantation is performed with a resist film that has cranks, ions will be implanted into the crank portions, and there is a need for an improvement in this problem.

(C) 従来技術と問題点 第1図は従来方法における、シリコンウェハー表面にコ
ーテングされたレジスト膜の状態を説明する図である。
(C) Prior Art and Problems FIG. 1 is a diagram illustrating the state of a resist film coated on the surface of a silicon wafer in a conventional method.

最初に、シリコンウェハー1の表面に、注入されるイオ
ンを遮蔽するためのレジスト膜2が形成される。
First, a resist film 2 is formed on the surface of a silicon wafer 1 to shield implanted ions.

レジスト膜は、一般に使用されている、ホトレジスト用
の材料がそのまま使用することができ、シリコンウェハ
ー表面の全面にわたってコーテングされる。
As the resist film, a commonly used photoresist material can be used as is, and the entire surface of the silicon wafer is coated.

一般にレジスト膜は、高速度で回転するスピンナーにシ
リコンウェハーを取りつけ、シリコンウェハー表面に、
レジスト液を滴下して膜厚が均−一な成膜が行われる。
Generally, a resist film is created by attaching a silicon wafer to a spinner that rotates at high speed, and
A film having a uniform thickness is formed by dropping a resist solution.

シリコンウェハーの厚みは、通常0.3mmから0.5
mm程度で、直径が3インチから4インチであり、叉シ
リコンウェハー表面にコーテングされるレジスト膜の厚
みは1μm程度である。
The thickness of silicon wafer is usually 0.3mm to 0.5mm.
The diameter is about 3 inches to 4 inches, and the thickness of the resist film coated on the surface of the silicon wafer is about 1 μm.

このレジスト膜に対し、通常のバターニング方法によっ
て、イオン注入すべき部分のレジスト膜を除去して開口
窓3を形成する。
Open windows 3 are formed by removing portions of the resist film where ions are to be implanted using a normal patterning method.

シリコンウェハー表面には、多数のチップ4が配置され
ているので、そのチップ数に対応した開口数が必要にな
る。
Since a large number of chips 4 are arranged on the silicon wafer surface, a numerical aperture corresponding to the number of chips is required.

次ぎにこの開口部に、イオン注入をするが、普通イオン
注入されるイオンビームの拡散等もあって開口部の周辺
のレジスト膜にイオンビームが衝突する場合があったり
して、レジスト膜に温度分布ができたり、叉シリコンウ
ェハー表面においてイオンビームの投射がされる部分と
されない部分との差のために、シリコンウェハー表面の
温度差とか、レジスト膜の部分的な温度差のため、シリ
コンウェハー表面に形成されりレジスト膜に膨張差によ
るクランク5が発生する。
Next, ions are implanted into this opening, but due to the diffusion of the implanted ion beam, the ion beam may collide with the resist film around the opening, causing the resist film to heat up. The silicon wafer surface may be uneven due to differences in temperature on the silicon wafer surface or local temperature differences in the resist film due to the difference between the areas on the silicon wafer surface where the ion beam is projected and the areas where it is not. A crank 5 occurs due to the difference in expansion in the resist film.

このようにレジスト膜にクランクが生ずると、シリコン
ウェハー表面にイオン注入が正確の位置にすることが不
可能になって、不要のシリコンウェハーの部分にもイオ
ン注入がなされることになる欠点があった。
If a crank occurs in the resist film in this way, it becomes impossible to implant ions into the silicon wafer surface at an accurate position, and there is a drawback that ions may be implanted into unnecessary parts of the silicon wafer. Ta.

(dl 発明の目的 本発明は、上記従来の欠点に鑑み、イオン注入の際に、
シリコンウェハー表面に形成されるレジスト膜が、局部
的に急激に温度が上昇するために起きるクランクの発生
を防止する製造方法を提供することを目的とする。
(dl Purpose of the Invention In view of the above-mentioned conventional drawbacks, the present invention provides the following advantages:
It is an object of the present invention to provide a manufacturing method that prevents a resist film formed on the surface of a silicon wafer from producing cranks caused by a sudden local temperature rise.

(e) 発明の構成 この目的は、本発明によれば、シリコンウェハー表面に
レジスト膜をコーテングした後、予め、イオン注入され
る部分とスクライブ線の部分のレジス1ト膜を除去して
からイオン注入する工程を有することを特徴とする半導
体装置の製造方法を提供することによって達成できる。
(e) Structure of the Invention According to the present invention, after a resist film is coated on the surface of a silicon wafer, the resist film in the ion implantation area and the scribe line area is removed in advance, and then the ion implantation is performed. This can be achieved by providing a method for manufacturing a semiconductor device that includes a step of implanting.

(f) 発明の実施例 第2図は本発明による、シリコンウェハー表面に、イオ
ン注入をする場合のレジスト膜の構成を説明する図であ
る。
(f) Embodiment of the Invention FIG. 2 is a diagram illustrating the structure of a resist film when ions are implanted into the surface of a silicon wafer according to the present invention.

図において、10はシリコンウェハーであり、そのシリ
コンウェハーの゛表面にレジスト膜11が、前記のスピ
ンナー法によって、約1μmの厚みで形成される。
In the figure, 10 is a silicon wafer, and a resist film 11 having a thickness of about 1 μm is formed on the surface of the silicon wafer by the spinner method described above.

次ぎに、このレジスト膜に、バターニングの方法によっ
て、イオン注入をすべき開口窓12と、シリコンウェハ
ーに形成された、多数のチップ13との境界線の部分に
、即ちチップスクライブライン部に対応させて、レジス
ト膜面にもパターニングによって各チップのチップスク
ライブライン部のレジスト膜を除去して島状に分離する
Next, this resist film is patterned to correspond to the boundary line between the opening window 12 where ions are to be implanted and the large number of chips 13 formed on the silicon wafer, that is, the chip scribe line portion. Then, the resist film surface is also patterned to remove the resist film at the chip scribe line portion of each chip and separate it into islands.

具体的な実施例について説明すると、シリコンウェハー
の直径が3インチとして、このシリコンウェハー表面に
は、5mmx5mmの角型のチップが多数形成するもの
とする。
To explain a specific example, it is assumed that the diameter of a silicon wafer is 3 inches, and a large number of square chips of 5 mm x 5 mm are formed on the surface of this silicon wafer.

そして、このそれぞれのチ・7プには、イオン注入すべ
き部分があるものとし、その開口窓12の形状が4μm
XIQ/!mの矩形であるとする。
It is assumed that each chip 7 has a portion to be implanted with ions, and the shape of the opening window 12 is 4 μm.
XIQ/! Suppose that it is a rectangle of m.

この場合のシリコンウェハー表面における、レジスト膜
のパターニングは、上記のイオン注入される部分は、そ
の形状の大きさでパターニングされ、叉チンブ間のチッ
プスクライブライン部に対応させて、レジスト膜を除去
した分離溝14の溝幅は約90μm程度にして、それぞ
れのチップ間のレジスト膜が基盤目状に分離される。
In this case, the patterning of the resist film on the silicon wafer surface was such that the above ion-implanted area was patterned to the size of the shape, and the resist film was removed in correspondence with the chip scribe line between the chimneys. The groove width of the separation groove 14 is about 90 μm, so that the resist film between each chip is separated in the shape of a base grain.

このようにして、シリコンウェハー表面にイオン注入が
なされるが、例えばN型シリコンウェハーを形成するた
めに、燐(P)等のイオン注入が行われる。
In this way, ions are implanted into the surface of the silicon wafer. For example, ions such as phosphorus (P) are implanted to form an N-type silicon wafer.

この際に、シリコンウェハー表面のイオン注入がなされ
る開口窓の部分は、イオンのエネルギーによって急速に
温度が上昇し、従来のレジスト膜面は、シリコンウェハ
ー全面にコーデツクされた木面積のため、歪が大でクラ
ンクを生じたが、本発明の方式のレジスト膜は、島状に
小面積に分離されているため、歪を生じても島状の小面
積で、歪が吸収されてしまい、レジスト膜にクランクが
発生することがない。
At this time, the temperature of the opening window on the surface of the silicon wafer where ions are implanted rapidly rises due to the energy of the ions, and the surface of the conventional resist film is distorted due to the wooden area coded over the entire surface of the silicon wafer. However, since the resist film of the method of the present invention is separated into small island-shaped areas, even if distortion occurs, the distortion is absorbed by the small island-shaped areas, and the resist film No cranking occurs in the membrane.

イオン注入が完了してから、レジスト膜を・除去し、ウ
ェハーをアニールしてイオン注入した不純物をシリコン
ウェハー内に拡散させ、ウェハーのイオン注入製作工程
が完了する。
After the ion implantation is completed, the resist film is removed and the wafer is annealed to diffuse the implanted impurities into the silicon wafer, completing the wafer ion implantation fabrication process.

(gl 発明の効果 以上詳細に説明したように、本発明を半導体装置の製造
工程に採用することにより、シリコンウェハー表面に正
確にイオン注入ができ、高品質の半導体装置の製造に供
し得るという効果大なるものがある。
(gl Effects of the Invention As explained in detail above, by adopting the present invention in the manufacturing process of semiconductor devices, ions can be accurately implanted into the surface of a silicon wafer, and high-quality semiconductor devices can be manufactured. There is something big.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のイオン注入法のレジスト膜、第2図は
本発明のイオン注入法のレジスト膜である。 図において、1.10はシリコンウェハー、2.11は
レジスト膜、3.12は開口窓、4.13はチップ、5
はクランク、14はレジスト膜の分離溝である。 第7図 第2閏
FIG. 1 shows a resist film of the conventional ion implantation method, and FIG. 2 shows a resist film of the ion implantation method of the present invention. In the figure, 1.10 is a silicon wafer, 2.11 is a resist film, 3.12 is an opening window, 4.13 is a chip, and 5
14 is a crank, and 14 is a separation groove in the resist film. Figure 7 Second leap

Claims (1)

【特許請求の範囲】[Claims] シリコンウェハー表面にレジスト膜をコーテングした後
、予め、イオン注入される部分とスクライブ線の部分の
レジスト膜を除去してからイオン注入する工程を有する
ことを特徴とする半導体装置の製造方法。
1. A method for manufacturing a semiconductor device, comprising the step of coating a silicon wafer surface with a resist film, removing the resist film in the ion-implanted area and the scribe line area in advance, and then implanting the ions.
JP5548184A 1984-03-22 1984-03-22 Manufacture of semiconductor device Granted JPS60198721A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5548184A JPS60198721A (en) 1984-03-22 1984-03-22 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5548184A JPS60198721A (en) 1984-03-22 1984-03-22 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS60198721A true JPS60198721A (en) 1985-10-08
JPH0360176B2 JPH0360176B2 (en) 1991-09-12

Family

ID=12999808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5548184A Granted JPS60198721A (en) 1984-03-22 1984-03-22 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS60198721A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204568A (en) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd Semiconductor device manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396665A (en) * 1977-01-31 1978-08-24 Ibm Method of ejecting ion
JPS59175722A (en) * 1983-03-25 1984-10-04 Oki Electric Ind Co Ltd Photomask for manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5396665A (en) * 1977-01-31 1978-08-24 Ibm Method of ejecting ion
JPS59175722A (en) * 1983-03-25 1984-10-04 Oki Electric Ind Co Ltd Photomask for manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204568A (en) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH0360176B2 (en) 1991-09-12

Similar Documents

Publication Publication Date Title
US3963489A (en) Method of precisely aligning pattern-defining masks
JPH05160355A (en) Manufacture of cmos with twin well
US4018627A (en) Method for fabricating semiconductor devices utilizing oxide protective layer
KR100189739B1 (en) Method of forming well for semiconductor wafer
JPS60198721A (en) Manufacture of semiconductor device
CA1054724A (en) Correcting doping defects
US5990540A (en) Semiconductor device and method for manufacturing the same
JPS6142914A (en) Manufacture of semiconductor device
JPH0467336B2 (en)
JPS5890728A (en) Mark for alignment on semiconductor wafer and manufacture thereof
JPS62105464A (en) Manufacture of semiconductor device
US3874937A (en) Method for manufacturing metal oxide semiconductor integrated circuit of reduced size
JPH06151349A (en) Manufacture of semiconductor device
JP2867248B2 (en) Method for manufacturing phase shift mask
JPS62154622A (en) Manufacture of semiconductor device
JPS62194676A (en) Manufacture of mos type semiconductor device
KR0179155B1 (en) Method of manufacturing semiconductor device
KR890005197B1 (en) Manufacture of cmos semiconductor device
KR100239700B1 (en) Method for manufacturing semiconductor device
JPS6165426A (en) Manufacture of semiconductor device
EP0107851A1 (en) Manufacture of semiconductor devices by the planar method
JPS61198730A (en) Etching method for manufacturing semiconductor device
JPS60149125A (en) Method for impurity doping into semiconductor substrate
McElroy Improved semiconductive device and method
JPS6091630A (en) Impurity difusing process

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees